KR970051460A - 오류 허용 정보 저장 방법 및 장치 - Google Patents

오류 허용 정보 저장 방법 및 장치 Download PDF

Info

Publication number
KR970051460A
KR970051460A KR1019960073472A KR19960073472A KR970051460A KR 970051460 A KR970051460 A KR 970051460A KR 1019960073472 A KR1019960073472 A KR 1019960073472A KR 19960073472 A KR19960073472 A KR 19960073472A KR 970051460 A KR970051460 A KR 970051460A
Authority
KR
South Korea
Prior art keywords
bits
storage
tolerant
information
storing
Prior art date
Application number
KR1019960073472A
Other languages
English (en)
Inventor
샘패스 제이앤트 누게할리
씨 라게리어스 제프리
Original Assignee
엘리 와이스
루센트 테크놀러지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 와이스, 루센트 테크놀러지스 인코포레이티드 filed Critical 엘리 와이스
Publication of KR970051460A publication Critical patent/KR970051460A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명에 따른 장치 및 방법은 메모리에 저장하고자 한 정보를 나타내는 신호의 순서를 순열로 배치한다. 신호에 번호매기기는 정보 또는 데이터가 순열로 배치된 순서로 저장될 때 기존의 또는 메모리에서 발생할 수 있는 오류 또는 결함을 더욱 허용하도록 메모리에 저장시 또는 그에 앞서 순열로 배치된다.

Description

오류 허용 정보 저장 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실예가 되는 실시예에 따른 오류 허용 정보 저장 장치를 제공하는 회로를 도시하는 블럭도.

Claims (15)

  1. M×N 저장 사이트로 한정할 수 있는 최소한의 하 영역을 갖는 장매 정보를 오류 허용 저장하는 방법에 있어서, 최소한의 하나가 연속 시간에 다수의 비트를 가지며 상기M×N 사이트중 각각의 하나에 저장하기 적합한 그룹으로 상기 정보를 분할하는 단계와, 순열로 배치된 순서로 상기 다수의 비트를 배열하는 단계와, 상기 저장 매체의 상기 영역중 불인접 사이트를 점유하는, 상기 순열로 배치된 순서로 상기 다수의 비르를 저장하는 단계를 포함하는 것을 특징으로 하는 오류 허용 정보 저장 방법.
  2. 제1항에 있어서, 상기 저장 매체로부터 상기 저장된 다수의 비트를 검색하는 단게와, 비순열의 순서인 상기 검색된 다수의 비트를 재배열 하므로써 상기 연속 시간 순서로 상기 그룹중 최소한의 하나를 재구성하는 단계를 포함하는 것을 특징으로 하는 오류 허영 정보 저장 방법.
  3. 제2항에 있어서, 상기 메모리로부터 상기 그룹중 상기 최소한의 하나를 재구성하는 상기 단계는 상기 메모리에 일차원 오류가 존재함에도 불구하고 상기 연속 시간 순서로 비트를 재구성하는 단계를 포함하는 것을 특징으로 하는 오류 허용 정보 저장방법.
  4. 제2항에 있어서, 상기 메모리로부터 상기 그룹중 상기 최소한의 하나를 재구성하는 단계가 상기 메모리에 2차원 오류가 존재함에도 불구하고 상기 연속 시간 순서로, 비손상 연속 비틀르 재구성하는 단계를 포함하는 것을 특징으로 하는 오류 허용 정보 저장 방법.
  5. 제1항에 있어서, 순열로 배치된 순서로 상기 다수의 비트를 저장하는 상기 단계가 상기 M×N 저장 사이트의 다른 열 및 행에 상기 그룹중 상기 최소한의하나의 연속 비트를 저장하는 것을 특징으로 하는 오류 허용정보 저장방법.
  6. 제1항에 있어서, M 및 N 은 동일 차원인 것을 특징으로 하는 오류 허용 정보 저장 방법.
  7. 디지털 신호를 오류허용 저장하는 회로에 있어서, M×N 저장 사이트로 한정할 수 잇는 최소한의 한영역을 갖는 저장 매체와, M×N과 동일한 S 연속비트로 상기 티지털 신호를 시간 순서 배열 하는 수단과,상기 S비트를 상기 저장 매체에 저장하는 수단을 포함하는 상기 저장 매체를 액세스하는 수단과, 상기 S연속 비트의 상기 시간순서를 순열로 배치하는 펄뮤테이터(permutator)를 포함하여, 상기 펄뮤테이터는 순열로 배치되는 순서로 상기 저장 매체에 상기 S비트를 저장하도록 액세스하는 상기 수단과 협력하도록 구성되며 여기서 상기 S연속 비트의 이웃 비트는 상기 저장 매체의 불이웃 저장 사이트 저장되는 것을 특징으로 하는 오류 허용 저장 회로.
  8. 제7항에 있어서, 상기 펄뮤테이터는 임의의 이웃하는 비트 사이의 적어도 2의 맨하탄 거리로 정의되는 순서로 상기 S연속 비트를 순열로 배치하는 것을 특징으로 하는오류 허용 저장 회로.
  9. 제7항에 있어서, 상기 저장 매체에 저장된 상기 S비트를 검색하고 상기 S 연속 비트의 상기 시간 순서를 재구성하기 위한 상기 순열로 배치된 순서를 디코딩하는 디코더를 포함하는 것을 특징으로 하는 오류 허용 저장 회로.
  10. 제7항에 있어서, 상기 펄뮤테이터는 상기 M×N 저장 사이트의 다른 행 및 열에 이웃 비트를 저장하는 순서로 상기 S연속 비트를 순열로 배치하는 것을 특징으로 하는 오류 허용 저장 회로.
  11. 제7항에 있어서, 상기 M및 N은 상기 동일한 차원인 것을 특징으로 하는 오류 허용 저장 회로.
  12. M×N 저장 사이트를 갖는 저장 매체상에 정보를 오류 허용 저장하는 바법에 있어서, 상기 정보를 다수의 신호로 분할하는 단계와, 여기서 각각의 신호는 상기 M×N 저장 사이트중 하나에 저장하기 적합하고, 상기다수의 신호는 연속시간순서이며, 순서열로 배치된 순서로 상기 다수의 신호를 배열하는 단계와, 연속 신호가 상기 M×N 저장 사이트의 다른 행 및 열에 저장되는 상기 준열로 배치된 순서로 다수의 신호를 저자아는 단계를 포함하는 것을 특징으로 하는 오류 허용 정보 저장 방법.
  13. 제12항에 있어서, 상기 저장 단계는 최소 2의 맨하탄 거리를 갖는 각각의 저장 사이트에 연속 신호를 저장하는 단계를 더 포함하는 것을 특징으로 하는 오류 허용 정보 저장 방법.
  14. 제12항에 있어서, 상기 M×N 저장 사이트에 저장된 신호를 판독하는 단계와, 상기 연속시간 순서로 상기 메모리로부터 판독된 상기 신호를 비순열로 배치하는 단계를 포함하는 것을 특징으로 하는 오류 허용 정보 저장 방법.
  15. 제12항에 있어서, M및 N은 동일한 차원인 것을 특징으로 하는 오류 허용 정보 저장 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960073472A 1995-12-27 1996-12-27 오류 허용 정보 저장 방법 및 장치 KR970051460A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US579,525 1995-12-27
US08/579,525 US5892775A (en) 1995-12-27 1995-12-27 Method and apparatus for providing error-tolerant storage of information

Publications (1)

Publication Number Publication Date
KR970051460A true KR970051460A (ko) 1997-07-29

Family

ID=24317255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073472A KR970051460A (ko) 1995-12-27 1996-12-27 오류 허용 정보 저장 방법 및 장치

Country Status (4)

Country Link
US (1) US5892775A (ko)
EP (1) EP0785509A3 (ko)
JP (1) JPH09198893A (ko)
KR (1) KR970051460A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049613A (en) * 1997-03-07 2000-04-11 Jakobsson; Markus Method and apparatus for encrypting, decrypting, and providing privacy for data values
US6718492B1 (en) * 2000-04-07 2004-04-06 Sun Microsystems, Inc. System and method for arranging bits of a data word in accordance with a mask
US8631053B2 (en) * 2009-08-31 2014-01-14 Mitsubishi Electric Research Laboratories, Inc. Method for securely determining Manhattan distances
US9165677B2 (en) 2011-05-17 2015-10-20 Maxlinear, Inc. Method and apparatus for memory fault tolerance
US8797813B2 (en) 2011-05-17 2014-08-05 Maxlinear, Inc. Method and apparatus for memory power and/or area reduction
US9153310B2 (en) 2013-01-16 2015-10-06 Maxlinear, Inc. Dynamic random access memory for communications systems
JP6235911B2 (ja) * 2014-01-16 2017-11-22 日本放送協会 インターリーブ装置及びデインターリーブ装置、並びにインターリーブ方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4100374A (en) * 1977-04-11 1978-07-11 Bell Telephone Laboratories, Incorporated Uniform permutation privacy system
US4489403A (en) * 1982-05-24 1984-12-18 International Business Machines Corporation Fault alignment control system and circuits
US4495623A (en) * 1982-09-02 1985-01-22 Discovision Associates Digital data storage in video format
NL8300249A (nl) * 1983-01-25 1984-08-16 Philips Nv Werkwijze met foutkorrektie voor het overdragen van woordsgewijs gerangschikte data en inrichtingen voor het uitvoeren van de werkwijze.
NL192151C (nl) * 1986-02-24 1997-02-04 Philips Electronics Nv Werkwijze en inrichting voor het opslaan en uitlezen van digitaal gekodeerde informatie naar keuze al dan niet beschermd door een foutenkorrigerende kode.
US5283791A (en) * 1988-08-02 1994-02-01 Cray Research Systems, Inc. Error recovery method and apparatus for high performance disk drives
US5262342A (en) * 1988-11-04 1993-11-16 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor memory device having error checking/correcting functions
CA2019351A1 (en) * 1989-07-06 1991-01-06 Francis H. Reiff Fault tolerant memory
US5134619A (en) * 1990-04-06 1992-07-28 Sf2 Corporation Failure-tolerant mass storage system
US5173905A (en) * 1990-03-29 1992-12-22 Micron Technology, Inc. Parity and error correction coding on integrated circuit addresses
JPH07113904B2 (ja) * 1990-04-11 1995-12-06 株式会社東芝 メモリ・アクセス装置
US5233614A (en) * 1991-01-07 1993-08-03 International Business Machines Corporation Fault mapping apparatus for memory
US5278838A (en) * 1991-06-18 1994-01-11 Ibm Corp. Recovery from errors in a redundant array of disk drives
FR2708115B1 (fr) * 1993-07-19 1995-09-01 Sgs Thomson Microelectronics Dispositif de stockage de données.
US5483541A (en) * 1993-09-13 1996-01-09 Trw Inc. Permuted interleaver
US5490264A (en) * 1993-09-30 1996-02-06 Intel Corporation Generally-diagonal mapping of address space for row/column organizer memories
TW256891B (ko) * 1994-01-10 1995-09-11 At & T Corp

Also Published As

Publication number Publication date
US5892775A (en) 1999-04-06
JPH09198893A (ja) 1997-07-31
EP0785509A3 (en) 1997-10-15
EP0785509A2 (en) 1997-07-23

Similar Documents

Publication Publication Date Title
KR100230767B1 (ko) 동적 메모리의 데이타저장 및 검색방법과 그 장치
KR900015323A (ko) 반도체 기억장치
KR910020562A (ko) Dasd 어레이 액세싱 방법 및 수단
KR900006917A (ko) 데이타 기록 방법
JP2005202957A (ja) エラー訂正のためのデータの分割
JP3786993B2 (ja) データ記憶ユニット及び該ユニットを用いたデータ記憶装置
KR840005869A (ko) 디지탈 데이타를 비디오 형식으로 저장하는 방법 및 장치
JP2003068096A5 (ko)
KR870007617A (ko) 데이타 전송 방법
KR930001239A (ko) 반도체 기억장치
KR870008278A (ko) 자기 테이프상에 디지탈 정보를 엔코딩하고 저장하기 위한 시스템 및 방법
DE69329282T2 (de) Festkoerperspeichervorrichtung
JP2776839B2 (ja) 半導体メモリ
KR930005386A (ko) 오류정정장치
KR970051460A (ko) 오류 허용 정보 저장 방법 및 장치
KR890002773A (ko) 디지탈 비데오 신호의 기억 장치 및 그 방법
KR930001067A (ko) 랜덤 엑세스 메모리 내에 데이타를 기억시키기 위한 소형 레벨의 패리티 보호용 방법 및 장치
KR890016568A (ko) 교차식 메모리 구조 장치
KR940022436A (ko) 추기형 정보기록매체, 추기형 정보기록매체를 포맷팅하기 위한 방법 및 장치, 및 추기형 정보기록매체에 데이타를 기입하거나 추기형 정보기록매체로부터 데이타를 독출하기 위한 방법 및 장치
JP3124852B2 (ja) データ移動回路及びアドレス配列
KR950025568A (ko) 패러렐·시리얼 변환 장치 및 이것을 이용한 선형 변환 장치
KR910008584A (ko) 3차원 데이터어레이의 저장과 억세스방법 및 그 장치
JPH0793212A (ja) データ記憶装置
KR100266165B1 (ko) 에러정정코드 처리를 위한 디램 억세스 방법(Method of Accessing DRAM for Processing Error Correction Code)
JPS6233625B2 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid