KR930000814B1 - 불휘발성 반도체기억장치 - Google Patents

불휘발성 반도체기억장치 Download PDF

Info

Publication number
KR930000814B1
KR930000814B1 KR1019900006160A KR900006160A KR930000814B1 KR 930000814 B1 KR930000814 B1 KR 930000814B1 KR 1019900006160 A KR1019900006160 A KR 1019900006160A KR 900006160 A KR900006160 A KR 900006160A KR 930000814 B1 KR930000814 B1 KR 930000814B1
Authority
KR
South Korea
Prior art keywords
potential
transistors
pair
input
channel mos
Prior art date
Application number
KR1019900006160A
Other languages
English (en)
Other versions
KR900017036A (ko
Inventor
스미오 다나카
도시유키 사코
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900017036A publication Critical patent/KR900017036A/ko
Application granted granted Critical
Publication of KR930000814B1 publication Critical patent/KR930000814B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음.

Description

불휘발성 반도체기억장치
제1도는 본 발명의 1실시예에 따른 EPROM의 일부를 도시한 회로도.
제2도는 제1도의 EPROM의 데이터감지동작을 도시한 전압 파형도.
제3도(a) 내지 (c)는 각각 제1도중의 바이어스회로의 상이한 구체예를 도시한 회로도.
제4도는 본 발명의 다른 실시예에 따른 EPROM의 일부를 도시한 회로도.
제5도는 종래 EPROM의 일부를 도시한 회로도.
제6도는 제5도의 EPROM의 데이터감지동작을 도시한 전압 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
MA : 메모리셀어레이 MAa,MCb : EPROM셀
WL : 행선 RD : 행디코더
BLa, BLb, BL″a, BL″b : 열선(列線) CSa,CSb : 열선택트랜지스터
CD : 열디코더 SA : 감지증폭기
N1~N3 : N채널 MOS트랜지스터 P1~P3 : P채녈 MOS트랜지스터
TC1a,TC1b,TC2a,TC2b : 열선전위 클램프용(列線電位 clamp用)N 채널 MOS트랜지스터
TE1~TE3 : 이퀄라이즈용 N채널 MOS트랜지스터
PR1a,PR1b,PR2a,PR2b : 열선선충전회로
Figure kpo00001
Figure kpo00002
: 선충전신호 BAS : 바이어스전위발생회로
ND1,ND2,ND : 디플리션(depletion)형 N채널 MOS트랜지스터
NE : 인헨스먼트(enhancement)형 N채널 MOS트랜지스터
[산업상의 이용분야]
본 발명은 불휘발성 반도체기억장치에 관한 것으로, 특히 데이터감지회로에 관한 것이다.
[종래의 기술 및 그 문제점]
제5도는 예컨대 자외선소거 및 데이터의 바꿔쓰기가 가능한 종래의 독출전용메모리(EPROM)를 나타낸 도면으로서, 1개의 메모리셀당 2개의 셀트랜지스터를 이용하고 있는, 소위 2트랜지스터/1셀 방식의 EPROM의 일부를 도시한 것이다. 이 EPROM에 있어서 참조부호 MCa 및 MCb는 한쌍의 셀트랜지스터로서, 한쪽의 셀이 기록상태로 설정되고 다른쪽의 셀이 비기록상태로 설정된다. 참조부호 WL은 셀트랜지스터(MCa 및 MCb)의 각 게이트에 접속되어 있는 행선(行線), BLa및 BLb는 셀트랜지스터(MCa 및 MCb)의 각 드레인에 접속되어 있는 상보적인 한쌍의 열선(列線), CSa 및 CSb는 한쌍의 열선(BLa 및 BLb)에 각각 직렬로 삽입접속되어 있는 한쌍의 열선택트랜지스터, SLa 및 SLb는 한쌍의 감지선, SA는 한쌍의 감지선, SA는 한쌍의 감지선(SLa및 SLb)에 한쌍의 입력단이 접속되어 있는 CMOS커런트미러(CMOS current mirror)형 차동증폭기로 이루어진 감지증폭기, LDa 및 LDb는 한쌍의 감지선(SLa및 SLb)과 독출용 전원(VCC) 사이에 접속되어 있는 감지선부하회로, TP는 감지증폭기(SA)의 한쌍의 입력단사이(한쌍의 감지선 사이)에 접속되어있는 열선 이퀄라이즈용 P채널 MOS트랜지스터이고, 그 게이트에는 감지선 선충전신호(
Figure kpo00003
Figure kpo00004
)가 인가된다.
EPROM에서는 독출상태에서도 장기간의 독출시에 있어서의 전압스트레스에 의해 셀의 내용이 파괴(오기록)될 우려가 있으므로 그 대책으로서 셀의 드레인전압(열선전위)을 독출전원전위(Vcc전위, 통상적으로 5V)보다도 낮게 클램프(Clamp; 예컨대 1.5V정도로 한다.) 함으로써 셀의 신뢰성 향상을 도모하고 있다.
즉, 열선택트랜지스터(CSa 및 CSb)의 감지증폭기측의 열선(BL''a, Bl''b)과독출용 전원(Vcc)사이에 각각 열선전위클램프용 N채널 MOS트랜지스터(TCa 및 TCb)가 삽입됨과 더불어 열선택트랜지스터(CSa 및 CSb)와 한쌍의 감지선(SLa 및 SLb) 사이에 각각 전송게이트용 N채널 MOS트랜지스터(TGa 및 TGb)가 삽입되고, 이들 각 트랜지스터(TCa, TCb 및 TGa,TGb)의 게이트에 예컨대 1.5V정도의 바이어스전위를 인가하고 바이어스 전압발생회로(BAS)가 설치되어 있다.
또, 열선전위클램프용 N채널 MOS트랜지스터(TCa, TCb) 및 전송게이트용 N채널 MOS트랜지스터(TGa,TGb)로는 임계치전압이 OV인 OV임계치 트랜지스터가 이용되고 있다.
상기 EPROM의 통상적인 독출동작은 잘 알려져 있으므로 이하, 간단히 설명한다. 제6도는 감지선 선충전신호(
Figure kpo00005
)가 예컨대 어드레스입력의 천이 혹은 메모리칩선택신호입력에 동기하여 단시간 활성화하는 경우에 있어서의 감지 증폭기(SA)의 독출동작을 도시한 것이다.
즉, 감지선 선충전신호(
Figure kpo00006
)가 활성상태[여기서는 반전신호(
Figure kpo00007
Figure kpo00008
)가 5V]로 되면, 감지선이퀄라이즈용 P채널 MOS트랜지스터(TP)가 ON으로 되어, 한쌍의 감지선 (SLa,SLb)의 전위는 같은 전위(4.0V)로 된다. 또 한쌍의 열선(BLa,BLb)의 전위는 같은 전위(1.5V)로 되어 있다. 이후, 감지선 선충전신호(
Figure kpo00009
)가 비활성상태[여기서는 반전신호(
Figure kpo00010
Figure kpo00011
)가 OV]로 되면, 한쌍의 선택셀에서의 독출전위에 의해 한쌍의 열선( BLa,BLb)간에 전위차(예컨대 0.1V)가 발생하게끔(높은 레벨측/낮은 레벨측의 전위가 예컨대 1.4V/1.3V로 되도록)설계되어 있다. 또, 이 전위차가 한쌍의 전송게이트용 N채널 MOS트랜지스터(TGa,TGb)에 의해 증폭되어 한쌍의 감지선(SLa,SLb)간의 전위차로서, 예컨대 0.5V가 발생하게끔(높은 레벨측/낮은레벨측의 전위가 예컨대 4.0V/3.5V로 되도록) 설계되어 있다. 이 경우, 감지증폭기(SA)는 한쌍의 입력단간의 전위차로서 예컨대 0.1V가 발생한 시점에서 감지증폭하여 출력을 얻게끔 설계되어 있다.
그러나, 상기한 EPROM은 그 데이터감지동작의 경우에 한쌍의 전송게이트 (TGa, TGb)로 분리된 한쌍의 열선(BLa, BLb)과 한쌍의 감지선(SLa, SLb)에서 2단계로 감지증폭하는 2단감지방식을 이용하고 있고, 낮은 레벨측의 열선의 전하를 방전시키는 경로에 전송게이트가 포함되어 있으므로, 그 저항값에 의해 방전이 지연되어, 엑세스시간(Access 時間)이 지연된다.
전기적 소거 및 기록이 가능한 독출전용 메모리(EPROM)에 대해서도, 상기한 바와같은 2단감지방식 이용되는 경우에도 같은 결과가 얻어진다.
상기한 바와같이 종래의 불휘발성 반도체기억장치는 셀의 신뢰성 향상을 도모하기 위해 열선택트랜지스터와 독출용 전원사이에 열선전위 클램프용 트랜지스터를 삽입함과 더불어 열선택트랜지스터와 감지선사이에 전송게이트용 트랜지스터를 삽입한 2단감지방식을 이용하고 있으므로, 데이터감지동작의 경우 낮은 레벨측열선의 전하를 방전시키는 경로에 상기 전송게이트가 포함되어 열선으로 부터 감지증폭기까지의 내부지연이 커지게 되고, 이에 따라 액세스시간이 지연된다는 문제가 있다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 셀의 신뢰성 향상을 도모함과 더불어 고속으로 데이터를 감지하는 불휘발성 반도체기억장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은 불휘발성 메모리셀이 행렬형상으로 배역된 메모리셀어레이와, 이 메모리셀어레이의 행선을 선택하는 행디코더, 상기 메모리셀어레이의 열선을 선택하는 복수의 열선택트랜지스터, 이 복수의 열선택트랜지스터를 한쌍을 단위로 하여 선택제어하는 열디코더, 상기 복수의 열선택트랜지스터의 각 일단측과 독출용 전원전위사이에 접속되고 게이트에 상기 독출용 전원전위보다 낮은 전위가 인가되는 열선전위 클램프용 트랜지스터, 상기 열선택트랜지스터를 통과한 선택셀의 데이터를 검지·증폭하기 위한 커런트미러형 차동증폭기로 이루어진 감지증폭기를 구비한 불휘발성 반도체기억장치에 있어서, 상기 열선택트랜지스터를 통과한 선택셀의 데이터가 직접 상기 감지증폭기의 입력단에 입력되고, 이 감지증폭기의 입력단의 임계치전압이 상기 열선의 전위를 검지할 수 있는 낮은 값으로 설정되어 있는 것을 특징으로한다.
[작용]
상기와 같이 구성된 본 발명에 의하면, 독출시에 열선이 열선전위 클램프용 트랜지스터에 의해 독출용 전원전위 보다도 낮게 클램프되므로 셀의 신뢰성을 향상시킬 수 있다. 그리고, 열선택트랜지스터를 통과한 선택셀의 데이터가 직접 감지증폭기의 입력단에 입력되고, 이 감지증폭기의 입력단의 임계치전압이 상기 열선의 전위를 검지할 수 있는 낮은 값으로 설정되어 있음므로, 2단감지방식을 이용하지 않고 데이터가미동작을 할 수 있다. 따라서, 데이터감지동작의 경우에 낮은 레벨측 열선의 전하를 방전시키는 경로에 전송게이트가 포함되지 않으므로, 열선으로 부터 감지증폭기까지의 내부지연이 감소하여 액세스시간이 빨라진다.
[실시예]
이하, 도면을 참조해서 본 발명의 1실시예를 상세히 설명한다.
제1도는 본 발명의 1실시예에 따른 EPROM의 일부를 도시한 것으로서, 제5도를 참조해서 설명한 종래의 EPROM에 비해서, (a) 열선(BLa, BLb)과 감지선 (SLa ,S Lb)사이에 접속되어 있는 전송게이트용 MOS 트랜지스터(BLa, TBb)가 생락됨과 더불어, 감지선부하회로(LDa, LDb)가 생략되고, 열선택트랜지스터(CSa, CSb)의 일단측(열선 BL″a,BL″b)이 직접 감지증폭기(SA)의 입력단에 접속되어 있고,(b)이 감지증폭기(SA)의 입력단의 임계치전압이 상기 열선(BL″a, BL″b)의 전위를 검지할 수 있는 낮은 값으로 설정되어 있고, (c)열선이퀄라이즈용 P채널 MOS트랜지스터 (TP)대신에 열선이퀄라이즈용 N채널 MOS트랜지스터(TE2)가 사용되고 있는 점 등이 다르고 그 이외는 동일하다. 따라서 제5도와 동일한 부분에는 동일 부호를 표기하였다.
즉, 제1도에 있어서, 참조부호 MA는 부유게이트형 트랜지스터로 이루어진 E PROM셀(MCa, MCb, ...)이 행렬모양으로 배열된 메모리셀어레이, WL은 메모리셀어레이(MA)의 행선, RD는 이 행선(WL)을 선택하는 행디코더, BLa,BLb는 메모리셀어레이(MA)의 열선, CSa, CSb는 각각 열선(BLA,BLb)에 직렬로 삽입접속된 열선택트랜지스터, CD는 이 열선택트랜지스터(CSa,CSb)기 한쌍단위로 선택되게끔 제어하는 열디코더, BL″a,BL″b는 한쌍의 열선택트랜지스터(CSa,CSb)의 일단과 감지증폭기 (SA)사이에 설치된 한쌍의 열선, SA는 선택된 한쌍의 열선택트랜지스터(CSa,CSb)를 통과한 한쌍의 선택셀로 부터의 독출전압(한쌍의 열선 BL″a,BL″b의 전위)이 한쌍의 입력단에 입력되는 CMOS커런트미러헝 차동증폭기로 이루엊진 감지증폭기이다. 이 감지증폭기(SA)는 입력용인 한쌍의 N채널 MOS트랜지스터(N1,N2)와 부하용으로 커런트미러접속된 한쌍의 P채널 MOS트랜지스터(P1,P2)로 이루어져 있다.
참조부호 TC1a 및 TC1b는 Vcc전위와 한쌍의 열선(BLa,BLb)사이에 접속된 한쌍의 제1열선전위 클램프용 N채널 MOS트랜지스터, TC2a 및 TC2b는 Vcc전위와 한쌍의 열선(BL″a,BL″b)사이에 접속된 한쌍의 제2열선전위 클램프용 N채널 MOS트랜지스터, TE1은 한쌍의 열선(BL″a,BL″b)사이에 접속딘 제1이퀄라이즈용 N채널 MOS트랜지스터, TE2는 한쌍의 열선(BLa, BLb)사이에 접속된 제3이퀄라이즈용 채널 MOS트랜지스터, PR2a 및 PR1b는 Vcc전위와 한쌍의 열선(BLa,BLb)간에 접속된 한쌍의 제1열선선 충전회로, PR2a 및 PR2b는 Vcc전위와 한쌍의 열선(BL″a,BL″b)간에 접속된 한쌍의 제2열선 선충전회로이다.
열선 선충전회로(PR1a,PR1b 및 PR2a,PR2b)는 각각 Vcc전위와 대응하는 열선간에 P채널 MOS트랜지스터(P3) 및 N채널 MOS트랜지스터(N3)가 직렬로 접속된 구성으로 되어 있다.
그리고, 열선전위 클램프용 트랜지스터(TC1a, TC1b, TC2a, TC2b) 및 열선 선충전회로(PR1a, PR1b, PR2a, PR2b)의 N채널 MOS트랜지스터(N3)의 각 게이트는 Vcc전위보다 낮은 소정의 바이어스전위(장시간의 독출시에 있어서의 전압스트레스에 의해 셀의 오기록이 발생하지 않는 범위의 최대치에 상당하는 예컨대 1.5V)가 바이어스전위발생회로(BAS)로 부터 인가되고 있다. 또, 이퀄라이즈용 N채널 MOS트랜지스터(TE1내지 TE3)의 각 게이트에는 선충전신호(
Figure kpo00012
Figure kpo00013
)가 공급되고, 열선 선충전회로 (PR1a,PR1b 및 PR2a,PR2b)의 P채널 MOS트랜지스터(P3)의 각 게이트에는 선충전신호 (
Figure kpo00014
Figure kpo00015
)의 반전신호(
Figure kpo00016
)가 공급되어 있다.
또, 도면중 P채널의 각 트랜지스터(P1 내지 P3)로는 각각 인헨스먼트형 트랜지스터가 이용되고 있다. 또, N채널의 각 트랜지스터(N1내지 N3, TC1a,TC1b, TC2a, TC2b, TE1 내지 TE3)는 임계치전압이 거의 OV인 소위 I형 OV임계치 트랜지스터[혹은 부(負)의 임계치전압을 갖는 디플리션형 트랜지스터]가 이용되고 잇다. 이 OV임계치 트랜지스터는 기판에 불순물이온이 주입되지 않는 것(기판농도 그대로)이다.
이어서, 상기 EPROM의 데이터감지동작에 관해서 제2도를 참조해서 설명한다. 예컨대, 어드레스입력의 천이 또는 메모미칩선택신호입력에 동기하여 선충전신호(
Figure kpo00017
Figure kpo00018
)및 그의 반전신호(
Figure kpo00019
)가 단시간에 발생한다. 이 발생기간동안, 열선선충전회로 (PR1a,PR1b 및 PR2a,PR2b)에 의해 열선(BLa, BLb, BL''a, BL''b)이 선충전된다. 이 경우, 열선 선충전회로(PR1a,PR1b 및 PR2a,PR2b)의 P채널MOS트랜지스터(P3)가 ON으로 되어, 열선 선충전회로(PR1a,PR1b 및 PR2a,PR2b)의 N채널 MOS트랜지스터(N3)의 각 게이트에는 바이어스전위발생회로(BAS)로 부터 1.5V가 인가되고 있어서, 열선전위는 그 최고전위(거의 1.5V)로 된다.
또, 이때, 이퀄라이즈용 N채널MOS트랜지스터(TE1 내지 T3)가 ON상태로 되어, 열선(BLa,BLb,BL″a,BL″b)은 같은 전위로 되고, 감지증폭기(SA)의 한쌍의 출력단도 같은 전위로 된다. 그 후, 선충전신호(
Figure kpo00020
Figure kpo00021
) 및 그의 반전신호(
Figure kpo00022
)가 발생하지 않게 되면 (
Figure kpo00023
Figure kpo00024
가 OV,
Figure kpo00025
가 5V로 되면), 열선 선충전회로 (PR1a,PR1b 및 PR2a ,PR2b)의 P채널 MOS트랜지스터(P3) 및 이퀄라이즈용 트랜지스터(TE1 내지 TE3)가 전부 OFF상태로 되고, 선택셀의 내용이 독출된다. 이 경우, 열선전위 클램프용 트랜지스터(TC1a, TC1b, TC2a, TC2b)에 의해 열선의 낮은 레벨측 전위가 저하되어 무리없이 보존된다.
또, 한쌍의 선택셀로 부터의 독출전위에 의해 한쌍의 열선(BLa,BLb)간의 전위차, 더 나아가서는 한쌍의 열선(BL″a,BL″b)간의 전위차가 셀기록특성을 고려하여 너무 작아지지 않게 여유를 갖게끔, 예컨대 0.5V 전후로 되게끔(결국, 열선전위의 높은 레벨측/낮은 레벨측이 거의 1.5V/1.0V로 된다)설계되어 있다.
이와같이 열선전위가 낮아도 감지증폭기(SA)의 입력트랜지스터로서 임계치전압이 OV인 OV임계치트랜지스터[또는 부(負)의 임계치를 갖는 디플리션형 트랜지스터]가 이용되고 있으므로, 열선의 전위를 검지할 수 있다. 이 경우, 감지증폭기(SA)는 한쌍의 입력단가의 전위차로서 예컨대 0.1V가 발생한 시점에서 감지증폭하여 출력을 얻게끔 설계되어 있어, 선택셀로 부터의 독출데이터가 고속으로 감지증폭되게 된다.
또, 행선구동에 의해 메모리셀의 선택속도가 지연된 경우에 있어서 상기한 바와같이 선충전신호(ψP)의 공급에 의해 열선(BLa, BLb 및 BL''a, BL''b ; 감지증폭기 (SA)의 한쌍의 입력단]을 같은 전위로, 감지증폭기(SA)의 한쌍의 출력단을 같은 전위로 하는 이퀄라이즈동작을 위한 시간적 여유가 있는 경우에는 상기한 바와같은 이퀄라이즈동작에 의해 감지증폭기(SA)의 한쌍의 입력단의 전위 및 출력단의 전위를 리세트할 수 있게 되므로, 데이터독출동작을 고속화할 수 있게 된다.
또, 바이어스회로(BAS)로서는 EPROM의 내부회로나 데이터 출력버퍼회로의 충방전에 따른 피크전류에의해 발생하는 독출전원전위의 변화에 영향받지 않는 회로가 바람직한 바, 예컨대 제3도(a)또는 (b) 또는 (c)에 도시된 바와같이 구성함으로써 전원전압에 영향을 받지 않는 일정전위의 바이어스전위를 얻을 수 있다.
즉, 제3도(a)에 도시된 바이어스회로는 각각의 게이트가 접지전원(Vss)에 접속된 2개의 디플리션형 N채널 트랜지스터(ND1,ND2)가 Vcc전위와 접지전위(Vss)간에 직렬로 접속되어 있고, 직력접속점으로 부터 바이어스전위가 출력된다.
제3도(b)에 도시된 바이어스회로는 게이트가 접지전위(Vss)에 접속된 디플리션형 N채널 트랜지스터(ND)와 드레인 게이트가 서로 접속된 인헨스먼트형 N채널 트랜지스터(NE)가 Vcc전위와 접지전위(Vss)간에 직렬로 접속되어 있고, 직렬접속되어 있고, 직렬접속점으로 부터 바이어스전위가 출력된다.
제3도(c)에 도시된 바이어스회로는 게이트가 접지전위(Vss)에 접속된 디플리션형 N채널 트랜지스터(ND)와 드레인과 게이트가 서로 접속된 인헨스먼트형, N채널 트랜지스터(NE)가 Vcc전위와 접지전위(Vss)간에 직렬로 접속되어 있고, 직렬접속점으로 부터 바이어스전위가 출력된다.
제4도는 본 발명의 다른 실시예에 따른 EPROM의 일부를 도시한 것으로서, 제1도에 도시된 EPROM과 비교하여, 열선전위 클램프용 N채널 MOS트랜지스터 (TC1a ,TC1b,TC2a,TC2b) 및 열선 선충전회로 (PR1a,PR1b 및 PR2a,PR2b)의 N채널 트랜지스터(N3)대신, 각각 디플리이션형 N채널 트랜지스터(ND)가 이용되고, 각각의 게이트에 접지전위(Vss)가 인가되고 있는 점이 다르다. 제1도와 동일부분에는 동일 부호를 표기 하였다.
이 EPROM에 따르면, 제1도에 도시된 EPROM과 거의 같은 효과가 얻어질 뿐 아니라, 상기한 바와같은 바이어스전위발생회로(BAS)가 불필요하게 된다.
또, 본 발명은 EPROM에 대해서도 상기 실시예와 같이 적용시킬 수 있다.
[발명의 효과]
상기한 바와같이 본 발명에 의하면, 셀의 신뢰성을 향상시킬 수 있고, 더욱이 데이터감지동작의 경우에 열선으로 부터 감지증폭기까지의 내부지연이 감소되어, 액서스시간이 빨라지는 불휘발성 반도체기억장치를 실현할 수 있다.

Claims (4)

  1. 불휘발성 메모리셀이 행렬형태로 배열된 메모리셀어레이(MA)와, 이 메모리셀어레이(MA)의 행선을 선택하는 행디코더(RD), 상기 메모리셀어레이(MA)의 열선을 선택하는 복수의 열선택트랜지스터(CSa,CSb), 이 복수의 열선택트랜지스터(CSa, CSb)를 한쌍을 단위로 하여 선택제어하는 열디코더(CD), 상기 복수의 열선택트랜지스터(CSa,CSb)의 각 일단측과 독출용 전원전위간에 접속되고, 게이트에 상기 독출용 전원전위보다 낮은 전위가 인가되는 열선전위 클램프용 트랜지스터(TC1a 내지 TC2b; ND), 상기 열선택트랜지스터(CSa, CSb)를 통과한 선택셀의 데이터를 검지·증폭하기 위한 커런트미러형 차동증폭기로 이루어진 감지증폭기(SA; N1,N2,P1,P2)를 구비한 불휘발성 반도체기억장치에 잇어서, 상기 열선택트랜지스터(CSa,CSb)를 통과한 선택셀의 데이터가 직렬로 상기 감지증폭기(SA)의 입력단에 입력되고, 이 감지증폭기(SA)의 입력단의 임계치전압이 상기 열선의 전위를 검지할 수 있는 낮은 값으로 설정되어 있는 것을 특징으로 하는 불휘발성 반도체기억장치.
  2. 제1항에 있어서, 상기 감지증폭기(SA)의 한쌍의 입력단간에 접속되고, 어드레스입력의 천이 또는 기억장치선택신호입력에 동기하여 일시적으로 발생하는 제어신호(
    Figure kpo00026
    Figure kpo00027
    )에 의해 ON상태로 제어되어 상기 한쌍의 입력단을 같은 전위로 설정하는 이퀄라이즈수단(TE2)이 구비된 것을 특징으로 하는 불휘발성 반도체기억장치.
  3. 제1항 또는 제2항에 있어서, 상기 감지증폭기(SA)는 입력용인 한쌍의 N채널 MOS트랜지스터(N1, N2)와, 부하용으로 커런트미러접속된 한쌍의 P채널 MOS트랜지스터(P1, P2)로 이루어지고, 상기 N채널 MOS트랜지스터(N1, N2)는 임계치전압이 거의 OV인 OV임계치 트랜지스터 또는 부(負)의 임계치전압을 갖는 디플리션형 트랜지스터인 것을 특징으로 하는 불휘발성 반도체기억장치.
  4. 제1항 또는 제2항에 있어서, 상기 열선전위 클램프용 트랜지스터는 바이어스 디플리션형 N채널트랜지스터(ND)이고, 그 게이트에 접지전위(Vss)가 인가되는 것을 특징으로 하는 불휘발성 반도체기억장치.
KR1019900006160A 1989-04-27 1990-04-27 불휘발성 반도체기억장치 KR930000814B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP01-108781 1989-04-27
JP10878189A JPH07105153B2 (ja) 1989-04-27 1989-04-27 半導体不揮発性記憶装置
JP89-108781 1989-04-27

Publications (2)

Publication Number Publication Date
KR900017036A KR900017036A (ko) 1990-11-15
KR930000814B1 true KR930000814B1 (ko) 1993-02-05

Family

ID=14493315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006160A KR930000814B1 (ko) 1989-04-27 1990-04-27 불휘발성 반도체기억장치

Country Status (2)

Country Link
JP (1) JPH07105153B2 (ko)
KR (1) KR930000814B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4562480B2 (ja) * 2004-09-29 2010-10-13 凸版印刷株式会社 センスアンプ回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173300A (ja) * 1984-09-17 1986-04-15 Toshiba Corp 半導体記憶装置
JPS63239690A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd リ−ドオンリメモリ
JPH0731916B2 (ja) * 1987-08-28 1995-04-10 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
JPH02285595A (ja) 1990-11-22
KR900017036A (ko) 1990-11-15
JPH07105153B2 (ja) 1995-11-13

Similar Documents

Publication Publication Date Title
KR920010001B1 (ko) 반도체 기억장치
EP0713222B1 (en) An integrated circuit memory device
KR100597060B1 (ko) 비휘발성 반도체 기억 장치 및 데이터 판독 방법
US5013943A (en) Single ended sense amplifier with improved data recall for variable bit line current
US4758748A (en) Sense amplifier for programmable read only memory
US5198997A (en) Ultraviolet erasable nonvolatile memory with current mirror circuit type sense amplifier
JP4083147B2 (ja) 半導体記憶装置
US5237534A (en) Data sense circuit for a semiconductor nonvolatile memory device
KR100642613B1 (ko) 불휘발성 메모리 회로
US6856563B2 (en) Semiconductor memory device for enhancing bitline precharge time
KR910003599B1 (ko) 다이나믹 mosram의 워드선 구동장치
US5265061A (en) Apparatus for preventing glitch for semiconductor non-volatile memory device
KR920009058B1 (ko) 반도체기억장치
US6101147A (en) Semiconductor memory device equipped with column decoder outputting improved column selecting signals and control method of the same
JPH0371495A (ja) 紫外線消去型不揮発性メモリ装置
KR930000814B1 (ko) 불휘발성 반도체기억장치
KR930000769B1 (ko) 반도체 메모리 소자
KR100315139B1 (ko) 반도체 기억장치
KR100378270B1 (ko) 반도체 기억 장치
KR930000763B1 (ko) 반도체 기억장치
US6785177B2 (en) Method of accessing memory and device thereof
JPH0656719B2 (ja) 半導体記憶装置
US6744672B2 (en) Non-volatile semiconductor memory device capable of high-speed data reading
KR930000817B1 (ko) 불휘발성 반도체기억장치
KR0179658B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 18

EXPY Expiration of term