KR920020747A - Ldd구조의 트랜지스터 제조 형성방법 - Google Patents
Ldd구조의 트랜지스터 제조 형성방법 Download PDFInfo
- Publication number
- KR920020747A KR920020747A KR1019910005922A KR910005922A KR920020747A KR 920020747 A KR920020747 A KR 920020747A KR 1019910005922 A KR1019910005922 A KR 1019910005922A KR 910005922 A KR910005922 A KR 910005922A KR 920020747 A KR920020747 A KR 920020747A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- oxide film
- width
- larger
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 5
- 229920005591 polysilicon Polymers 0.000 claims 5
- 238000000034 method Methods 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000006185 dispersion Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조 공정 단면도.
Claims (3)
- 기판위에 게이트용 산화막과 게이트용 폴리실리콘막 및 게이드 캡용 산화막을 차례로 형성하는 단계, 포토/에치 공정을 실시하여 원하는 게이트 폭 보다 크게 영역을 한정한 후 상기 게이트 캡용 산화막 및 게이트용 폴리실리콘막의 불필요한 부분을 제거하는 단계, 원하는 게이트폭보다 크게 한정된 게이트 캡용 산화막을 마스크로 게이트용폴리실리콘막을 에치하여 원하는 폭의 게이트 폴리실리콘막을 형성하는 단계, 상기 원하는 게이트폭보다 크게 한정된 게이트캡용 산화막을 마스크로 고농도 이온을 주입하여 고농도 소오스/드레인 영역을 형성하는 단계, 상기 원하는 게이트폭 보다 크게 한정된 게이트 캡용 산화막을 에치하여 원하는 게이트폭의 게이트캡 산화막을 형성하는 단계, 상기 게이트캡 산화막을 마스크로 저농도 이온을 주입하여 저농도 소오스/드레인 영역을 형성하는 단계, 전체적으로 산화막을 형성하고 이를 에치하여 게이트 측벽 스페이서를 형성하는 단계가 차례로 포함됨을 특징으로 하는 LDD구조의 트랜지스터 제조형성방법.
- 제1항에 있어서, 게이트 캠용 산화막중 원하는 게이트 폭보다 큰 부위의 제거는 분산을 이용한 습식 식각법으로 실시하는 것을 특징으로 하는 LDD구조의 트랜지스터 제조형성방법.
- 제1항에 있어서, 게이트 측벽 형성을 증착되는 산화막의 두께는 원하는 게이트 폭보다 크게 한정된 게이트용 폴리실리콘막을 식각하여 원하는 게이트 폭으로 만들때의 식각정도에 비례하여 설정하는 것을 특징으로 하는 LDD구조의 트랜지스터 제조형성 방법.* 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005922A KR0186021B1 (ko) | 1991-04-12 | 1991-04-12 | Ldd구조의 트랜지스터 제조 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005922A KR0186021B1 (ko) | 1991-04-12 | 1991-04-12 | Ldd구조의 트랜지스터 제조 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020747A true KR920020747A (ko) | 1992-11-21 |
| KR0186021B1 KR0186021B1 (ko) | 1999-03-20 |
Family
ID=19313227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910005922A KR0186021B1 (ko) | 1991-04-12 | 1991-04-12 | Ldd구조의 트랜지스터 제조 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0186021B1 (ko) |
-
1991
- 1991-04-12 KR KR1019910005922A patent/KR0186021B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0186021B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940027104A (ko) | 트랜지스터 제조방법 | |
| KR970052490A (ko) | 반도체소자 제조방법 | |
| KR920022553A (ko) | Ldd 소자의 구조 및 제조방법 | |
| KR950021786A (ko) | 모스펫(mosfet) 및 그 제조방법 | |
| KR970063780A (ko) | 트랜지스터 제조방법 | |
| KR920020747A (ko) | Ldd구조의 트랜지스터 제조 형성방법 | |
| KR930001485A (ko) | Gldd 모스패트 제조방법 | |
| KR940022874A (ko) | 박막트랜지스터 제조방법 | |
| KR960019806A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| KR0140701B1 (ko) | 다층 폴리게이트를 이용한 nmos 트랜지스터 제조방법 | |
| KR0144545B1 (ko) | 저도핑 드레인구조의 박막 트랜지스터 및 그 제조방법 | |
| KR100236063B1 (ko) | 게이트 다결정 실리콘의 식각방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
| KR920020753A (ko) | 모스 소자의 구조 및 제조방법 | |
| KR930001457A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR920015639A (ko) | 반도체 트랜지스터의 제조방법 | |
| KR920020762A (ko) | 트랜지스터 제조방법 | |
| KR940016835A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930003293A (ko) | 모스 트랜지스터 제조방법 | |
| KR950004589A (ko) | 모스패트(mosfet)구조 및 제조방법 | |
| KR970054497A (ko) | 박막 트랜지스터 제조방법 | |
| KR930018741A (ko) | Ldd 구조의 모스패트 제조방법 | |
| KR930006961A (ko) | 모스펫 제조방법 | |
| KR910001895A (ko) | Ldd구조 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041119 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |