KR920020718A - 신호 처리 장치 - Google Patents
신호 처리 장치 Download PDFInfo
- Publication number
- KR920020718A KR920020718A KR1019920006167A KR920006167A KR920020718A KR 920020718 A KR920020718 A KR 920020718A KR 1019920006167 A KR1019920006167 A KR 1019920006167A KR 920006167 A KR920006167 A KR 920006167A KR 920020718 A KR920020718 A KR 920020718A
- Authority
- KR
- South Korea
- Prior art keywords
- signal processing
- signal
- processing circuit
- output means
- semiconductor chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 신호 처리 장치의 제1의 실시예의 블럭도.
제2도는 본 발명에 따른 신호 처리 장치의 제2의 실시예의 블럭도.
제3도는 이들 실시예에 사용된 패키지 및 반도체 칩의 외관을 도시한 도면.
Claims (8)
- 모놀리딕 반도체 칩상에 집적된 신호 처리 장치로서, 여러개의 소정의 신호 처리 단계를 각각 실행하는 여러개의 신호 처리 회로, 상기 여러개의 신호 처리 회로중 소정의 신호 처리 회로에 접속되어 상기 여러개의 신호 처리 단계에 필요한 입력 신호를 각각 외부에서 받는 여러개의 신호 입력 단자, 상기 여러개의 신호 처리 회로중 최종 신호 처리 단계를 실행하는 신호 처리 회로에서 얻은 최종 신호 처리 결과를 출력하는 제1의 신호 출력 수단, 상기 여러개의 신호 처리 회로중 최종 단계 신호 처리 단계를 실행하는 상기 신호 처리 회로 이외의 신호 처리 회로에서 얻은 중간 처리 결과를 각각 출력하는 제2의 신호 출력 수단과 상기 여러개의 신호 처리 회로중에서 최종 신호 처리 단계를 실행하는 상기 신호 처리 회로 이외의 중간 신호 처리 회로에서 출력된 중간 신호 처리결과를 이어지는 신호 처리 단계를 실행하는 신호 처리 회로에 전달하는 각각의 신호 전달 경로에 각각 위치하고, 외부에서 신호를 받은 보상 신호 입력 단자가 각각 마련되며, 소정의 제어 신호에 따라 보충 신호 입력 단자 각각에서 받은 신호와 중간 신호 처리 결과중의 하나를 선택하여 이어지는 신호 처리 회로에 선택된 신호를 공급하도록 기능하는 여러개의 선택 수단을 포함하는 신호 처리 장치.
- 특허청구의 범위 제1항에 있어서, 또 상기 제1 및 제2의 신호 출력 수단에 인가된 소정의 제어 신호에 따라 상기 제1의 신호 출력 수단 및 상기 제2의 신호 출력 수단을 고임피던스 상태로 놓는 수단을 포함하는 신호 처리 장치.
- 특허청구의 범위 제1항에 있어서, 상기 모놀리딕 반도체 칩을 성형하는 패키지는 상기 모놀리딕 반도체 칩의 결합 패드의 수보다 적은 수의 와이어에 의해 상기 모놀리딕 반도체 칩에 접속되는 신호 처리 장치.
- 특허청구의 범위 제1항에 있어서, 또 동일한 모놀리딕 반도체 칩상에 형성된 부신호처리회로를 포함하고, 상기 제1의 신호 출력 수단 및 상기 제2의 신호 출력 수단은 상기 부신호처리회로에 접속되고, 상기 선택 수단은 상기 부신호처리 회로에 출력된 신호 및 중간 신호 처리 결과를 받고 상기 제어 신호에 따라 그들중의 하나를 선택하고 이어지는 신호 처리 회로에 선택된 신호를 출력하는 신호 처리 장치.
- 특허청구의 범위 제4항에 있어서, 상기 부신호처리회로에는 외부 장치용 신호의 입출력을 개별적으로 실행하는 신호 I/O수단이 마련되는 신호 처리 장치.
- 특허청구의 범위 제4항에 있어서, 상기 부회로는 게이트 어레이, 프로그램가능 논리 및 EPROM중의 적어도 하나에 의해 설계되는 신호 처리 장치.
- 특허청구의 범위 제4항에 있어서, 또 상기 제1 및 제2의 신호 출력 수단에 인가된 소정의 제어 신호에 따라 상기 제1의 신호 출력 수단 및 상기 제2의 신호 출력 수단을 고임피던스 상태로 놓는 수단을 포함하는 신호 처리장치.
- 특허청구의 범위 제4항에 있어서, 상기 모놀리딕 반도체 칩을 성형하는 패키지는 상기 모놀리딕 반도체 칩의 결합 패드의 수보다 적은 수의 와이어에 의해 상기 모놀리딕 반도체 칩에 접속되는 신호 처리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP91-085024 | 1991-04-17 | ||
JP3085024A JPH04317222A (ja) | 1991-04-17 | 1991-04-17 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920020718A true KR920020718A (ko) | 1992-11-21 |
KR100221415B1 KR100221415B1 (ko) | 1999-09-15 |
Family
ID=13847159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920006167A KR100221415B1 (ko) | 1991-04-17 | 1992-04-14 | 신호처리장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5331681A (ko) |
EP (1) | EP0509376A3 (ko) |
JP (1) | JPH04317222A (ko) |
KR (1) | KR100221415B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69430320T2 (de) * | 1993-12-13 | 2002-10-10 | Lattice Semiconductor Corp., Hillsboro | Anwendungsspezifische module in einem programmierbaren logikbaustein |
US5793656A (en) * | 1994-06-30 | 1998-08-11 | Hughes Electronics Corporation | Application-specific integrated circuits having programming functions |
CA2372347A1 (en) | 1999-05-07 | 2000-11-16 | Keith Rieken | Apparatus and method for implementing a wireless system-on-a-chip with a reprogrammable tester, debugger, and bus monitor |
KR100799158B1 (ko) * | 2005-09-21 | 2008-01-29 | 삼성전자주식회사 | 반도체 메모리 및 이를 포함하는 반도체 메모리 모듈 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3636376A (en) * | 1969-05-01 | 1972-01-18 | Fairchild Camera Instr Co | Logic network with a low-power shift register |
WO1982003506A1 (en) * | 1981-04-06 | 1982-10-14 | Endean Vivian Geoffrey | Dynamo-electric machine |
US4611337A (en) * | 1983-08-29 | 1986-09-09 | General Electric Company | Minimal logic synchronous up/down counter implementations for CMOS |
JPH0246981B2 (ja) * | 1984-02-23 | 1990-10-18 | Japan Radio Co Ltd | Deijitarushingoshorisochi |
JPS61177817A (ja) * | 1985-02-01 | 1986-08-09 | Konishiroku Photo Ind Co Ltd | 重みづけ事象計数回路 |
US4694416A (en) * | 1985-02-25 | 1987-09-15 | General Electric Company | VLSI programmable digital signal processor |
US4697279A (en) * | 1985-11-04 | 1987-09-29 | Hughes Aircraft Company | Test/master/slave triple latch flip-flop |
FR2622989B1 (fr) * | 1987-11-06 | 1992-11-27 | Thomson Csf | Machine multiprocesseur reconfigurable pour traitement du signal |
JPH01255864A (ja) * | 1988-04-06 | 1989-10-12 | Canon Inc | 画像形成装置用ic |
EP0476282A3 (en) * | 1990-07-31 | 1992-06-24 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
-
1991
- 1991-04-17 JP JP3085024A patent/JPH04317222A/ja active Pending
-
1992
- 1992-04-07 EP EP19920106001 patent/EP0509376A3/xx not_active Withdrawn
- 1992-04-09 US US07/865,884 patent/US5331681A/en not_active Expired - Fee Related
- 1992-04-14 KR KR1019920006167A patent/KR100221415B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH04317222A (ja) | 1992-11-09 |
KR100221415B1 (ko) | 1999-09-15 |
EP0509376A2 (en) | 1992-10-21 |
EP0509376A3 (en) | 1994-10-26 |
US5331681A (en) | 1994-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5442306A (en) | Field programmable gate array using look-up tables, multiplexers and decoders | |
KR850005059A (ko) | 스위칭 잡음을 감소시킨 lsi 게이트 어레이 | |
KR880010573A (ko) | 대규모 반도체 논리장치 | |
KR870009400A (ko) | 검사하기에 용이한 반도체 lsi장치 | |
DE68918040D1 (de) | Integrierte Halbleiterschaltung mit Ein- und Ausgangsanschlüssen, die einen unabhängigen Verbindungstest erlauben. | |
KR960702643A (ko) | 동적 논리코어에 동적으로 상호접속된 필드 프로그램 가능 논리장치(field programmable logic device with dynamic interconnections to a dynamic logic core) | |
US7579689B2 (en) | Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package | |
KR920020718A (ko) | 신호 처리 장치 | |
KR960042413A (ko) | 데이터 처리 시스템 | |
KR970051297A (ko) | 메모리 회로의 평행 출력 버퍼 | |
JPH04221837A (ja) | 半導体装置 | |
TW369687B (en) | High aspect ratio integrated circuit chip and method for producing the same | |
KR19990057223A (ko) | 입력 버퍼들을 구비한 반도체 장치 | |
KR930010103B1 (ko) | 웨이퍼 스캐일(scale) 집적회로 장치 | |
KR100223848B1 (ko) | 반도체장치의 출력회로 | |
KR0175024B1 (ko) | 레지스터 파일을 이용한 딜레이 조절회로 | |
KR0137587B1 (ko) | 반도체 소자의 선택적인 노이즈 감소 장치 | |
KR970051140A (ko) | 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 | |
KR0164823B1 (ko) | 고속동작용 반도체 메모리장치 및 전송라인 형성방법 | |
JP2915319B2 (ja) | 半導体装置 | |
TW338220B (en) | Variable wiring circuits and the semiconductor circuit using the variable wiring circuit | |
KR940010084A (ko) | 독립적인 입력단을 가지는 컨트롤 신호 인에이블 회로 | |
KR940004363Y1 (ko) | Plc 입출력 제어회로 | |
JPH02139957A (ja) | 半導体集積回路 | |
KR19990018191A (ko) | 지연시간조정회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |