JPS61177817A - 重みづけ事象計数回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の属する技術分野】

本発明は、複数個の事象が生起したとき、該生起の回数
あるいは接続時間を事象ごとに定められた重みづけで計
数しかつ集計する電子回路、とくに半導体集積回路に適
した電子回路に関する。

【従来技術とその問題点】

前述の複数事象の一例としては、最も単純には機械装置
類や回路装置内の各所で生じる故障や故障に導き易い原
因の生起があり、これらの事象の生起回数をその事象の
重要度に応じた重みづけで計数かつ集計して、該集計値
が異常に大きな値をとるときは故障に至る以前に警報等
を発する予測装置ないしは予防保全装置に本発明回路が
利用される。しかし、本発明の対象である重みづけ計数
回路はかかる例に拘わらず広汎な諸用途において必要と
される。他の例としては、多数のディジタルデータ群中
の特異点や特徴点１例えばパターン認識装置における対
象の観察データ群の特異点の数をその示す特徴に応じた
重みで集計して有用な判断を下す際にも必要となる。あ
るいはかかるディジタルデータ群がそれぞれパルス状に
生起ないしは発生する際に、該パルスの幅すなわち持続
時間を特徴として把え、その特徴の度合に応じた重みで
集計した結果値が、かかるデータ群の異常や特徴を知る
上での有用な情報を与えうろことも多い、これらの各種
の事象の種類に関せず、事象が生起したか生起していな
いかは、ディジタルデータとくに最も簡単なｒＯＪ、ｒ
’ｌＪの１ビツトデータとして与えられることが多く、
本発明回路においてもかかるディジタルデータを事象の
生起を表わす信号として受け入れ、あるいは元のデータ
がアナログ値であってもこれをディジタル化した上で受
け入れる。 上記のような諸用途を有する重みづけ計数のための手段
としては、従来から計算機ないしはマイクロコンピュー
タがあるが、機械装置類とくに手持ちの装置類に組み込
むには所要スペースや価格の点で必ずしも有利でなく、
もっと間車で半導体集積回路内に容易に組み込めるよう
な極小形の回路装置が必要とされる。かかる簡単で小形
に構成できる回路は従来から余り知られていないが、強
いていえば第１２図に示す最も簡単なカウンタ装置がま
ず挙げられる。これは説明するまでもないが、バイナリ
カウンタ１の入力端子ＩＮに事象Ｅの生起のつどに発し
られるパルス状の信号を受け入れてそのパルス数をカウ
ントするものである。あるいは第１３図に示すように複
数事象Ｅ１〜Ｅｋの生起を、ただし複数事象が同時には
生起しないという条件下で、多入力のオアゲート２を介
してバイナリカウンタ１に受け入れて生起の回数の集計
値をカウントさせることもなされている。もっとも、第
１２図および第１３図に示した従来例はいずれも事象の
重要度の重みづけをすることはできず、重みづけ計数を
するためには第１２図のバイナリカウンタ１を複数個す
なわち事象の数だけ並べて、事象ごとに生成回数を計数
させておき、ついでマイクロプロセッサ回路などで逐次
カウント値を読み込んだ後、それぞれのカウント値に重
みづけした上で集計するしかなかった。従って、かかる
手段では回路の全体構成がかなり複雑になり、簡単に集
積回路内の狭い面積内に組み込むというわけには行かな
い。

【発明の目的】

従って、本発明の目的は簡単な構成で複数事象の生起を
事象ごとに定められた重みづけで計数かつ集計できる重
みづけ事象計数回路を実現することにある。

【発明の要点】

本発明によれば、かかる重みづけ事象計数回路を複数個
の分周回路手段と、該分周回路手段相互間に挿入され一
方の入力に前段の分周回路手段の出力を受けるとともに
後段の分周回路手段にその出力を与えるように隣接する
２個の分周回路手段にそれぞれ接続された複数個の一致
検出０回路手段との縦列接続回路と、前記各一致検出回
路手段の他方の入力に計数すべき事象の生起のつど該生
起を表わすディジタルデータを与える入力回路手段とを
備えるように構成して、複数の事象の生起の回数を該生
起を表わすディジタルデータが与えられる前記一致検出
回路が前記縦列接続回路中において占める位置によって
決定される重みづけで計数かつ集計するようにすること
によって上記の目的が達成される。 本発明回路の上記の基本構成をまず第１図を参照しなが
ら説明する。 この第１図においては、複数個すなわちｍ個の分周回路
手段がＤｉ（ｉ＝１〜ｍ）によって示されており、これ
らの分周回路手段Ｄｉは一般には互いに同じではない分
周比１／Ｎ１（ｉ＝　１〜−）を有する。もちろん、ふ
つうは分周比を互いに等しくかつ最も簡単にはＡに選ぶ
のが有利であり、公知のように分周比号の分周回路は単
段のバイナリカウンタで構成することができる。また、
ふつうは分周回路手段Ｄｉとしてバイナリカウンタを用
い、従ってその分周比が２のべき乗置の１になるように
選ぶのが有利であるが、公知のように余り回路を複雑化
させなくても分周比が２のべき乗でない整数分の１であ
る分周回路に構成することもできる。 一致検出回路手段Ｃ１（ｉ＝２〜羨）は分周回路手段Ｄ
ｉ（ｉ−１〜腸）の相互間に挿入されており、その具体
構成は例えば図示のように各１個のイクスクルーシブオ
ア回路（以下ＸＯＲという）、あるいはイクスクルーシ
ブノア回路（以下ＸＯＲという）である、各一致検出回
路手段Ｄｉは図示のようにその一方の入力にその前の分
周回路手段の出力を受け、該手段Ｄｉの出力をその後の
分周手段の入力に与えるようにそれに隣接する２個の分
周回路手段に接続され、かかる接続によりｍ個の分周回
路手段Ｄｉとｍ−１個の一致検出回路手段Ｃｉとが縦列
接続される。もっとも、２個の分周回路手段間に必ず一
致検出回路手段を挿入する必要があるわけではなく、と
くに上記の縦列接続回路の終段部において分周回路手段
を直列接続すれば一種のカウンタ回路を構成することが
でき、これによってこの縦列接続回路の最大計数可能値
を増やすことができる。なお、縦列接続回路の図の左方
にあたる初段の分周回路手段Ｄ１に一致検出回路手段を
前置する必要はない。 各一致検出回路手段Ｃ１の他方の入力には、事象の生起
を表わすディジタルデータＥｉ（ｉ−２〜ｍ＋）がそれ
ぞれ入力回路手段１ｉ（１＝２〜ｍ）を介して与えられ
る。第１番目のディジタルデータ■１は一致検出回路手
段を介することなく図示のように入力回路手段１１を介
して直接に初段の分周回路手段Ｄ１の入力に与えてよい
、入力回路手段１ｔ（ｉ＝１〜麟）は最も簡単には単な
る接続線であり、あるいは後に実施例の説明の項で述べ
るように種々の論理ゲートを用いることができる。後者
の論理ゲートを用いる場合には、該ゲートに複数個の事
象の生起データ、例えば入力回路手段ＥｉにＲ個のデー
タＥｉｊ（ｊ−１〜Ｒ）を入力することができる。なお
、縦列接続回路の途中と最終段の各分周回路手段Ｄｉの
出力側からは、計数値を最終的に読み出すための出力端
子Ｏｉ（＋＝１〜園）が導出され、読み出し時にこ、れ
らの端子を介して各分周回路手段Ｄｉの出力Ｑｉ　（ｉ
−１〜鴎）が読み取られる。また、各分周回路手段Ｄｉ
はそれぞれリセット入力Ｒを備え、本発明回路による計
数の開始に際して共通のリセットパルスＲＰがこれらの
入力Ｒに同時に与えられる。 上述のように構成された本発明回路は、ｍ個の事象生起
データＥｉめいずれの２個も同時に生起しないとき、複
数の事象生起データＥｉ（ｉ−レ１）を互いに独立に、
かつ次式により定められる重み−１（ｉ−１〜ｍ）で正
確に計数する。 −１寓Ｎｌ　−Ｎ２・−・・・・−・・・・Ｎ　ｉ−１
（１まただし、Ｗｉ−１とする。すなわち、いま１個の
分周回路手段Ｄｉを考えると、事象生起データＥｉがＮ
ｉ個それに前置された一致検出回路手段Ｃｉを介して与
えられたとき、その分周比が１／Ｘｉであるから１個の
パルスを出力旧として発し、次段の分周回路手段Ｄｉ＋
１に伝える。逆に、この分周回路手段Ｄｉは前段の分周
回路手段Ｄｉ−１からもその出力Ｑｉ−１を受けており
、その出力Ｑｉの１個は前段からの出力Ｑｉ−１のＮｉ
個と等価である。換言すれば、出力Ｑｌの１個は前段の
出力Ｑｉ−１のＮｉ個の重みを持っており、これから＋
１１式が成立することがわかる。 しかし、上記のことは当設ｉの事象生起データＥｉと前
段ｉ−１の事象生起データＥｉ−１とが同じ時間率で生
起するとすると、前段からの出力Ｑｌ−１のパルス幅は
当設の出力Ｑｉのパルス幅のＮｉ倍になることを意味し
、このため前段からの出力Ｑｉ−１のパルス発生中に当
設への事象生起データＥｉが発生すること生じる。しか
し、本発明回路においては、前段の出力Ｑｉ−１と当設
への事象生起データＥｉとを一致検出機能を有する一数
構出回路手段Ｃｉを介して分周回路手段Ｄｉに受けてい
るので、後に説明するように前段からの出力Ｑｉ−１の
発生の有無に干渉されることなく、事象生起データＥｉ
を受け入れてその発生回数を正確に計数することができ
る。従って、本発明回路は複数事象からの生起データＥ
ｉ（ｉ＝１〜−）の生起回数を前の（１１式で表わされ
る重みづけで計数しかつ正確にその集計をすることがで
きる。この集計値Ｍは各事象生起データ［！ｉの生起数
を旧（ｉ−１〜−）とするとき、次式７式％ 以上の＋１１および（２）式に集約された本発明回路の
基本動作に対する理解を容易にするため、もっとも簡単
な実例を第２〜３図に挙げる。第２図に示された実例で
は、５個の分周回路手段Ｄ１〜ｌ１１５はいずれも分周
比Ａを有する単段のバイナリカウンタであり、その相互
間の４個の一致検出回路手段０２〜Ｃ５はいずれもＸＯ
Ｒゲートであって、その内の右方の２個のＸＯＲゲート
Ｃ４，Ｃ５の他方の入力はアースされ、つまり論理値「
０」が常に与えられている。従ってこれらのＸＯＲゲー
トＣ４，Ｃ５はその一方への入力が論理値「１」をとっ
たときにのみ開き、つまりこれらのゲートＣ４，Ｃ５は
単なる接続線と同じとなり、これによって分周回路手段
Ｄ３〜Ｄ５は３段のバイナリカウンタを構成している。 ３個の事象生起データＥｌ、Ｅ２．Ｅ３はそれぞれ初段
の分周回路手段０１．ＸＯＲゲー）Ｃ２，Ｃ３に与えら
れており、それらの生起回数Ｍｌ、Ｍ２．？Ｉ３が第３
図にしめされたようにそれぞれ５，２．３であるとする
。 ＸＯＲゲートＣ２，Ｃ３の他方の入力もアースされてい
ると仮定すると、分周回路手段Ｄ１〜Ｄ５は５段のバイ
ナリカウンタを構成し、その出力Ｑ１〜Ｑ５は公知のよ
うにその下方に示された２のべき乗で増加する重み−１
〜−５をもつことになる。この重みと関連づけるために
第１番の事象生起データＥｌに対する重みを１とすれば
、事象生起データＥ１〜Ｅ３の重みは上述のバイナリカ
ウンタの各段出力のもつ重みと一敗する。またこの例で
は事象生起データＦｉ４．Ｅ５は便宜上生起しないと考
えればよい、第３図の中間の３行は事象生起データ８１
〜Ｉ！３がそれぞれ単独に５．２．３回生起した場合の
出力Ｑｌ−９５の出力状況を示すもので、同図の最下行
はこれらの事象生起データ８１〜Ｅ３がすべて生起した
ときの出力０１〜Ｑ５の出力状況を示す、前述のように
本発明回路においては、ＸＯＲゲートへの２入力は相互
に干渉することがないから、第３図の最下行の出力Ｑ１
〜Ｑ５の出力分布を２進数で表わした数すなわちこの例
ではｌＯ進数の２１は、中間の３行に示された出力Ｑ１
〜Ｑ５の出力分布を表わす３個の２進数を相加したもの
に等しい、同図の最右列はこれを１０進数の加算で示す
ものである。 以上から本発明回路が複数個の事象生起回数をそれぞれ
の事象に対して重みづけしながら正確に計数しかつ集計
できることがわかる。なお、以上の基本原理の説明にあ
たって、複数事象のいずれの２個も同時には生起しない
ものと仮定したが、この仮定が成立しないときには第１
図の入力回路手段Ｉｆ（ｉ＝　１〜−）に論理ゲートを
用い、このゲートを走査クロックパルスによって所定順
序で逐次イネーブルするようにすれば、この仮定の条件
を保証することができる。かかる入力回路手段の態様を
含めた本発明回路の好ましい実施態様については次項で
説明するとおりである。

【発明の実施例】

以下本発明の実施例を図を参照しながら詳しく説明する
。 第４図は一致検出回路がＸＯＲゲートである場合の本発
明回路の動作を第５図の波形図を参照しながら説明する
ためのもので、図にはｉ番目の一敗検出回路手段Ｃ４と
分周回路出力旧とが第１図から抽出して示されている。 以下、簡単化のため分周回路手段が分周比２の単段のバ
イナリカウンタであり、事象生起データ［！ｉは事象の
生起を論理値「１」で示す信号とする。またＸＯＲゲー
トＣｉの出力信号を同様にＣｉで表わし、分周回路旧は
該出力信号Ｃｉの立ち上がりに応じてその出力信号Ｑｉ
の状態を変化させるタイプのものとする。 ＸＯＲゲートＣ４は前段の分周回路Ｄｉ　−１の出力Ｑ
ｉ−１をその一方の入力に受けるが、第５図の上部には
この前段出力Ｑｉ　−１が示されている。この前段出力
Ｑｉ−１がまず図の左側に示されるように「１」の状態
であるとし、その下方に示されるように時刻１０および
ｔ２で立ち上がる２個の事象生起データ信号［！ｉがＸ
ＯＲゲートＣｉに入力されると、その出力Ｃｔはその下
方に示されるように事象生起データ信号Ｅｉとはちょう
ど逆の関係に推移する。 分周回路旧は１番目の事象生起データ信号Ｅｉの立ち上
がりに応じてＸＯＲゲート出力Ｃｉが立ち上がった時刻
ｔ１において、その出力ＱｉをｒＯＪ値から「１」値に
変化させて次段に送る。２番目の事象生起データＥｉの
立ち上がり時刻ｔ３には、同様にＸＯＲゲート出力Ｃｉ
が立ち上がるが、こんどは分周回路口ｉはその出力Ｑｉ
を「１」値から「０」値に変化させる。この動作は前段
出力旧−１が「１」である限りなん回事象ｉが生起して
も同じであって、事象生起データＢｉが２回発生するた
びに分周回路Ｄｉは１個の出力Ｑｉを次段に送る。 次に時刻ｔ４において前段出力Ｑｉ−１が「１」値から
「０」値に変わったとすると、ＸＯＲゲート出力Ｃｔも
これに応じてｒｌＪ値から「０」値に変化する。しかし
、分周回路ＤｉはＸＯＲゲート出力Ｃｉの立ち下がりに
は応動しないから、その出力旧の状態は変化しない、こ
の前段出力Ｑｉ−’１が「０」値である状態で事象生起
データ信号Ｅｉが図示のように２回生起したとすると、
こんどはＸＯＲゲート出力Ｃｉは図示のように事象生起
データＥｉと同関係に推移するようになるから、分周回
路出力ＱｉはＸＯＲゲート出力Ｃｉの立ち上がりつまり
事象生起データＥｉの立ち上がり時刻ｔ５．ｔ７におい
て状態を変化させる。この事象生起データＥｉの立ち上
がりで変化するか立ち下がりで変化するかは前の場合と
は異なるが、前段出力Ｑｉ−１がｒＯＪ値の場合も事象
生起データＥｉが２回発生するたびに分周回路出力Ｑｉ
が１回発生することには変わりはない。 前段出力Ｑｉ−１が時刻ｔ９において「０」値からｒｌ
Ｊ値に変化した。すなわち前段からの計数入力をＸＯＲ
ゲートＣｉが受けたとすると、該Ｘ　ＯＲゲー）Ｃｉは
その出力ＣｉをｒＯＪ値から「１」値に立ち上げ、これ
に応じて分周回路Ｄｉはその出力Ｏｉを図示の例の場合
は「０」値から「１」値に状態を変化させ、従って前段
からの計数入力Ｑｉ−１を計数する。なお、図示の例で
は時刻ｔ９の直前の分周回路出力Ｑｉは前段からの入力
Ｑｉ−１の立ち上がりに応じて状態を「１」値からｒＯ
Ｊ値に変化させることによって前段の出力Ｑｉ−１を計
数する。 以上のように、いずれの事象も同時には生起しないとき
、すなわちこの例では事象生起データＥｉの発生と前段
出力Ｑｉ−１の状態変化が同時には生しないとき、事象
生起データＥｉと前段出力Ｑｉ−１とは互いに干渉する
ことなく分周回路Ｄｉを動作させる。このＸＯＲゲート
Ｃ１への２入力の相互不干渉性は、前述の説明からも諒
解されるように、ＸＯＲゲートＣ１がその２入力が一致
するか不一致であるかに応じてのみその出力状態を変化
させることに基づいている。 もちろん、２入力間の一致、不−敗を検出する動作は第
４図のＸＯＲゲートに限らず、他の回路手段たとえば次
の第６図のようにＸＯＲゲートＣｔを用いても実現でき
る。第７図はこの一致検出回路にＸＯＲゲー）Ｃｉを用
いた実施例回路の動作を説明する波形図であうで、これ
を前の第５図と比較すればわかるように、事象生起デー
タＥｉが事象の生起を論理値「０」によって表わしてい
る点が異なるのみである。事象の生起が前の実施例のよ
うに論理値ｒｌＪによって表わされる場合には、第１図
の入力回路手段Ｕとして１個のインバータを用いればよ
い、なお上記の両実施例に対する説明では分周回路手段
Ｄｉはすべてそれへの入力の立ち上がり時にその出力Ｑ
ｉの状態を変えるものについて説明したが、入力の立ち
下がり時に動作する種類の分周回路手段を用いてもその
入力にインバータを前置すれば上述と全く同じ動作が得
られることは明らかである。 第８図は入力回路手段Ｉｆとしてオアゲートを用いた実
施例を示し、このオアゲートＩｉは一致検出回路手段Ｃ
ｉに図示のようにＸＯＲゲートを用いた場合に対応する
。この実施例においてはオアゲート１ｉには複数個の事
象生起データＥｉｊ（ｊ−１〜りを入力することができ
、容易にわかるようにこれらの事象生起データＥｉｊ　
にはすべて互いに等しい重み−ｉが付与される。もちろ
ん、一致検出回路手段ＣｉにＸＯＲゲートを用いた場合
はこれに応じて入力回路手段１ｉを変える必要があり、
事象生起が事象生起データＥｉの「０」値で表わされる
場合にはアンドゲート、「１」値で表わされる場合には
ナントゲートを用いればよい。 前に第２図において説明したように、一致検出回路Ｃｉ
の事象生起データ入力に固定論理値を与えおくことによ
り、該一致検出回路手段Ｃｉの動作をいわば殺して、そ
の前後の分周回路手段Ｄｔ−１とＤｌとを直列接続する
ことができる。この際に与えるべき固定論理値は、第２
図に示したように一致検出回路手段ＣｉがＸＯＲゲート
である場合にはｒＯＪ、ＸＯＲゲートである場合には「
１」である。 入力回路手段Ｉｔに論理ゲートを用いて、これに事象生
起データのほかにクロックパルスをも入力する本発明の
実施態様も有用である。第９図はこの一例であって、一
致検出回路ＣｉがＸＯＲゲートである場合において入力
回路手段ｌｉとしてアンドゲートを用い、これに事象生
起データＥｉとクロックパルスＣＰとを入力する例を示
す、このクロックパルスＣＰとしては、前述のように走
査用クロックパルスを用いればｍ個の事象生起データＥ
ｉ（ｉ＝１〜■）の内に同時に生起するものがある場合
にも、これを順序付けて第１図に示した縦列接続回路に
取り込むことができる。すなわち、縦列接続回路のｍ個
の入力回路手段ｌ１（ｉ−１〜園）のそれぞれに与える
走査クロックパルスＣＰを互いに重ならないように所定
順序で与えるようにすれば、これら入力回路手段を介し
て一致検出回路手段Ｃ１（ｉ＝２〜ｍ）および初段の分
周回路手段Ｄ１に与えられるｍ個の事象生起データｆ！
ｉ（＋−１〜ｓ＋）をその内のどの２個も同時に重なら
ないように変換することができる。 第１Ｏ図はこのクロックパルスＣＰの周期を事象生起デ
ータの持続時間を測定ないしは計数できるように該持続
時間よりも充分短くした場合の第９図の回路の動作を示
す波形図である。この図が示す動作内容は前の第５図と
同様であ、るから簡略に説明すると、前段出力Ｑｉ−１
がｒｌＪの状態にあるときに生起した図の左方の事象生
起データＥｉはその持続期間中にその上に示されたクロ
ックパルスＣＰによって刻まれた４個の事象生起データ
パルスＥＰに変換され、その下の一致検出回路手段の出
力Ｃｉにおける４個の負のパルスとして表わされている
０分周回路手段Ｄｉはその４個の立ち上がりごとにその
出力旧の状態を変化させ図示のように計数値４を出力す
る。前段出力Ｑｉ−１がｒＯＪの状態にあるときに生起
した右方の事象生起データＥｉは３個の事象生起データ
パルスＥＰに変換され、今度は一致検出回路手段の出力
Ｃｉはそのまま正のパルスとして現れ、これに応じて分
周回路手段Ｄｉは計数値３を示すようにその出力旧を図
示のように変化させる。 このような事象生起データＥ１の持続時間の測定ないし
計数は、この複数の事象生起データＥｉが状態「１」で
あったり状態ｒＯＪであったりする時間を事象ごとに重
みづけして計数かつ集計する目的や、複数の事象生起デ
ータＥｉがある転送りロックによって転送されてくる一
連のデータである場合に、クロックパルスＣＰを転送り
ロックに同期させて発生させることにより、シリアル転
送データとしての事象生起データの内で「１」またはｒ
ＯＪであるデータ数を重みづけしながら計数する目的に
対して有用である。 前に（１１式で説明したｉ番目の事象生起データ［’１
に与えられる重み−ｉは、その前段までの各分周回路手
段の分周比がふつうは整数分の１なのでその分周倍率Ｎ
ｌ、Ｎ２．・・・Ｎｉ−１の積である重みＷｉも整数値
に限定されることになる。しかし、入力回路手段１ｉと
して適宜な分周比をもつ分周回路を採用すれば、この重
み−ｉを非整数値に選定することができる。この入力回
路手段中の分周比をＮで示すこととすると、容易にわか
るようにその重みはりｉ／Ｎとなるからである。この実
施例が第１１図に示されている。この実施例においては
、ｉ番目の事象生起データＥｉはさらに１個の事象生起
データ［１ｉｊ（ｊ−１〜１）に分かれており、それぞ
れ分周比１／Ｎ１ｊ（ｊ＝１−１）を有する分周回路１
ｉ１ｊ　（ｊ　−１〜りに入力される。これらの分周回
路１ｉ１ｊの出力はｐ−１個のＸＯＲゲートｌ１２ｊ（
ｊ−２〜２）により結合されてｉ番目の事象生起データ
Ｅｉとされるが、これらのＸＯＲゲートは動作上は１個
のオアゲートと考えてよい、すなわち、分周回路Ｔｉ１
ｊのどれか一つからの出力が事象生起データＥｉとなる
のであるが、分周回路■１ｊのどの二つからも同時には
事象生起データＥｉとして発しられることがないように
ＸＯＲゲート群によって結合されているわけである。こ
の実施例においては１個の事象生起データＩ！１ｊ（ｊ
　＝　１〜１）に対するそれぞれの重みを一１ｊ（ｊ＝
１〜１）とすれば次式が成立する。 Ｗｉｊ−１／　Ｎ　ｉ　ｊ　　　　　　　　　　　（３
１本発明回路は以上説明した実施例のほかにも種々の変
形された形で実施をすることができる６例えば分周回路
手段と一致検出回路手段を含む前述の縦列接続回路をさ
らに複数個組み合わせることも可能である。この−例と
して複数個の縦列接続回路の終段からの出力を別の縦列
接続回路の初段により受けるようにしても、この接続点
での信号伝達のタイミングを取りさえすれば計数値をこ
の別の縦列接続回路に伝達することが可能である。 １個の縦列接続回路中に保持されている計数値の読み取
り手段としては、前の説明ではその各段からの並列読出
しとしたが、この読出しのためのためにはこのほかにカ
ウンタ類のデータ読み出しとして知られている公知の手
段を用いることができる。また分周回路手段はすべて固
定された分周比を存する要はなく、公知の適宜の手段に
よりその分周比を切換えることにより各事象生起データ
に対する重みづけを変更するようにすることもできる。 【発明の効果］ 本発明による重みづけ事象計数回路はその原理構成図か
らもわかるようにそれぞれ比較的単純な回路構成諸手段
、すなわち複数個の分周回路手段と、該分周回路手段相
互間に樺太され一方の入力に前段の分周回路手段の出力
を受けるとともに後段の分周回路手段にその出力を与え
るように隣接する２個の分周回路手段にそれぞれ接続さ
れた複数個の一致検出回路手段との縦列接続回路と、前
記各一致検出回路手段の他方の入力に計数すべき事象の
生起のつど該生起を表わすディジタルデータを与える入
力回路手段とから構成をすることができ、かついずれの
手段も半導体集積回路内に容易に収納できるものである
から、本発明によればかかる集積化に遺した簡単な構成
で複数事象の各生起回数を事象ごとに措定された重みづ
けで計数かつ集計をすることができる。 このように本発明によれば、従来はマイクロプロセッサ
の組み込みが必要とされていた重みづけ針数集計回路を
半導体チップ内の極めて限定された面積の内にコンパク
トに収納することができる。 従って、本発明回路はとくにポータプル装置や器具類に
組み込むべきいわゆるカスタムＩＣ内に集積化するに適
している。 一方、実施例説明における例示からも諒解されるように
、本発明回路の動作パラメータには設計上大きな自由度
があり、要求される仕様に応じて種々の変形された態様
で実施をすることができる。 したがって、本発明回路は広汎な用途ないしは要求に応
じることができ、電子工業の発展に貢献しうるちのと期
待される。

【図面の簡単な説明】

第１図から第１１図までは本発明の詳細な説明するもの
で、内第１図は本発明による重みづけ事象計数回路の基
本構成を示す回路図、第２図は該基本構成を実例で例示
する回路図、第３図は該実例の動作説明図、第４図は一
致検出回路手段にイクスクルーシブオアゲートを用いた
第１実施例の要部回路図、第５図は該第１実施例の動作
説明のための主要信号の波形図、第６図は一致検出回路
手段にイクスクルーシブノアゲートを用いた第２実施例
の要部回路図、第７図は該第２実施例の動作説明のため
の主要信号の波形図、第８図は入力回路手段に論理ゲー
トを用いかつ複数の事象生起データを入力する第３実施
例の要部回路図、第９図は入力回路手段としての論理ゲ
ートへの入力にクロックパルスを併用した第４実施例の
要部回路図、第１Ｏ図は第４実施例においてクロックパ
ルスを事象生起データの持続時間計数に利用したときの
動作を説明する主要信号の波形図、第１１図は事象生起
データに対する重みづけとして非整数を割り当てる第５
実施例における入力回路手段の回路図である。第１２図
および第１３図は従来技術の説明のためのもので、内第
１２図はカウンタで事象の生起回数を計数する例の説明
図、第１３図はカウンタへの事象生起信号の入力をオア
ゲートを介して行なう例の説明図である０図において、 Ｄｉ（ｉ＝１〜餉）二分周回路手段、１／Ｎｆ（ｆ＝　
１〜指）：分周回路の分周比、Ｃ４（ｉ＝　１〜−）ニ
ー敗検出回路手段、Ｉｔ（ｉ＝　１〜ｍ）　：入力回路
手段、Ｅｉ（ｉ＝　１〜ｍ）　：事象生起を表わすデー
タ、Ｑｉ（ｉ−１〜曽）：分周回路手段の出力、Ｗｉ（
ｉ＝１〜ｍ）：ｉ番目の事象に対して付与する重み、旧
（ｉ−１〜ｍ）　：各事象の生起回数、Ｍ：複数事象の
重みづけ集計回数、である。 〈τ１ バ”：１．ｆ：’、、−２山口　Ｂ　’、ｆ、’：。 第２図 第３ｔ！１ 第４図 第６図 第８図 Ｆ； 第９図 第１０図 第Ｕ図 第１２図 第１３図

Claims (1)

1. 【特許請求の範囲】 １）複数個の分周回路手段と、該分周回路手段相互間に
   挿入され一方の入力に前段の分周回路手段の出力を受け
   るとともに後段の分周回路手段にその出力を与えるよう
   に隣接する２個の分周回路手段にそれぞれ接続された複
   数個の一致検出回路手段との縦列接続回路と、前記各一
   致検出回路手段の他方の入力に計数すべき事象の生起の
   つど該生起を表わすディジタルデータを与える入力回路
   手段とを備えてなり、複数の事象の生起の回数を、該生
   起を表わすディジタルデータが与えられる前記一致検出
   回路が前記縦列接続回路中において占める位置によって
   決定される重みづけで計数かつ集計するようにしたこと
   を特徴とする重みづけ事象計数回路。 ２）特許請求の範囲第１項記載の回路において、分周回
   路手段がバイナリカウンタであることを特徴とする重み
   づけ事象計数回路。 ３）特許請求の範囲第１項または第２項記載の回路にお
   いて、各分周回路手段のもつ分周比が１／２であり、該
   手段が単段のバイナリカウンタないしはＤタイプフリッ
   プフロップであることを特徴とする重みづけ事象計数回
   路。 ４）特許請求の範囲第１項または第２項記載の回路にお
   いて、分周回路手段のもつ分周比が２のべき乗分の１で
   あり、該手段が複数段のバイナリカウンタであることを
   特徴とする重みづけ事象計数回路。 ５）特許請求の範囲第１項記載の回路において、分周回
   路手段のもつ分周比が２のべき乗とは異なる整数分の１
   であることを特徴とする重みづけ事象計数回路。 ６）特許請求の範囲第１項記載の回路において、分周回
   路手段のもつ分周比が非整数であることを特徴とする重
   みづけ事象計数回路。 ７）特許請求の範囲第１項記載の回路において、各分周
   回路手段のもつ分周比がすべて等しくされたことを特徴
   とする重みづけ事象計数回路。 ８）特許請求の範囲第１項記載の回路において、一致検
   出回路手段が２入力のイクスクルーシブオアゲートであ
   ることを特徴とする重みづけ事象計数回路。 ９）特許請求の範囲第１項記載の回路において、イクス
   クルーシブオアゲートが２入力のイクスクルーシブノア
   ゲートであることを特徴とする重みづけ事象計数回路。 １０）特許請求の範囲第１項記載の回路において、入力
   回路手段が事象の生起を表わすパルス状のディジタルデ
   ータをそのまま一致検出回路手段に伝える接続線である
   ことを特徴とする重みづけ事象計数回路。 １１）特許請求の範囲第１項記載の回路において、入力
   回路手段が複数個の事象の各生起を表わすパルス状のデ
   ィジタルデータをそれぞれ受け入れる複数個の入力を有
   する論理ゲートであり、該ゲートに生起を表わすディジ
   タルデータが与えられる前記複数個の事象が互いに等し
   い重みづけで計数されるようにしたことを特徴とする重
   みづけ事象計数回路。 １２）特許請求の範囲第１１項記載の回路において、一
   致検出回路手段がイクスクルーシブオアゲートであり、
   該ゲートの他方の入力に信号を与える論理ゲートがオア
   ゲートであることを特徴とする重みづけ事象計数回路。 １３）特許請求の範囲第１１項記載の回路において、一
   致検出回路手段がイクスクルーシブノアゲートであり、
   該ゲートの他方の入力に信号を与える論理ゲートがアン
   ドゲートであることを特徴とする重みづけ事象計数回路
   。 １４）特許請求の範囲第１項記載の回路において、入力
   回路手段が事象の生起を表わすディジタルデータを受け
   るとともに、該事象の生起の時間間隔よりも短い周期を
   有する事象の生起時間計数用のクロックパルス列を受け
   て該クロックパルスを受けるつどにイネーブルされる論
   理ゲートであることを特徴とする重みづけ事象計数回路
   。 １５）特許請求の範囲第１４項記載の回路において、論
   理ゲートがアンドゲートであることを特徴とする重みづ
   け事象計数回路。 １６）特許請求の範囲第１項記載の回路において、入力
   回路手段として論理ゲートが縦列接続回路中の複数個の
   一致検出回路手段に対してそれぞれ用いられ、該各論理
   ゲートがそれぞれ１個の事象の生起を表わすディジタル
   データを受けるとともに該複数個の論理ゲートを逐次走
   査する走査用のクロックパルスを受け、該走査クロック
   パルスを受けたときにイネーブルされて、前記各ディジ
   タルデータが対応する一致検出回路手段に逐次的に与え
   られるようにしたことを特徴とする重みづけ事象計数回
   路。 １７）特許請求の範囲第１項記載の回路において、縦列
   接続回路中の若干の一致検出回路手段の他方の入力が所
   定の論理値データに固定されることを特徴とする重みづ
   け事象計数回路。 １８）特許請求の範囲第１７項記載の回路において、一
   致検出回路手段がイクスクルーシブオアゲートであり、
   該ゲートの他方の入力に固定された論理値「０」が与え
   られることを特徴とする重みづけ事象計数回路。 １９）特許請求の範囲第１７項記載の回路において、一
   致検出回路手段がイクスクルーシブノアゲートであり、
   該ゲートの他方の入力に固定された論理値「１」が与え
   られることを特徴とする重みづけ事象計数回路。 ２０）特許請求の範囲第１７項記載の回路において、縦
   列接続回路中の終段部の一致検出回路手段の他方の入力
   が所定の論理値に固定されることを特徴とする重みづけ
   事象計数回路。 ２１）特許請求の範囲第１項記載の回路において、縦列
   接続回路が複数個設けられ、該各縦列接続回路の最終段
   からの出力が共通の分周回路手段ないしは他の縦列接続
   回路の初段に与えられるようにしたことを特徴とする重
   みづけ事象計数回路。 ２２）特許請求の範囲第１項記載の回路において、各分
   周回路手段が固定された分周比を有し、複数事象の生起
   の回数がそれぞれ該固定された分周比によってあらかじ
   め決定される重みづけで計数かつ集計されることを特徴
   とする重みづけ事象計数回路。 ２３）特許請求の範囲第１項記載の回路において、各分
   周回路手段の出力が複数事象の生起回数の総計数値の読
   み出しのために並列的に読み出されることを特徴とする
   重みづけ事象計数回路。