JPS61177817A - 重みづけ事象計数回路 - Google Patents
重みづけ事象計数回路Info
- Publication number
- JPS61177817A JPS61177817A JP60018142A JP1814285A JPS61177817A JP S61177817 A JPS61177817 A JP S61177817A JP 60018142 A JP60018142 A JP 60018142A JP 1814285 A JP1814285 A JP 1814285A JP S61177817 A JPS61177817 A JP S61177817A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit means
- frequency dividing
- gate
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- Operations Research (AREA)
- Probability & Statistics with Applications (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Algebra (AREA)
- Evolutionary Biology (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Bioinformatics & Computational Biology (AREA)
- Manipulation Of Pulses (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、複数個の事象が生起したとき、該生起の回数
あるいは接続時間を事象ごとに定められた重みづけで計
数しかつ集計する電子回路、とくに半導体集積回路に適
した電子回路に関する。
あるいは接続時間を事象ごとに定められた重みづけで計
数しかつ集計する電子回路、とくに半導体集積回路に適
した電子回路に関する。
前述の複数事象の一例としては、最も単純には機械装置
類や回路装置内の各所で生じる故障や故障に導き易い原
因の生起があり、これらの事象の生起回数をその事象の
重要度に応じた重みづけで計数かつ集計して、該集計値
が異常に大きな値をとるときは故障に至る以前に警報等
を発する予測装置ないしは予防保全装置に本発明回路が
利用される。しかし、本発明の対象である重みづけ計数
回路はかかる例に拘わらず広汎な諸用途において必要と
される。他の例としては、多数のディジタルデータ群中
の特異点や特徴点1例えばパターン認識装置における対
象の観察データ群の特異点の数をその示す特徴に応じた
重みで集計して有用な判断を下す際にも必要となる。あ
るいはかかるディジタルデータ群がそれぞれパルス状に
生起ないしは発生する際に、該パルスの幅すなわち持続
時間を特徴として把え、その特徴の度合に応じた重みで
集計した結果値が、かかるデータ群の異常や特徴を知る
上での有用な情報を与えうろことも多い、これらの各種
の事象の種類に関せず、事象が生起したか生起していな
いかは、ディジタルデータとくに最も簡単なrOJ、r
’lJの1ビツトデータとして与えられることが多く、
本発明回路においてもかかるディジタルデータを事象の
生起を表わす信号として受け入れ、あるいは元のデータ
がアナログ値であってもこれをディジタル化した上で受
け入れる。 上記のような諸用途を有する重みづけ計数のための手段
としては、従来から計算機ないしはマイクロコンピュー
タがあるが、機械装置類とくに手持ちの装置類に組み込
むには所要スペースや価格の点で必ずしも有利でなく、
もっと間車で半導体集積回路内に容易に組み込めるよう
な極小形の回路装置が必要とされる。かかる簡単で小形
に構成できる回路は従来から余り知られていないが、強
いていえば第12図に示す最も簡単なカウンタ装置がま
ず挙げられる。これは説明するまでもないが、バイナリ
カウンタ1の入力端子INに事象Eの生起のつどに発し
られるパルス状の信号を受け入れてそのパルス数をカウ
ントするものである。あるいは第13図に示すように複
数事象E1〜Ekの生起を、ただし複数事象が同時には
生起しないという条件下で、多入力のオアゲート2を介
してバイナリカウンタ1に受け入れて生起の回数の集計
値をカウントさせることもなされている。もっとも、第
12図および第13図に示した従来例はいずれも事象の
重要度の重みづけをすることはできず、重みづけ計数を
するためには第12図のバイナリカウンタ1を複数個す
なわち事象の数だけ並べて、事象ごとに生成回数を計数
させておき、ついでマイクロプロセッサ回路などで逐次
カウント値を読み込んだ後、それぞれのカウント値に重
みづけした上で集計するしかなかった。従って、かかる
手段では回路の全体構成がかなり複雑になり、簡単に集
積回路内の狭い面積内に組み込むというわけには行かな
い。
類や回路装置内の各所で生じる故障や故障に導き易い原
因の生起があり、これらの事象の生起回数をその事象の
重要度に応じた重みづけで計数かつ集計して、該集計値
が異常に大きな値をとるときは故障に至る以前に警報等
を発する予測装置ないしは予防保全装置に本発明回路が
利用される。しかし、本発明の対象である重みづけ計数
回路はかかる例に拘わらず広汎な諸用途において必要と
される。他の例としては、多数のディジタルデータ群中
の特異点や特徴点1例えばパターン認識装置における対
象の観察データ群の特異点の数をその示す特徴に応じた
重みで集計して有用な判断を下す際にも必要となる。あ
るいはかかるディジタルデータ群がそれぞれパルス状に
生起ないしは発生する際に、該パルスの幅すなわち持続
時間を特徴として把え、その特徴の度合に応じた重みで
集計した結果値が、かかるデータ群の異常や特徴を知る
上での有用な情報を与えうろことも多い、これらの各種
の事象の種類に関せず、事象が生起したか生起していな
いかは、ディジタルデータとくに最も簡単なrOJ、r
’lJの1ビツトデータとして与えられることが多く、
本発明回路においてもかかるディジタルデータを事象の
生起を表わす信号として受け入れ、あるいは元のデータ
がアナログ値であってもこれをディジタル化した上で受
け入れる。 上記のような諸用途を有する重みづけ計数のための手段
としては、従来から計算機ないしはマイクロコンピュー
タがあるが、機械装置類とくに手持ちの装置類に組み込
むには所要スペースや価格の点で必ずしも有利でなく、
もっと間車で半導体集積回路内に容易に組み込めるよう
な極小形の回路装置が必要とされる。かかる簡単で小形
に構成できる回路は従来から余り知られていないが、強
いていえば第12図に示す最も簡単なカウンタ装置がま
ず挙げられる。これは説明するまでもないが、バイナリ
カウンタ1の入力端子INに事象Eの生起のつどに発し
られるパルス状の信号を受け入れてそのパルス数をカウ
ントするものである。あるいは第13図に示すように複
数事象E1〜Ekの生起を、ただし複数事象が同時には
生起しないという条件下で、多入力のオアゲート2を介
してバイナリカウンタ1に受け入れて生起の回数の集計
値をカウントさせることもなされている。もっとも、第
12図および第13図に示した従来例はいずれも事象の
重要度の重みづけをすることはできず、重みづけ計数を
するためには第12図のバイナリカウンタ1を複数個す
なわち事象の数だけ並べて、事象ごとに生成回数を計数
させておき、ついでマイクロプロセッサ回路などで逐次
カウント値を読み込んだ後、それぞれのカウント値に重
みづけした上で集計するしかなかった。従って、かかる
手段では回路の全体構成がかなり複雑になり、簡単に集
積回路内の狭い面積内に組み込むというわけには行かな
い。
従って、本発明の目的は簡単な構成で複数事象の生起を
事象ごとに定められた重みづけで計数かつ集計できる重
みづけ事象計数回路を実現することにある。
事象ごとに定められた重みづけで計数かつ集計できる重
みづけ事象計数回路を実現することにある。
本発明によれば、かかる重みづけ事象計数回路を複数個
の分周回路手段と、該分周回路手段相互間に挿入され一
方の入力に前段の分周回路手段の出力を受けるとともに
後段の分周回路手段にその出力を与えるように隣接する
2個の分周回路手段にそれぞれ接続された複数個の一致
検出0回路手段との縦列接続回路と、前記各一致検出回
路手段の他方の入力に計数すべき事象の生起のつど該生
起を表わすディジタルデータを与える入力回路手段とを
備えるように構成して、複数の事象の生起の回数を該生
起を表わすディジタルデータが与えられる前記一致検出
回路が前記縦列接続回路中において占める位置によって
決定される重みづけで計数かつ集計するようにすること
によって上記の目的が達成される。 本発明回路の上記の基本構成をまず第1図を参照しなが
ら説明する。 この第1図においては、複数個すなわちm個の分周回路
手段がDi(i=1〜m)によって示されており、これ
らの分周回路手段Diは一般には互いに同じではない分
周比1/N1(i= 1〜−)を有する。もちろん、ふ
つうは分周比を互いに等しくかつ最も簡単にはAに選ぶ
のが有利であり、公知のように分周比号の分周回路は単
段のバイナリカウンタで構成することができる。また、
ふつうは分周回路手段Diとしてバイナリカウンタを用
い、従ってその分周比が2のべき乗置の1になるように
選ぶのが有利であるが、公知のように余り回路を複雑化
させなくても分周比が2のべき乗でない整数分の1であ
る分周回路に構成することもできる。 一致検出回路手段C1(i=2〜羨)は分周回路手段D
i(i−1〜腸)の相互間に挿入されており、その具体
構成は例えば図示のように各1個のイクスクルーシブオ
ア回路(以下XORという)、あるいはイクスクルーシ
ブノア回路(以下XORという)である、各一致検出回
路手段Diは図示のようにその一方の入力にその前の分
周回路手段の出力を受け、該手段Diの出力をその後の
分周手段の入力に与えるようにそれに隣接する2個の分
周回路手段に接続され、かかる接続によりm個の分周回
路手段Diとm−1個の一致検出回路手段Ciとが縦列
接続される。もっとも、2個の分周回路手段間に必ず一
致検出回路手段を挿入する必要があるわけではなく、と
くに上記の縦列接続回路の終段部において分周回路手段
を直列接続すれば一種のカウンタ回路を構成することが
でき、これによってこの縦列接続回路の最大計数可能値
を増やすことができる。なお、縦列接続回路の図の左方
にあたる初段の分周回路手段D1に一致検出回路手段を
前置する必要はない。 各一致検出回路手段C1の他方の入力には、事象の生起
を表わすディジタルデータEi(i−2〜m+)がそれ
ぞれ入力回路手段1i(1=2〜m)を介して与えられ
る。第1番目のディジタルデータ■1は一致検出回路手
段を介することなく図示のように入力回路手段11を介
して直接に初段の分周回路手段D1の入力に与えてよい
、入力回路手段1t(i=1〜麟)は最も簡単には単な
る接続線であり、あるいは後に実施例の説明の項で述べ
るように種々の論理ゲートを用いることができる。後者
の論理ゲートを用いる場合には、該ゲートに複数個の事
象の生起データ、例えば入力回路手段EiにR個のデー
タEij(j−1〜R)を入力することができる。なお
、縦列接続回路の途中と最終段の各分周回路手段Diの
出力側からは、計数値を最終的に読み出すための出力端
子Oi(+=1〜園)が導出され、読み出し時にこ、れ
らの端子を介して各分周回路手段Diの出力Qi (i
−1〜鴎)が読み取られる。また、各分周回路手段Di
はそれぞれリセット入力Rを備え、本発明回路による計
数の開始に際して共通のリセットパルスRPがこれらの
入力Rに同時に与えられる。 上述のように構成された本発明回路は、m個の事象生起
データEiめいずれの2個も同時に生起しないとき、複
数の事象生起データEi(i−レ1)を互いに独立に、
かつ次式により定められる重み−1(i−1〜m)で正
確に計数する。 −1寓Nl −N2・−・・・・−・・・・N i−1
(1まただし、Wi−1とする。すなわち、いま1個の
分周回路手段Diを考えると、事象生起データEiがN
i個それに前置された一致検出回路手段Ciを介して与
えられたとき、その分周比が1/Xiであるから1個の
パルスを出力旧として発し、次段の分周回路手段Di+
1に伝える。逆に、この分周回路手段Diは前段の分周
回路手段Di−1からもその出力Qi−1を受けており
、その出力Qiの1個は前段からの出力Qi−1のNi
個と等価である。換言すれば、出力Qlの1個は前段の
出力Qi−1のNi個の重みを持っており、これから+
11式が成立することがわかる。 しかし、上記のことは当設iの事象生起データEiと前
段i−1の事象生起データEi−1とが同じ時間率で生
起するとすると、前段からの出力Ql−1のパルス幅は
当設の出力Qiのパルス幅のNi倍になることを意味し
、このため前段からの出力Qi−1のパルス発生中に当
設への事象生起データEiが発生すること生じる。しか
し、本発明回路においては、前段の出力Qi−1と当設
への事象生起データEiとを一致検出機能を有する一数
構出回路手段Ciを介して分周回路手段Diに受けてい
るので、後に説明するように前段からの出力Qi−1の
発生の有無に干渉されることなく、事象生起データEi
を受け入れてその発生回数を正確に計数することができ
る。従って、本発明回路は複数事象からの生起データE
i(i=1〜−)の生起回数を前の(11式で表わされ
る重みづけで計数しかつ正確にその集計をすることがで
きる。この集計値Mは各事象生起データ[!iの生起数
を旧(i−1〜−)とするとき、次式7式% 以上の+11および(2)式に集約された本発明回路の
基本動作に対する理解を容易にするため、もっとも簡単
な実例を第2〜3図に挙げる。第2図に示された実例で
は、5個の分周回路手段D1〜l115はいずれも分周
比Aを有する単段のバイナリカウンタであり、その相互
間の4個の一致検出回路手段02〜C5はいずれもXO
Rゲートであって、その内の右方の2個のXORゲート
C4,C5の他方の入力はアースされ、つまり論理値「
0」が常に与えられている。従ってこれらのXORゲー
トC4,C5はその一方への入力が論理値「1」をとっ
たときにのみ開き、つまりこれらのゲートC4,C5は
単なる接続線と同じとなり、これによって分周回路手段
D3〜D5は3段のバイナリカウンタを構成している。 3個の事象生起データEl、E2.E3はそれぞれ初段
の分周回路手段01.XORゲー)C2,C3に与えら
れており、それらの生起回数Ml、M2.?I3が第3
図にしめされたようにそれぞれ5,2.3であるとする
。 XORゲートC2,C3の他方の入力もアースされてい
ると仮定すると、分周回路手段D1〜D5は5段のバイ
ナリカウンタを構成し、その出力Q1〜Q5は公知のよ
うにその下方に示された2のべき乗で増加する重み−1
〜−5をもつことになる。この重みと関連づけるために
第1番の事象生起データElに対する重みを1とすれば
、事象生起データE1〜E3の重みは上述のバイナリカ
ウンタの各段出力のもつ重みと一敗する。またこの例で
は事象生起データFi4.E5は便宜上生起しないと考
えればよい、第3図の中間の3行は事象生起データ81
〜I!3がそれぞれ単独に5.2.3回生起した場合の
出力Ql−95の出力状況を示すもので、同図の最下行
はこれらの事象生起データ81〜E3がすべて生起した
ときの出力01〜Q5の出力状況を示す、前述のように
本発明回路においては、XORゲートへの2入力は相互
に干渉することがないから、第3図の最下行の出力Q1
〜Q5の出力分布を2進数で表わした数すなわちこの例
ではlO進数の21は、中間の3行に示された出力Q1
〜Q5の出力分布を表わす3個の2進数を相加したもの
に等しい、同図の最右列はこれを10進数の加算で示す
ものである。 以上から本発明回路が複数個の事象生起回数をそれぞれ
の事象に対して重みづけしながら正確に計数しかつ集計
できることがわかる。なお、以上の基本原理の説明にあ
たって、複数事象のいずれの2個も同時には生起しない
ものと仮定したが、この仮定が成立しないときには第1
図の入力回路手段If(i= 1〜−)に論理ゲートを
用い、このゲートを走査クロックパルスによって所定順
序で逐次イネーブルするようにすれば、この仮定の条件
を保証することができる。かかる入力回路手段の態様を
含めた本発明回路の好ましい実施態様については次項で
説明するとおりである。
の分周回路手段と、該分周回路手段相互間に挿入され一
方の入力に前段の分周回路手段の出力を受けるとともに
後段の分周回路手段にその出力を与えるように隣接する
2個の分周回路手段にそれぞれ接続された複数個の一致
検出0回路手段との縦列接続回路と、前記各一致検出回
路手段の他方の入力に計数すべき事象の生起のつど該生
起を表わすディジタルデータを与える入力回路手段とを
備えるように構成して、複数の事象の生起の回数を該生
起を表わすディジタルデータが与えられる前記一致検出
回路が前記縦列接続回路中において占める位置によって
決定される重みづけで計数かつ集計するようにすること
によって上記の目的が達成される。 本発明回路の上記の基本構成をまず第1図を参照しなが
ら説明する。 この第1図においては、複数個すなわちm個の分周回路
手段がDi(i=1〜m)によって示されており、これ
らの分周回路手段Diは一般には互いに同じではない分
周比1/N1(i= 1〜−)を有する。もちろん、ふ
つうは分周比を互いに等しくかつ最も簡単にはAに選ぶ
のが有利であり、公知のように分周比号の分周回路は単
段のバイナリカウンタで構成することができる。また、
ふつうは分周回路手段Diとしてバイナリカウンタを用
い、従ってその分周比が2のべき乗置の1になるように
選ぶのが有利であるが、公知のように余り回路を複雑化
させなくても分周比が2のべき乗でない整数分の1であ
る分周回路に構成することもできる。 一致検出回路手段C1(i=2〜羨)は分周回路手段D
i(i−1〜腸)の相互間に挿入されており、その具体
構成は例えば図示のように各1個のイクスクルーシブオ
ア回路(以下XORという)、あるいはイクスクルーシ
ブノア回路(以下XORという)である、各一致検出回
路手段Diは図示のようにその一方の入力にその前の分
周回路手段の出力を受け、該手段Diの出力をその後の
分周手段の入力に与えるようにそれに隣接する2個の分
周回路手段に接続され、かかる接続によりm個の分周回
路手段Diとm−1個の一致検出回路手段Ciとが縦列
接続される。もっとも、2個の分周回路手段間に必ず一
致検出回路手段を挿入する必要があるわけではなく、と
くに上記の縦列接続回路の終段部において分周回路手段
を直列接続すれば一種のカウンタ回路を構成することが
でき、これによってこの縦列接続回路の最大計数可能値
を増やすことができる。なお、縦列接続回路の図の左方
にあたる初段の分周回路手段D1に一致検出回路手段を
前置する必要はない。 各一致検出回路手段C1の他方の入力には、事象の生起
を表わすディジタルデータEi(i−2〜m+)がそれ
ぞれ入力回路手段1i(1=2〜m)を介して与えられ
る。第1番目のディジタルデータ■1は一致検出回路手
段を介することなく図示のように入力回路手段11を介
して直接に初段の分周回路手段D1の入力に与えてよい
、入力回路手段1t(i=1〜麟)は最も簡単には単な
る接続線であり、あるいは後に実施例の説明の項で述べ
るように種々の論理ゲートを用いることができる。後者
の論理ゲートを用いる場合には、該ゲートに複数個の事
象の生起データ、例えば入力回路手段EiにR個のデー
タEij(j−1〜R)を入力することができる。なお
、縦列接続回路の途中と最終段の各分周回路手段Diの
出力側からは、計数値を最終的に読み出すための出力端
子Oi(+=1〜園)が導出され、読み出し時にこ、れ
らの端子を介して各分周回路手段Diの出力Qi (i
−1〜鴎)が読み取られる。また、各分周回路手段Di
はそれぞれリセット入力Rを備え、本発明回路による計
数の開始に際して共通のリセットパルスRPがこれらの
入力Rに同時に与えられる。 上述のように構成された本発明回路は、m個の事象生起
データEiめいずれの2個も同時に生起しないとき、複
数の事象生起データEi(i−レ1)を互いに独立に、
かつ次式により定められる重み−1(i−1〜m)で正
確に計数する。 −1寓Nl −N2・−・・・・−・・・・N i−1
(1まただし、Wi−1とする。すなわち、いま1個の
分周回路手段Diを考えると、事象生起データEiがN
i個それに前置された一致検出回路手段Ciを介して与
えられたとき、その分周比が1/Xiであるから1個の
パルスを出力旧として発し、次段の分周回路手段Di+
1に伝える。逆に、この分周回路手段Diは前段の分周
回路手段Di−1からもその出力Qi−1を受けており
、その出力Qiの1個は前段からの出力Qi−1のNi
個と等価である。換言すれば、出力Qlの1個は前段の
出力Qi−1のNi個の重みを持っており、これから+
11式が成立することがわかる。 しかし、上記のことは当設iの事象生起データEiと前
段i−1の事象生起データEi−1とが同じ時間率で生
起するとすると、前段からの出力Ql−1のパルス幅は
当設の出力Qiのパルス幅のNi倍になることを意味し
、このため前段からの出力Qi−1のパルス発生中に当
設への事象生起データEiが発生すること生じる。しか
し、本発明回路においては、前段の出力Qi−1と当設
への事象生起データEiとを一致検出機能を有する一数
構出回路手段Ciを介して分周回路手段Diに受けてい
るので、後に説明するように前段からの出力Qi−1の
発生の有無に干渉されることなく、事象生起データEi
を受け入れてその発生回数を正確に計数することができ
る。従って、本発明回路は複数事象からの生起データE
i(i=1〜−)の生起回数を前の(11式で表わされ
る重みづけで計数しかつ正確にその集計をすることがで
きる。この集計値Mは各事象生起データ[!iの生起数
を旧(i−1〜−)とするとき、次式7式% 以上の+11および(2)式に集約された本発明回路の
基本動作に対する理解を容易にするため、もっとも簡単
な実例を第2〜3図に挙げる。第2図に示された実例で
は、5個の分周回路手段D1〜l115はいずれも分周
比Aを有する単段のバイナリカウンタであり、その相互
間の4個の一致検出回路手段02〜C5はいずれもXO
Rゲートであって、その内の右方の2個のXORゲート
C4,C5の他方の入力はアースされ、つまり論理値「
0」が常に与えられている。従ってこれらのXORゲー
トC4,C5はその一方への入力が論理値「1」をとっ
たときにのみ開き、つまりこれらのゲートC4,C5は
単なる接続線と同じとなり、これによって分周回路手段
D3〜D5は3段のバイナリカウンタを構成している。 3個の事象生起データEl、E2.E3はそれぞれ初段
の分周回路手段01.XORゲー)C2,C3に与えら
れており、それらの生起回数Ml、M2.?I3が第3
図にしめされたようにそれぞれ5,2.3であるとする
。 XORゲートC2,C3の他方の入力もアースされてい
ると仮定すると、分周回路手段D1〜D5は5段のバイ
ナリカウンタを構成し、その出力Q1〜Q5は公知のよ
うにその下方に示された2のべき乗で増加する重み−1
〜−5をもつことになる。この重みと関連づけるために
第1番の事象生起データElに対する重みを1とすれば
、事象生起データE1〜E3の重みは上述のバイナリカ
ウンタの各段出力のもつ重みと一敗する。またこの例で
は事象生起データFi4.E5は便宜上生起しないと考
えればよい、第3図の中間の3行は事象生起データ81
〜I!3がそれぞれ単独に5.2.3回生起した場合の
出力Ql−95の出力状況を示すもので、同図の最下行
はこれらの事象生起データ81〜E3がすべて生起した
ときの出力01〜Q5の出力状況を示す、前述のように
本発明回路においては、XORゲートへの2入力は相互
に干渉することがないから、第3図の最下行の出力Q1
〜Q5の出力分布を2進数で表わした数すなわちこの例
ではlO進数の21は、中間の3行に示された出力Q1
〜Q5の出力分布を表わす3個の2進数を相加したもの
に等しい、同図の最右列はこれを10進数の加算で示す
ものである。 以上から本発明回路が複数個の事象生起回数をそれぞれ
の事象に対して重みづけしながら正確に計数しかつ集計
できることがわかる。なお、以上の基本原理の説明にあ
たって、複数事象のいずれの2個も同時には生起しない
ものと仮定したが、この仮定が成立しないときには第1
図の入力回路手段If(i= 1〜−)に論理ゲートを
用い、このゲートを走査クロックパルスによって所定順
序で逐次イネーブルするようにすれば、この仮定の条件
を保証することができる。かかる入力回路手段の態様を
含めた本発明回路の好ましい実施態様については次項で
説明するとおりである。
以下本発明の実施例を図を参照しながら詳しく説明する
。 第4図は一致検出回路がXORゲートである場合の本発
明回路の動作を第5図の波形図を参照しながら説明する
ためのもので、図にはi番目の一敗検出回路手段C4と
分周回路出力旧とが第1図から抽出して示されている。 以下、簡単化のため分周回路手段が分周比2の単段のバ
イナリカウンタであり、事象生起データ[!iは事象の
生起を論理値「1」で示す信号とする。またXORゲー
トCiの出力信号を同様にCiで表わし、分周回路旧は
該出力信号Ciの立ち上がりに応じてその出力信号Qi
の状態を変化させるタイプのものとする。 XORゲートC4は前段の分周回路Di −1の出力Q
i−1をその一方の入力に受けるが、第5図の上部には
この前段出力Qi −1が示されている。この前段出力
Qi−1がまず図の左側に示されるように「1」の状態
であるとし、その下方に示されるように時刻10および
t2で立ち上がる2個の事象生起データ信号[!iがX
ORゲートCiに入力されると、その出力Ctはその下
方に示されるように事象生起データ信号Eiとはちょう
ど逆の関係に推移する。 分周回路旧は1番目の事象生起データ信号Eiの立ち上
がりに応じてXORゲート出力Ciが立ち上がった時刻
t1において、その出力QiをrOJ値から「1」値に
変化させて次段に送る。2番目の事象生起データEiの
立ち上がり時刻t3には、同様にXORゲート出力Ci
が立ち上がるが、こんどは分周回路口iはその出力Qi
を「1」値から「0」値に変化させる。この動作は前段
出力旧−1が「1」である限りなん回事象iが生起して
も同じであって、事象生起データBiが2回発生するた
びに分周回路Diは1個の出力Qiを次段に送る。 次に時刻t4において前段出力Qi−1が「1」値から
「0」値に変わったとすると、XORゲート出力Ctも
これに応じてrlJ値から「0」値に変化する。しかし
、分周回路DiはXORゲート出力Ciの立ち下がりに
は応動しないから、その出力旧の状態は変化しない、こ
の前段出力Qi−’1が「0」値である状態で事象生起
データ信号Eiが図示のように2回生起したとすると、
こんどはXORゲート出力Ciは図示のように事象生起
データEiと同関係に推移するようになるから、分周回
路出力QiはXORゲート出力Ciの立ち上がりつまり
事象生起データEiの立ち上がり時刻t5.t7におい
て状態を変化させる。この事象生起データEiの立ち上
がりで変化するか立ち下がりで変化するかは前の場合と
は異なるが、前段出力Qi−1がrOJ値の場合も事象
生起データEiが2回発生するたびに分周回路出力Qi
が1回発生することには変わりはない。 前段出力Qi−1が時刻t9において「0」値からrl
J値に変化した。すなわち前段からの計数入力をXOR
ゲートCiが受けたとすると、該X ORゲー)Ciは
その出力CiをrOJ値から「1」値に立ち上げ、これ
に応じて分周回路Diはその出力Oiを図示の例の場合
は「0」値から「1」値に状態を変化させ、従って前段
からの計数入力Qi−1を計数する。なお、図示の例で
は時刻t9の直前の分周回路出力Qiは前段からの入力
Qi−1の立ち上がりに応じて状態を「1」値からrO
J値に変化させることによって前段の出力Qi−1を計
数する。 以上のように、いずれの事象も同時には生起しないとき
、すなわちこの例では事象生起データEiの発生と前段
出力Qi−1の状態変化が同時には生しないとき、事象
生起データEiと前段出力Qi−1とは互いに干渉する
ことなく分周回路Diを動作させる。このXORゲート
C1への2入力の相互不干渉性は、前述の説明からも諒
解されるように、XORゲートC1がその2入力が一致
するか不一致であるかに応じてのみその出力状態を変化
させることに基づいている。 もちろん、2入力間の一致、不−敗を検出する動作は第
4図のXORゲートに限らず、他の回路手段たとえば次
の第6図のようにXORゲートCtを用いても実現でき
る。第7図はこの一致検出回路にXORゲー)Ciを用
いた実施例回路の動作を説明する波形図であうで、これ
を前の第5図と比較すればわかるように、事象生起デー
タEiが事象の生起を論理値「0」によって表わしてい
る点が異なるのみである。事象の生起が前の実施例のよ
うに論理値rlJによって表わされる場合には、第1図
の入力回路手段Uとして1個のインバータを用いればよ
い、なお上記の両実施例に対する説明では分周回路手段
Diはすべてそれへの入力の立ち上がり時にその出力Q
iの状態を変えるものについて説明したが、入力の立ち
下がり時に動作する種類の分周回路手段を用いてもその
入力にインバータを前置すれば上述と全く同じ動作が得
られることは明らかである。 第8図は入力回路手段Ifとしてオアゲートを用いた実
施例を示し、このオアゲートIiは一致検出回路手段C
iに図示のようにXORゲートを用いた場合に対応する
。この実施例においてはオアゲート1iには複数個の事
象生起データEij(j−1〜りを入力することができ
、容易にわかるようにこれらの事象生起データEij
にはすべて互いに等しい重み−iが付与される。もちろ
ん、一致検出回路手段CiにXORゲートを用いた場合
はこれに応じて入力回路手段1iを変える必要があり、
事象生起が事象生起データEiの「0」値で表わされる
場合にはアンドゲート、「1」値で表わされる場合には
ナントゲートを用いればよい。 前に第2図において説明したように、一致検出回路Ci
の事象生起データ入力に固定論理値を与えおくことによ
り、該一致検出回路手段Ciの動作をいわば殺して、そ
の前後の分周回路手段Dt−1とDlとを直列接続する
ことができる。この際に与えるべき固定論理値は、第2
図に示したように一致検出回路手段CiがXORゲート
である場合にはrOJ、XORゲートである場合には「
1」である。 入力回路手段Itに論理ゲートを用いて、これに事象生
起データのほかにクロックパルスをも入力する本発明の
実施態様も有用である。第9図はこの一例であって、一
致検出回路CiがXORゲートである場合において入力
回路手段liとしてアンドゲートを用い、これに事象生
起データEiとクロックパルスCPとを入力する例を示
す、このクロックパルスCPとしては、前述のように走
査用クロックパルスを用いればm個の事象生起データE
i(i=1〜■)の内に同時に生起するものがある場合
にも、これを順序付けて第1図に示した縦列接続回路に
取り込むことができる。すなわち、縦列接続回路のm個
の入力回路手段l1(i−1〜園)のそれぞれに与える
走査クロックパルスCPを互いに重ならないように所定
順序で与えるようにすれば、これら入力回路手段を介し
て一致検出回路手段C1(i=2〜m)および初段の分
周回路手段D1に与えられるm個の事象生起データf!
i(+−1〜s+)をその内のどの2個も同時に重なら
ないように変換することができる。 第1O図はこのクロックパルスCPの周期を事象生起デ
ータの持続時間を測定ないしは計数できるように該持続
時間よりも充分短くした場合の第9図の回路の動作を示
す波形図である。この図が示す動作内容は前の第5図と
同様であ、るから簡略に説明すると、前段出力Qi−1
がrlJの状態にあるときに生起した図の左方の事象生
起データEiはその持続期間中にその上に示されたクロ
ックパルスCPによって刻まれた4個の事象生起データ
パルスEPに変換され、その下の一致検出回路手段の出
力Ciにおける4個の負のパルスとして表わされている
0分周回路手段Diはその4個の立ち上がりごとにその
出力旧の状態を変化させ図示のように計数値4を出力す
る。前段出力Qi−1がrOJの状態にあるときに生起
した右方の事象生起データEiは3個の事象生起データ
パルスEPに変換され、今度は一致検出回路手段の出力
Ciはそのまま正のパルスとして現れ、これに応じて分
周回路手段Diは計数値3を示すようにその出力旧を図
示のように変化させる。 このような事象生起データE1の持続時間の測定ないし
計数は、この複数の事象生起データEiが状態「1」で
あったり状態rOJであったりする時間を事象ごとに重
みづけして計数かつ集計する目的や、複数の事象生起デ
ータEiがある転送りロックによって転送されてくる一
連のデータである場合に、クロックパルスCPを転送り
ロックに同期させて発生させることにより、シリアル転
送データとしての事象生起データの内で「1」またはr
OJであるデータ数を重みづけしながら計数する目的に
対して有用である。 前に(11式で説明したi番目の事象生起データ[’1
に与えられる重み−iは、その前段までの各分周回路手
段の分周比がふつうは整数分の1なのでその分周倍率N
l、N2.・・・Ni−1の積である重みWiも整数値
に限定されることになる。しかし、入力回路手段1iと
して適宜な分周比をもつ分周回路を採用すれば、この重
み−iを非整数値に選定することができる。この入力回
路手段中の分周比をNで示すこととすると、容易にわか
るようにその重みはりi/Nとなるからである。この実
施例が第11図に示されている。この実施例においては
、i番目の事象生起データEiはさらに1個の事象生起
データ[1ij(j−1〜1)に分かれており、それぞ
れ分周比1/N1j(j=1−1)を有する分周回路1
i1j (j −1〜りに入力される。これらの分周回
路1i1jの出力はp−1個のXORゲートl12j(
j−2〜2)により結合されてi番目の事象生起データ
Eiとされるが、これらのXORゲートは動作上は1個
のオアゲートと考えてよい、すなわち、分周回路Ti1
jのどれか一つからの出力が事象生起データEiとなる
のであるが、分周回路■1jのどの二つからも同時には
事象生起データEiとして発しられることがないように
XORゲート群によって結合されているわけである。こ
の実施例においては1個の事象生起データI!1j(j
= 1〜1)に対するそれぞれの重みを一1j(j=
1〜1)とすれば次式が成立する。 Wij−1/ N i j (3
1本発明回路は以上説明した実施例のほかにも種々の変
形された形で実施をすることができる6例えば分周回路
手段と一致検出回路手段を含む前述の縦列接続回路をさ
らに複数個組み合わせることも可能である。この−例と
して複数個の縦列接続回路の終段からの出力を別の縦列
接続回路の初段により受けるようにしても、この接続点
での信号伝達のタイミングを取りさえすれば計数値をこ
の別の縦列接続回路に伝達することが可能である。 1個の縦列接続回路中に保持されている計数値の読み取
り手段としては、前の説明ではその各段からの並列読出
しとしたが、この読出しのためのためにはこのほかにカ
ウンタ類のデータ読み出しとして知られている公知の手
段を用いることができる。また分周回路手段はすべて固
定された分周比を存する要はなく、公知の適宜の手段に
よりその分周比を切換えることにより各事象生起データ
に対する重みづけを変更するようにすることもできる。 【発明の効果] 本発明による重みづけ事象計数回路はその原理構成図か
らもわかるようにそれぞれ比較的単純な回路構成諸手段
、すなわち複数個の分周回路手段と、該分周回路手段相
互間に樺太され一方の入力に前段の分周回路手段の出力
を受けるとともに後段の分周回路手段にその出力を与え
るように隣接する2個の分周回路手段にそれぞれ接続さ
れた複数個の一致検出回路手段との縦列接続回路と、前
記各一致検出回路手段の他方の入力に計数すべき事象の
生起のつど該生起を表わすディジタルデータを与える入
力回路手段とから構成をすることができ、かついずれの
手段も半導体集積回路内に容易に収納できるものである
から、本発明によればかかる集積化に遺した簡単な構成
で複数事象の各生起回数を事象ごとに措定された重みづ
けで計数かつ集計をすることができる。 このように本発明によれば、従来はマイクロプロセッサ
の組み込みが必要とされていた重みづけ針数集計回路を
半導体チップ内の極めて限定された面積の内にコンパク
トに収納することができる。 従って、本発明回路はとくにポータプル装置や器具類に
組み込むべきいわゆるカスタムIC内に集積化するに適
している。 一方、実施例説明における例示からも諒解されるように
、本発明回路の動作パラメータには設計上大きな自由度
があり、要求される仕様に応じて種々の変形された態様
で実施をすることができる。 したがって、本発明回路は広汎な用途ないしは要求に応
じることができ、電子工業の発展に貢献しうるちのと期
待される。
。 第4図は一致検出回路がXORゲートである場合の本発
明回路の動作を第5図の波形図を参照しながら説明する
ためのもので、図にはi番目の一敗検出回路手段C4と
分周回路出力旧とが第1図から抽出して示されている。 以下、簡単化のため分周回路手段が分周比2の単段のバ
イナリカウンタであり、事象生起データ[!iは事象の
生起を論理値「1」で示す信号とする。またXORゲー
トCiの出力信号を同様にCiで表わし、分周回路旧は
該出力信号Ciの立ち上がりに応じてその出力信号Qi
の状態を変化させるタイプのものとする。 XORゲートC4は前段の分周回路Di −1の出力Q
i−1をその一方の入力に受けるが、第5図の上部には
この前段出力Qi −1が示されている。この前段出力
Qi−1がまず図の左側に示されるように「1」の状態
であるとし、その下方に示されるように時刻10および
t2で立ち上がる2個の事象生起データ信号[!iがX
ORゲートCiに入力されると、その出力Ctはその下
方に示されるように事象生起データ信号Eiとはちょう
ど逆の関係に推移する。 分周回路旧は1番目の事象生起データ信号Eiの立ち上
がりに応じてXORゲート出力Ciが立ち上がった時刻
t1において、その出力QiをrOJ値から「1」値に
変化させて次段に送る。2番目の事象生起データEiの
立ち上がり時刻t3には、同様にXORゲート出力Ci
が立ち上がるが、こんどは分周回路口iはその出力Qi
を「1」値から「0」値に変化させる。この動作は前段
出力旧−1が「1」である限りなん回事象iが生起して
も同じであって、事象生起データBiが2回発生するた
びに分周回路Diは1個の出力Qiを次段に送る。 次に時刻t4において前段出力Qi−1が「1」値から
「0」値に変わったとすると、XORゲート出力Ctも
これに応じてrlJ値から「0」値に変化する。しかし
、分周回路DiはXORゲート出力Ciの立ち下がりに
は応動しないから、その出力旧の状態は変化しない、こ
の前段出力Qi−’1が「0」値である状態で事象生起
データ信号Eiが図示のように2回生起したとすると、
こんどはXORゲート出力Ciは図示のように事象生起
データEiと同関係に推移するようになるから、分周回
路出力QiはXORゲート出力Ciの立ち上がりつまり
事象生起データEiの立ち上がり時刻t5.t7におい
て状態を変化させる。この事象生起データEiの立ち上
がりで変化するか立ち下がりで変化するかは前の場合と
は異なるが、前段出力Qi−1がrOJ値の場合も事象
生起データEiが2回発生するたびに分周回路出力Qi
が1回発生することには変わりはない。 前段出力Qi−1が時刻t9において「0」値からrl
J値に変化した。すなわち前段からの計数入力をXOR
ゲートCiが受けたとすると、該X ORゲー)Ciは
その出力CiをrOJ値から「1」値に立ち上げ、これ
に応じて分周回路Diはその出力Oiを図示の例の場合
は「0」値から「1」値に状態を変化させ、従って前段
からの計数入力Qi−1を計数する。なお、図示の例で
は時刻t9の直前の分周回路出力Qiは前段からの入力
Qi−1の立ち上がりに応じて状態を「1」値からrO
J値に変化させることによって前段の出力Qi−1を計
数する。 以上のように、いずれの事象も同時には生起しないとき
、すなわちこの例では事象生起データEiの発生と前段
出力Qi−1の状態変化が同時には生しないとき、事象
生起データEiと前段出力Qi−1とは互いに干渉する
ことなく分周回路Diを動作させる。このXORゲート
C1への2入力の相互不干渉性は、前述の説明からも諒
解されるように、XORゲートC1がその2入力が一致
するか不一致であるかに応じてのみその出力状態を変化
させることに基づいている。 もちろん、2入力間の一致、不−敗を検出する動作は第
4図のXORゲートに限らず、他の回路手段たとえば次
の第6図のようにXORゲートCtを用いても実現でき
る。第7図はこの一致検出回路にXORゲー)Ciを用
いた実施例回路の動作を説明する波形図であうで、これ
を前の第5図と比較すればわかるように、事象生起デー
タEiが事象の生起を論理値「0」によって表わしてい
る点が異なるのみである。事象の生起が前の実施例のよ
うに論理値rlJによって表わされる場合には、第1図
の入力回路手段Uとして1個のインバータを用いればよ
い、なお上記の両実施例に対する説明では分周回路手段
Diはすべてそれへの入力の立ち上がり時にその出力Q
iの状態を変えるものについて説明したが、入力の立ち
下がり時に動作する種類の分周回路手段を用いてもその
入力にインバータを前置すれば上述と全く同じ動作が得
られることは明らかである。 第8図は入力回路手段Ifとしてオアゲートを用いた実
施例を示し、このオアゲートIiは一致検出回路手段C
iに図示のようにXORゲートを用いた場合に対応する
。この実施例においてはオアゲート1iには複数個の事
象生起データEij(j−1〜りを入力することができ
、容易にわかるようにこれらの事象生起データEij
にはすべて互いに等しい重み−iが付与される。もちろ
ん、一致検出回路手段CiにXORゲートを用いた場合
はこれに応じて入力回路手段1iを変える必要があり、
事象生起が事象生起データEiの「0」値で表わされる
場合にはアンドゲート、「1」値で表わされる場合には
ナントゲートを用いればよい。 前に第2図において説明したように、一致検出回路Ci
の事象生起データ入力に固定論理値を与えおくことによ
り、該一致検出回路手段Ciの動作をいわば殺して、そ
の前後の分周回路手段Dt−1とDlとを直列接続する
ことができる。この際に与えるべき固定論理値は、第2
図に示したように一致検出回路手段CiがXORゲート
である場合にはrOJ、XORゲートである場合には「
1」である。 入力回路手段Itに論理ゲートを用いて、これに事象生
起データのほかにクロックパルスをも入力する本発明の
実施態様も有用である。第9図はこの一例であって、一
致検出回路CiがXORゲートである場合において入力
回路手段liとしてアンドゲートを用い、これに事象生
起データEiとクロックパルスCPとを入力する例を示
す、このクロックパルスCPとしては、前述のように走
査用クロックパルスを用いればm個の事象生起データE
i(i=1〜■)の内に同時に生起するものがある場合
にも、これを順序付けて第1図に示した縦列接続回路に
取り込むことができる。すなわち、縦列接続回路のm個
の入力回路手段l1(i−1〜園)のそれぞれに与える
走査クロックパルスCPを互いに重ならないように所定
順序で与えるようにすれば、これら入力回路手段を介し
て一致検出回路手段C1(i=2〜m)および初段の分
周回路手段D1に与えられるm個の事象生起データf!
i(+−1〜s+)をその内のどの2個も同時に重なら
ないように変換することができる。 第1O図はこのクロックパルスCPの周期を事象生起デ
ータの持続時間を測定ないしは計数できるように該持続
時間よりも充分短くした場合の第9図の回路の動作を示
す波形図である。この図が示す動作内容は前の第5図と
同様であ、るから簡略に説明すると、前段出力Qi−1
がrlJの状態にあるときに生起した図の左方の事象生
起データEiはその持続期間中にその上に示されたクロ
ックパルスCPによって刻まれた4個の事象生起データ
パルスEPに変換され、その下の一致検出回路手段の出
力Ciにおける4個の負のパルスとして表わされている
0分周回路手段Diはその4個の立ち上がりごとにその
出力旧の状態を変化させ図示のように計数値4を出力す
る。前段出力Qi−1がrOJの状態にあるときに生起
した右方の事象生起データEiは3個の事象生起データ
パルスEPに変換され、今度は一致検出回路手段の出力
Ciはそのまま正のパルスとして現れ、これに応じて分
周回路手段Diは計数値3を示すようにその出力旧を図
示のように変化させる。 このような事象生起データE1の持続時間の測定ないし
計数は、この複数の事象生起データEiが状態「1」で
あったり状態rOJであったりする時間を事象ごとに重
みづけして計数かつ集計する目的や、複数の事象生起デ
ータEiがある転送りロックによって転送されてくる一
連のデータである場合に、クロックパルスCPを転送り
ロックに同期させて発生させることにより、シリアル転
送データとしての事象生起データの内で「1」またはr
OJであるデータ数を重みづけしながら計数する目的に
対して有用である。 前に(11式で説明したi番目の事象生起データ[’1
に与えられる重み−iは、その前段までの各分周回路手
段の分周比がふつうは整数分の1なのでその分周倍率N
l、N2.・・・Ni−1の積である重みWiも整数値
に限定されることになる。しかし、入力回路手段1iと
して適宜な分周比をもつ分周回路を採用すれば、この重
み−iを非整数値に選定することができる。この入力回
路手段中の分周比をNで示すこととすると、容易にわか
るようにその重みはりi/Nとなるからである。この実
施例が第11図に示されている。この実施例においては
、i番目の事象生起データEiはさらに1個の事象生起
データ[1ij(j−1〜1)に分かれており、それぞ
れ分周比1/N1j(j=1−1)を有する分周回路1
i1j (j −1〜りに入力される。これらの分周回
路1i1jの出力はp−1個のXORゲートl12j(
j−2〜2)により結合されてi番目の事象生起データ
Eiとされるが、これらのXORゲートは動作上は1個
のオアゲートと考えてよい、すなわち、分周回路Ti1
jのどれか一つからの出力が事象生起データEiとなる
のであるが、分周回路■1jのどの二つからも同時には
事象生起データEiとして発しられることがないように
XORゲート群によって結合されているわけである。こ
の実施例においては1個の事象生起データI!1j(j
= 1〜1)に対するそれぞれの重みを一1j(j=
1〜1)とすれば次式が成立する。 Wij−1/ N i j (3
1本発明回路は以上説明した実施例のほかにも種々の変
形された形で実施をすることができる6例えば分周回路
手段と一致検出回路手段を含む前述の縦列接続回路をさ
らに複数個組み合わせることも可能である。この−例と
して複数個の縦列接続回路の終段からの出力を別の縦列
接続回路の初段により受けるようにしても、この接続点
での信号伝達のタイミングを取りさえすれば計数値をこ
の別の縦列接続回路に伝達することが可能である。 1個の縦列接続回路中に保持されている計数値の読み取
り手段としては、前の説明ではその各段からの並列読出
しとしたが、この読出しのためのためにはこのほかにカ
ウンタ類のデータ読み出しとして知られている公知の手
段を用いることができる。また分周回路手段はすべて固
定された分周比を存する要はなく、公知の適宜の手段に
よりその分周比を切換えることにより各事象生起データ
に対する重みづけを変更するようにすることもできる。 【発明の効果] 本発明による重みづけ事象計数回路はその原理構成図か
らもわかるようにそれぞれ比較的単純な回路構成諸手段
、すなわち複数個の分周回路手段と、該分周回路手段相
互間に樺太され一方の入力に前段の分周回路手段の出力
を受けるとともに後段の分周回路手段にその出力を与え
るように隣接する2個の分周回路手段にそれぞれ接続さ
れた複数個の一致検出回路手段との縦列接続回路と、前
記各一致検出回路手段の他方の入力に計数すべき事象の
生起のつど該生起を表わすディジタルデータを与える入
力回路手段とから構成をすることができ、かついずれの
手段も半導体集積回路内に容易に収納できるものである
から、本発明によればかかる集積化に遺した簡単な構成
で複数事象の各生起回数を事象ごとに措定された重みづ
けで計数かつ集計をすることができる。 このように本発明によれば、従来はマイクロプロセッサ
の組み込みが必要とされていた重みづけ針数集計回路を
半導体チップ内の極めて限定された面積の内にコンパク
トに収納することができる。 従って、本発明回路はとくにポータプル装置や器具類に
組み込むべきいわゆるカスタムIC内に集積化するに適
している。 一方、実施例説明における例示からも諒解されるように
、本発明回路の動作パラメータには設計上大きな自由度
があり、要求される仕様に応じて種々の変形された態様
で実施をすることができる。 したがって、本発明回路は広汎な用途ないしは要求に応
じることができ、電子工業の発展に貢献しうるちのと期
待される。
第1図から第11図までは本発明の詳細な説明するもの
で、内第1図は本発明による重みづけ事象計数回路の基
本構成を示す回路図、第2図は該基本構成を実例で例示
する回路図、第3図は該実例の動作説明図、第4図は一
致検出回路手段にイクスクルーシブオアゲートを用いた
第1実施例の要部回路図、第5図は該第1実施例の動作
説明のための主要信号の波形図、第6図は一致検出回路
手段にイクスクルーシブノアゲートを用いた第2実施例
の要部回路図、第7図は該第2実施例の動作説明のため
の主要信号の波形図、第8図は入力回路手段に論理ゲー
トを用いかつ複数の事象生起データを入力する第3実施
例の要部回路図、第9図は入力回路手段としての論理ゲ
ートへの入力にクロックパルスを併用した第4実施例の
要部回路図、第1O図は第4実施例においてクロックパ
ルスを事象生起データの持続時間計数に利用したときの
動作を説明する主要信号の波形図、第11図は事象生起
データに対する重みづけとして非整数を割り当てる第5
実施例における入力回路手段の回路図である。第12図
および第13図は従来技術の説明のためのもので、内第
12図はカウンタで事象の生起回数を計数する例の説明
図、第13図はカウンタへの事象生起信号の入力をオア
ゲートを介して行なう例の説明図である0図において、 Di(i=1〜餉)二分周回路手段、1/Nf(f=
1〜指):分周回路の分周比、C4(i= 1〜−)ニ
ー敗検出回路手段、It(i= 1〜m) :入力回路
手段、Ei(i= 1〜m) :事象生起を表わすデー
タ、Qi(i−1〜曽):分周回路手段の出力、Wi(
i=1〜m):i番目の事象に対して付与する重み、旧
(i−1〜m) :各事象の生起回数、M:複数事象の
重みづけ集計回数、である。 〈τ1 バ”:1.f:’、、−2山口 B ’、f、’:。 第2図 第3t!1 第4図 第6図 第8図 F; 第9図 第10図 第U図 第12図 第13図
で、内第1図は本発明による重みづけ事象計数回路の基
本構成を示す回路図、第2図は該基本構成を実例で例示
する回路図、第3図は該実例の動作説明図、第4図は一
致検出回路手段にイクスクルーシブオアゲートを用いた
第1実施例の要部回路図、第5図は該第1実施例の動作
説明のための主要信号の波形図、第6図は一致検出回路
手段にイクスクルーシブノアゲートを用いた第2実施例
の要部回路図、第7図は該第2実施例の動作説明のため
の主要信号の波形図、第8図は入力回路手段に論理ゲー
トを用いかつ複数の事象生起データを入力する第3実施
例の要部回路図、第9図は入力回路手段としての論理ゲ
ートへの入力にクロックパルスを併用した第4実施例の
要部回路図、第1O図は第4実施例においてクロックパ
ルスを事象生起データの持続時間計数に利用したときの
動作を説明する主要信号の波形図、第11図は事象生起
データに対する重みづけとして非整数を割り当てる第5
実施例における入力回路手段の回路図である。第12図
および第13図は従来技術の説明のためのもので、内第
12図はカウンタで事象の生起回数を計数する例の説明
図、第13図はカウンタへの事象生起信号の入力をオア
ゲートを介して行なう例の説明図である0図において、 Di(i=1〜餉)二分周回路手段、1/Nf(f=
1〜指):分周回路の分周比、C4(i= 1〜−)ニ
ー敗検出回路手段、It(i= 1〜m) :入力回路
手段、Ei(i= 1〜m) :事象生起を表わすデー
タ、Qi(i−1〜曽):分周回路手段の出力、Wi(
i=1〜m):i番目の事象に対して付与する重み、旧
(i−1〜m) :各事象の生起回数、M:複数事象の
重みづけ集計回数、である。 〈τ1 バ”:1.f:’、、−2山口 B ’、f、’:。 第2図 第3t!1 第4図 第6図 第8図 F; 第9図 第10図 第U図 第12図 第13図
Claims (1)
- 【特許請求の範囲】 1)複数個の分周回路手段と、該分周回路手段相互間に
挿入され一方の入力に前段の分周回路手段の出力を受け
るとともに後段の分周回路手段にその出力を与えるよう
に隣接する2個の分周回路手段にそれぞれ接続された複
数個の一致検出回路手段との縦列接続回路と、前記各一
致検出回路手段の他方の入力に計数すべき事象の生起の
つど該生起を表わすディジタルデータを与える入力回路
手段とを備えてなり、複数の事象の生起の回数を、該生
起を表わすディジタルデータが与えられる前記一致検出
回路が前記縦列接続回路中において占める位置によって
決定される重みづけで計数かつ集計するようにしたこと
を特徴とする重みづけ事象計数回路。 2)特許請求の範囲第1項記載の回路において、分周回
路手段がバイナリカウンタであることを特徴とする重み
づけ事象計数回路。 3)特許請求の範囲第1項または第2項記載の回路にお
いて、各分周回路手段のもつ分周比が1/2であり、該
手段が単段のバイナリカウンタないしはDタイプフリッ
プフロップであることを特徴とする重みづけ事象計数回
路。 4)特許請求の範囲第1項または第2項記載の回路にお
いて、分周回路手段のもつ分周比が2のべき乗分の1で
あり、該手段が複数段のバイナリカウンタであることを
特徴とする重みづけ事象計数回路。 5)特許請求の範囲第1項記載の回路において、分周回
路手段のもつ分周比が2のべき乗とは異なる整数分の1
であることを特徴とする重みづけ事象計数回路。 6)特許請求の範囲第1項記載の回路において、分周回
路手段のもつ分周比が非整数であることを特徴とする重
みづけ事象計数回路。 7)特許請求の範囲第1項記載の回路において、各分周
回路手段のもつ分周比がすべて等しくされたことを特徴
とする重みづけ事象計数回路。 8)特許請求の範囲第1項記載の回路において、一致検
出回路手段が2入力のイクスクルーシブオアゲートであ
ることを特徴とする重みづけ事象計数回路。 9)特許請求の範囲第1項記載の回路において、イクス
クルーシブオアゲートが2入力のイクスクルーシブノア
ゲートであることを特徴とする重みづけ事象計数回路。 10)特許請求の範囲第1項記載の回路において、入力
回路手段が事象の生起を表わすパルス状のディジタルデ
ータをそのまま一致検出回路手段に伝える接続線である
ことを特徴とする重みづけ事象計数回路。 11)特許請求の範囲第1項記載の回路において、入力
回路手段が複数個の事象の各生起を表わすパルス状のデ
ィジタルデータをそれぞれ受け入れる複数個の入力を有
する論理ゲートであり、該ゲートに生起を表わすディジ
タルデータが与えられる前記複数個の事象が互いに等し
い重みづけで計数されるようにしたことを特徴とする重
みづけ事象計数回路。 12)特許請求の範囲第11項記載の回路において、一
致検出回路手段がイクスクルーシブオアゲートであり、
該ゲートの他方の入力に信号を与える論理ゲートがオア
ゲートであることを特徴とする重みづけ事象計数回路。 13)特許請求の範囲第11項記載の回路において、一
致検出回路手段がイクスクルーシブノアゲートであり、
該ゲートの他方の入力に信号を与える論理ゲートがアン
ドゲートであることを特徴とする重みづけ事象計数回路
。 14)特許請求の範囲第1項記載の回路において、入力
回路手段が事象の生起を表わすディジタルデータを受け
るとともに、該事象の生起の時間間隔よりも短い周期を
有する事象の生起時間計数用のクロックパルス列を受け
て該クロックパルスを受けるつどにイネーブルされる論
理ゲートであることを特徴とする重みづけ事象計数回路
。 15)特許請求の範囲第14項記載の回路において、論
理ゲートがアンドゲートであることを特徴とする重みづ
け事象計数回路。 16)特許請求の範囲第1項記載の回路において、入力
回路手段として論理ゲートが縦列接続回路中の複数個の
一致検出回路手段に対してそれぞれ用いられ、該各論理
ゲートがそれぞれ1個の事象の生起を表わすディジタル
データを受けるとともに該複数個の論理ゲートを逐次走
査する走査用のクロックパルスを受け、該走査クロック
パルスを受けたときにイネーブルされて、前記各ディジ
タルデータが対応する一致検出回路手段に逐次的に与え
られるようにしたことを特徴とする重みづけ事象計数回
路。 17)特許請求の範囲第1項記載の回路において、縦列
接続回路中の若干の一致検出回路手段の他方の入力が所
定の論理値データに固定されることを特徴とする重みづ
け事象計数回路。 18)特許請求の範囲第17項記載の回路において、一
致検出回路手段がイクスクルーシブオアゲートであり、
該ゲートの他方の入力に固定された論理値「0」が与え
られることを特徴とする重みづけ事象計数回路。 19)特許請求の範囲第17項記載の回路において、一
致検出回路手段がイクスクルーシブノアゲートであり、
該ゲートの他方の入力に固定された論理値「1」が与え
られることを特徴とする重みづけ事象計数回路。 20)特許請求の範囲第17項記載の回路において、縦
列接続回路中の終段部の一致検出回路手段の他方の入力
が所定の論理値に固定されることを特徴とする重みづけ
事象計数回路。 21)特許請求の範囲第1項記載の回路において、縦列
接続回路が複数個設けられ、該各縦列接続回路の最終段
からの出力が共通の分周回路手段ないしは他の縦列接続
回路の初段に与えられるようにしたことを特徴とする重
みづけ事象計数回路。 22)特許請求の範囲第1項記載の回路において、各分
周回路手段が固定された分周比を有し、複数事象の生起
の回数がそれぞれ該固定された分周比によってあらかじ
め決定される重みづけで計数かつ集計されることを特徴
とする重みづけ事象計数回路。 23)特許請求の範囲第1項記載の回路において、各分
周回路手段の出力が複数事象の生起回数の総計数値の読
み出しのために並列的に読み出されることを特徴とする
重みづけ事象計数回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60018142A JPS61177817A (ja) | 1985-02-01 | 1985-02-01 | 重みづけ事象計数回路 |
US06/822,881 US4727559A (en) | 1985-02-01 | 1986-01-27 | Weighted event counting circuit |
DE19863602818 DE3602818A1 (de) | 1985-02-01 | 1986-01-30 | Gewichtungsereignis-zaehlerschaltungsanordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60018142A JPS61177817A (ja) | 1985-02-01 | 1985-02-01 | 重みづけ事象計数回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61177817A true JPS61177817A (ja) | 1986-08-09 |
Family
ID=11963355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60018142A Pending JPS61177817A (ja) | 1985-02-01 | 1985-02-01 | 重みづけ事象計数回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4727559A (ja) |
JP (1) | JPS61177817A (ja) |
DE (1) | DE3602818A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012185106A (ja) * | 2011-03-08 | 2012-09-27 | Ricoh Co Ltd | 位置検出装置およびモータ駆動装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4891827A (en) * | 1988-03-07 | 1990-01-02 | Digital Equipment Corporation | Loadable ripple counter |
JPH04317222A (ja) * | 1991-04-17 | 1992-11-09 | Hitachi Ltd | 信号処理装置 |
US6928549B2 (en) | 2001-07-09 | 2005-08-09 | International Business Machines Corporation | Dynamic intrusion detection for computer systems |
US7044948B2 (en) * | 2002-12-10 | 2006-05-16 | Sherwood Services Ag | Circuit for controlling arc energy from an electrosurgical generator |
US6751282B1 (en) * | 2003-03-13 | 2004-06-15 | National Semiconductor Corporation | Signal active percentage monitor |
FR2914090A1 (fr) * | 2007-03-21 | 2008-09-26 | Wally Tzara | Dispositif de traitement pour la normalisation de barres representatives de grandeurs variables ponderees |
WO2012047627A2 (en) * | 2010-09-27 | 2012-04-12 | Purdue Research Foundation | System and method of extending the linear dynamic range of event counting |
CN203302720U (zh) | 2013-03-15 | 2013-11-27 | 克斯克管理公司 | 床围栏 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2853238A (en) * | 1952-12-20 | 1958-09-23 | Hughes Aircraft Co | Binary-coded flip-flop counters |
US3020481A (en) * | 1957-11-15 | 1962-02-06 | Itt | Reflected binary code counter |
US3174106A (en) * | 1961-12-04 | 1965-03-16 | Sperry Rand Corp | Shift-register employing rows of flipflops having serial input and output but with parallel shifting between rows |
US3603810A (en) * | 1968-09-03 | 1971-09-07 | Wilmot Breeden Ltd | Sequence control circuits |
US3720910A (en) * | 1970-02-25 | 1973-03-13 | Century Geophysical Corp | High resolution telemetry for random pulse outputs |
US3632997A (en) * | 1970-11-16 | 1972-01-04 | Ibm | Bidirectional counter |
SE361760B (ja) * | 1972-04-05 | 1973-11-12 | Haldex Ab | |
JPS5227348A (en) * | 1975-08-27 | 1977-03-01 | Hitachi Ltd | Counter |
US4378505A (en) * | 1980-09-29 | 1983-03-29 | Bell Telephone Laboratories, Inc. | Emitter function logic latch and counter circuits |
US4399549A (en) * | 1981-08-18 | 1983-08-16 | Zenith Radio Corporation | Odd number frequency division with symmetrical output |
-
1985
- 1985-02-01 JP JP60018142A patent/JPS61177817A/ja active Pending
-
1986
- 1986-01-27 US US06/822,881 patent/US4727559A/en not_active Expired - Fee Related
- 1986-01-30 DE DE19863602818 patent/DE3602818A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012185106A (ja) * | 2011-03-08 | 2012-09-27 | Ricoh Co Ltd | 位置検出装置およびモータ駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
DE3602818A1 (de) | 1986-08-07 |
US4727559A (en) | 1988-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8422340B2 (en) | Methods for determining the frequency or period of a signal | |
JPS61177817A (ja) | 重みづけ事象計数回路 | |
US3530284A (en) | Shift counter having false mode suppression | |
US3354295A (en) | Binary counter | |
JPH04248481A (ja) | Ic試験装置の論理比較回路 | |
US7082453B1 (en) | Long-period counter without carries | |
US3548175A (en) | Error detector for frequency changers | |
US3613014A (en) | Check circuit for ring counter | |
JP2748724B2 (ja) | 集積回路 | |
SU1372324A1 (ru) | Устройство дл контрол логических блоков | |
SU1022169A2 (ru) | Устройство дл автоматического контрол генератора случайных чисел | |
SU687601A1 (ru) | Двоичный счетчик импульсов с контролем ошибок | |
SU640245A1 (ru) | Измеритель интервалов времени | |
SU1111177A1 (ru) | Устройство дл управлени автоматической комплектовкой деталей | |
JPH0514443A (ja) | 連続パターン個数検出回路 | |
SU930685A1 (ru) | Счетное устройство | |
JP3965473B2 (ja) | クロック周波数比較回路 | |
JPS5866445A (ja) | 信号照合回路 | |
SU1492474A1 (ru) | Счетчик в коде Гре | |
SU1557685A1 (ru) | Преобразователь кода | |
JPH0683066B2 (ja) | カウンタ回路 | |
JPH04604Y2 (ja) | ||
SU1128267A1 (ru) | Устройство дл контрол цифровых блоков | |
JPS60206320A (ja) | 擬似ランダム符号発生器 | |
SU260961A1 (ru) | УСТРОЙСТВО дл ФОРМИРОВАНИЯ СЕРИЙ ПРЯМОУГОЛЬНЫХ ИМПУЛЬСОВ |