SU687601A1 - Двоичный счетчик импульсов с контролем ошибок - Google Patents

Description

Изобретение относитс  к вычислитель ной технике и может быть применено в устройствак, содержащих два синхронно и параллельно работающих двоичных счет чика например в канале обмена данными ЭВМ. Известен счетчик импульсов с контро лем (мцибок, содержащий разр дные пересчетные  чейки,. в .котором контроль двоичного счетчика импульсов осуществл етс  путем сравнени  контрольного кода четности содержимого разр дных пересчетных  чеек с кодом четности, вычисленным специальной схемойД. Дл  уменьшени  времени контрол  и локали зации ошибки в него введены схемь задержки , сбъединени  импульсов записи единиц и переполнени , функциональных узлов пс а  дного контрол  формировани  сигнала ошибки и фиксации мест неисправности. Недостатком известного устройства  вл етс  отсутствие возможности автоматически исправл ть ошибки непосредственно в ходе работы счетчика. Известен также двоичный счетчик с контролем ошибок, который содержит последовательно соединенные двоичные  чейки, блоки поразр дного контрол , состо щие из блоков контрол  смены состо ний , каждый из которых включает логические элементы И, элементы задержки , элементы ИЛИ и И, блока контрол  отсутстви  импульсов с данной  чейки, включаемого логические элементы ИЛИ и И, и блока контрол  ложных импульсов , состо щего из логических элементов И, ЗАПРЕТ и формировател  импульсов 2. Входы блоков контрол  смень состо ний подключены к соответствующим выходам двоичных  чеек, а выходы соединены с входами блока формировани  сигнала ошибки„ Элемент задержки включен между выходами счетчика и соответствующим входом блока поразр дного контрол  последней двоичной  чейки. Причем каждый блок контрол  смены состо ний состоит из логических элементов И, входы которых непосредственно и через элементы задержки соединены с выходами данной двоичной  чейки и логического элемента ИЛИ, входы которого соединены с выходами логических элементов И. Один вход элемента И блока контрол  смены состо ний соединен с выходом ло гического элемента ИЛИ, а другой через дополнительный элемент .задержки - с входом данной двоичной  чейки. Причем входы логического элемента И блока ко} трап  отсутстви  импульсов с данной  чейки соединены с выходами блока поразр дного контрол  последующей двоичной  чейки и с логическим элементом ИЛИ, а в блоке контрол  ложных импульсов логический элемент ЗАПРЕТ соединен с выходом логического элемента И и через формирователь импульсов - с выходом данной двоичной  чейки. Известное устройство работает следующим образом. При счете на вход устройства поступают импульсы. Разр дные пёресчетные  чейки последовательно уста нарзливаютс  Б положени  I и О вход ными импульсами либо импульсами переноса с выхода предьщущей пересчетной  чейки. Блоки поразр дного контрол  осу ществл ют контроль за работой пересчет ных  чеек так, что при нормальной работе пересчетной  чейки сигналы на первы трех выходах блоков отсутствуют, а при наличии каких-либо ошибок в работе пе- расчетных  чеек, в зависимости от харак тера ошибки, на соответствующем выходе блока поразр дного контрол  по вл етс  сигнал. Блоки поразр дного контрол  сиг нализируют о наличии следующих ошибок в работе пересчетных  чеек: отсутствие перехода пересчетной  чейки из одного состо ни  в другое при наличии на счетном входе  чейки сигна- ла} наличие сигнала переноса на выходе  чейки при отсутствии перехода  чейки из состо ни  в состо ние отсутствие сигнала переноса на выхо де  чейки при переходе  чейки из состо  ни  в состо ние О. Однако это устройство не обеспечивае автоматического исправлени  ошибок не- посреаственно в ходе работы счетчика, Цель изобретени  - автоматическое исправление сшибок непосредственно в ходе работы счетчика и его упрощение. Дл  этого в предлйг-аомый двоичный счетчик импульсов с контролем ошибок, содержащий два синхронно работающих счетчика с последовательно соединенными двоичными триггерами  чейками, блоки поразр дного контрол , состо щие из элементов И и ИЛИ, образующих три пары элементов равнозначности, причем выходы первой пары элементов равнозначности соединены с соответствующими входами элементов И третьей пары элементов равнозначности, вторые входы которых подключены к соответствующим выходам второй пары элементов равнозначности, входы элементов И которой соединены с соответствующими выходными шинами триггерных  чеек счетчиков, в каждый блок поразр дного контрол  введены трип, гер признака с двум  входными элементами И, два корректирующих элемента И, два элемента ИЛИ, элемент ИЛИ-НЕ и два триггера формировани  единичных сигналов переноса, единичный выход перзого триггера формировани  единичных сигналов переноса соединен с первыми входами первых элементов И элементов равнозначности первой пары, вторые входы которых соединены с единичным и нулевым выходами второго триггера соответственно, нулевой выход первого триггера подключен к первым входам двух других элементов И первой пары элементов равнозначности, вторые входы которых соединены с нулевым выходом второго и единичным выходом первого iтриггеров формировани  едини%1ых сигналов переноса соответственно, третьи входы первого и второго элементов И первого и второго элементов равнозначности третьей пары подключены к нулевому выходу триггера признака, а третьи входы второго и первого элементое И этой же пары к единичному выходу триггера признака, первые входы входных элементов И котсфого соединены с соответствующими выходами второй пары элементов равнозна- ности, а вторые входы - с нулевыми входами триггеров формировани  единичных сигналов переноса и с входной шиной, входы триггера признака соединены с выходами его входных эле- ментов И, выходы третьей пары подключены к входам элемента ИЛИ-HEi выход которого соединен со вторыми входами корректирующих элементов И, к первым вхоаам KOTopbtx подключены выходы трнггерных  чеек- контрольных разр дов счетчиков соответственно, а выходы корректирующих элементов И подключены ко вторым входам зшементов ИЛИ, выходы которых подключены к единичным входам соответ ствующих триггеров формировани  единичных сигналов переноса. На фиг. 1 приведена структурна  схема предлагаемого устройства; на фиг. 2 - его место и св зи с элементами двоичного счетчика импульсов, Двоичный счетчик импульсов содержи триггерные  чейки 1 и 2 первого и второго двоичных счетчиков; триггерные  чейки 3 и 4 контрольных разр дов пер вого и второго счетчиков; корректирующие логические элементы И 5 и 6 перво го и второго счетчиков; логические элементы ИЛИ 7 и 8 в цеп х переноса пер вого и второго счетчиков соответственно вход 9 счетчиков; шины 10 и 11 сигналов переноса второго и первого счетчиков соответственно; единичный 12 и нулевой 13 выходы  чеек второго счетчика; единичный 14 и нулевой 15 выходы  чеек первого счетчика; шины 16 и 17 корректирующих сигналов второго и первого счетчиков соответственно; шины 18 и 19 сигнала индивидуального контрол  второго и первого счетчиков; блок 20 поразр дного контрол  с выходной шиной 21; триггеры 22 и 23 формировани  единичных сигналов переноса П|, П,и.,П первого и второго счетчиков соответственно; элементы И 24-27; элементы ИЛИ 28 и 29 первой пары элементов равнозначности, элементы И ЗО-ЗЗ, элементы ИЛИ 34 и 35 второй пары элементов равнозначности, входные элементы И 36 и 37 триггера признака триггер 38 признака, фиксирующий относительное состо ние одноименных разр дов счетчиков в предьщущем такте; элементы И 39-42; элементы ИЛИ 43 и 44 третьей пары элементов равнозначности; шины 45 текущего сигнала равно значности; шина 46 текущего сигнала неравнозначности- единичный 47 и нулевой 48 выходы триггера признака; шины 49 и 50 единичных сигналов 2П и in соответственно; единичные выходы 51 и 52 триггеров формировани  единич ных сигналов переноса; нулевые выходы 53 и 54 этих же триггеров; элемент ИЛИ-НЕ 55. Причем выходнэ  шина 51 триггера 22 подключена к первым входам элементов И 24 Ч -26, вторые входы которых соединены с выходами 52 и 54 триггера 23 соответственно. Выход 53 триггера 22 подключен к первым входам элементов И 25 и 27, вторые входы которых соединены с выходом 54 триггера 23 и выходом 53 триггера 22 соответственно . Выходы элементов И 26 и 27 подключены к входам элемента ИЛИ 29, выходна  шина 50 которого соединена с первыми входами элементов И 39 и 40, выходы которых соединены с входами элемента ИЛИ 43. Выходы элементов ИЛИ 43 и 44 подключены к входам элемента ИЛИ-НЕ 55, выходна  шина 21 которого соединена со вторыми входами элементов И 5 и 6, к первым входам которых подключены соответственно шины 1 9 и 18 триггерных  чеек контрольных разр дов первого и второго счетчиков соответственно. Выходные шины 17 и 16 элементов И 5 и 6 подключены к вторым входам элементов И 7 и 8 соответственно , к первым входам которого подключены соответственно выходньте шины 14 и 12 триггерных  чеек (к-1)ого разр да. Выходна  шина 11 элемента ИЛИ 7 подключена к единичным входам триггеров 1 и 22, а выходна  шина 10 элемента ИЛИ 8 - к единичным входам триггеров 2 и 23. Входна  шина 9 подключена к нулевым входам триггеров 22 и 23 и ко вторым входам 9 элементов . И 36 и 37, выходы которых соединены соответственно с единичным и нулевым входами триггера признака 3 единичный выход 47 которого подключен к третьим входам элементов И 4О и 41, а нулевой выход 48 - к третьим входам апементов И 39 и 42. Единичный выход 14 триггерной  чейки 1 соединен с первыми входами элементов И ЗО и 33, а нулевой выход 15со вторыми входами элементов И 31 и 32. Единичный выход 12 триггерной . чейки 2 к-юго разр да соединен со вторым входом элемента И ЗО и первым входом элемента И 32, а нулевой выход 13 - с первым входом элемента И 31 и вторым входом элемента И 33. Выходы апементов И ЗО, 31 подключены к входам элемента ИЛР1 -34, выходна  Шина 45 которого соединена со вторыми входами ачементов И 39 и 41 и первым входом элемента И 36. Выходы элементов И 32 II 33 подключены к входам элецента ИЛИ.35, выходна  шина 46 ко-

Toporo соединена со вторыми входами элементов И 40, 42 и с первым входом . элеменга И 37.

Трп-ггерь 22 и 23 ):1угот опииьчиые снгиалы lij, П2, cooTBercTBjaomiie наличию и rij, ri2 отсутствию сигналов переноса из {к--1)ого разр да в первом и во втором счетчиках соответственно, Элемент И 24 выдел ет единичный сигнал , соответствующий одновременному по шшнию сигналов П.Пр, а элемент И 25 - еднничньЕй сигнал, соответствующий одновременному наличию сигналов П По в данном такте. Поступление на вход элемента ИЛИ 28 выходного сигнала элемента И 24 или элемента И 25 обеспечивает единичный сигнал 2П на шине 49, Схема равнозначности на элементах 26, 27 и 29 формирует единичный сигнал 1П на шине 50, соответствующий наличию в данном такте сигнала нереноса из () разр да только в одном из счетчиков. Узлы равнозначности второй пары вырабатывают единичные сигналы (равнозначность)- и Н (неравнозначость ). соответствующие равнозначному (неравнозначлому) состо нию одной пары одноименных разр дов первого и второго счетчиков. Схема на-элементах ЗО, 31 и 34 вырабатывает сигнал Р, схема на элементах 32, 33 н 35 - сигнал Н. Единичный сигнал Р по. шине 45 поступаетна элемент И 36 и на элементы И 39 и 41 третьей пары элементов равнозначности, а сигнал Н по шине 46. на элемент И 37 и элементы И 4О и 42 третьей нары элементов равнозначности . Счетный импульс в каждом такте разрешает прохоищение сигналов Р, Н на единичный и нулевой входы триггера признака 38 соответственно. Последний запоминает сигнал , наблюдаемый, в {гг-1)-ом такте дл  сравнени  его с сигналами Р ( ступающими по шинам 45 и 46 в гь-ом такте. (Индексы , а указывают номер такта, в котором сформированы сигналы Р (Н). Треть  пара элементов равнозначности обеспечивает сравнение сигналов 1 (Н) с сигналом F (Hf) в зависимости от наличи  сигналов 2П (1П) и выработку контрольных.сигналов на выходе элементов ИЛИ 43 и 44, откуда они поступают на элемент ИЛИ-НЕ ,55. При наличии сбо  в разр де одного из счетчиков на выходе элемента ИЛИ-НЕ 55 формируетс  сигнал ошибки, который JIO 21 поступает на входы элемен-

гов и 5 и 6, на вторые входы элементов 4, 5 и 6 поступают сигналы ошибки триггсрных  чеек 3 и 4 соответственно. С выхода элемоитоп И о и 6 снимаютс  сигналы коррекнии. Элементы ИЛИ 7 и

8служат дл  объединени  сигналов переноса , поступающих из (к-1) разр дов по

выходным шинам 14 и 12, и сигнализайии коррекции.

Приндип работы счетчика основан на

- анализе состо ний одноименных разр дов двух синхронно работающих двоич ных счетчиков, исходное состо ние которых может быть различным (одинаковым ) .относительно друг друга, на предмет равнозначности, Причем, если в (п-1)ом такте в к-ом разр де счетчиков наблюдаетс  равнозначность (неравнозначность ) ив п -омтакте из (к -1)-ого, .разр да поступают сигналы переноса в к-ый разр д в обоих счетчиках, либо сигналы переноса отсутствуют, т. е, вырабатываетс  сигнал 2П, то относительное состо ние разр дов счетчиков не измен етс , а- если в п-ом такте поступает сигнал переноса из(к-1)-ого разр да в к-ый разр д только в одном из счетчиков , т, е. вырабатываетс  сигнал 1П,

то относительное состо ние к-го разр да счетчиков измен етс  на противс по- ложное (см. таблицу). По входной шине

9на нулевые входы триггеров 22 и 23 поступают счетные импульсы, в резуль.-

тате чего в каждом такте с их нулевых выходов будут сниматьс  единичные сигналы n.ng соответственно. Если в каком-то такте по шинам 11 и 10 на единичные входы триггеров 22-, 23 -посту-

пает сигнал переноса из (к-1)-ого разр да (дл  первого разр да это счетный импульс, который всегда поступает на единичные . входы) , то соответствующий триггер устанавливаетс  в единичное

состо ние и на его выходе сформировываетс  единичный сигнал ПЛП2}.

В зависимости от поступлени  сигналов переноса в к-ый разр д из (к-1)- ого разр да перва  пара схем равнозначности формирует сигнал 20, соответствующий одновременному наличию (отсутствию ) сигналов переноса в к-ом разр де обоих счетчиков, о чем свидетельствуют сигналы П., П2(П,,,П2) либо сигнал 1П, соответствующий наличию сигнала переноса е к-юм разр де только в одном из счетчиков, о чем свидетельствует по вление на входе первой пары схем равнозначности сигналов П(,Пд ( П, ,П2). D триггере признака. 38 в это врем  находитс  информаци  об относительном состо нии (равнозначность или неравнозначность) к-юго разр да счетчиков в {п-1) такте; в виде сигна- лов (), выработанных второй парой схем равнозначности. В п-юм такте втора  пара схем равнозначности выдел ет новую информацию об относительном состо нии к-го разр да счетчиков в виде сигналов F (Н), а перва  пара схем равнозначности формирует сигнал 2П (1П). При одновременном поступ лении сигналов F (Н), Р (Н,) и 2П (1П) в соответствующем сочетании на третью пару схем равнозначности на выходе элемента ИЛИ 43 (44) вырабатываес  сигнал контрол . На выходе же блока поразр дного контрол  сигнал отсутствует , что свидетельствует о правильной работе счетчиков. При возникновении ошибки в к-юм разр де одного из счетчиков или в различных разр дах обоих счетчиков в соответствующем блоке поразр дного контрол  вырабатываетс  сигнал ошибки, который по шине 21 поступает на элементы И 5 и 6 своего разр да счетчиков. На элемент И 5 {6) поступает также сигнал ошибки со схемы индивидуального контрол  счетчика, в котором произошел сбой. В результате этого на шинах 16 (17) формируетс  сигнал коррекции, которыйi пройд  через элементы ИЛИ 7 (8), устанавливает триггерную  чейку в правильное состо ние .

Claims (2)

1. При Та ство, ление боты мечание. 1- варианты исходных и текущих состо ний разр да счетчиков. 2- номер счетчика; 3- содержимое к-го разр да счетчиков в исходном состо нии; 4- признак соотнощени  разр дов (Р - равнозначность, Н - неравнозначность) в исходном состо нии; 5- значение сигналов переноса их (к-1)-го в к-ый разр д; 6- состо ние к-го разр да после поступлени  в него сигнала переноса; 7- признак соотношени  разр дов после поступлени  сигналов переноса. им образом, предлагаемое устрой-надежность цифровых устройств, сообеспечива  автоматическое исправ- .держащих два синхронно работающих ошибок непосредственно в ходе ра.-счетчшш, например, канала вводасчетчика , позвол ет повыситьвывода. Формула изобретени  Двоичный счетчик импульсов с контролем ошибок, содержащий два CHFixpoH- но работающих счетчика с последователь™ но соединенными пвоичгилми триггерными  чейками, блоки поразр дного контрол , состо щие из элементов И и И/1И, образующих три пары элементов равнозначнос ти, причем выходы первой пары элементо равнозначности соединены с соответствую щимн входами элементов.- И третьей пары элементов равночзнашюсти, вторые входы которых пощспючены к соответствующим выходам второй пары элементов равно знашости , входы элементов И которой соединены с соответствующими выходными шинами триргерных  чеек счетчиков, отличающийс  тем, что, с целью aвтo дaтичecкoгo испрахзлени  ошибок непосредственно в ходе работы счетчика и упрощени , в каждый блок поразр дного контрол  введены триггер призна ка с двум  входными элементами И, два корректирующих элемента И, два элемента ИЛИ, элемент ЙЛИ-ЫЕ и два триггера формировани  едини шых сигналов переноса , единичный выход первого триггера формировани  единичных сигналов переноса .соединен с первыми входами первых элементов И элементов равнозначности первой нары, вторые входы кото-рых соединены с единичным и нулевым выходами второго триггера соответствен но, нулевой выход первого триггера подключен к первым входам двух других элементов И первой пары элементов равнозначности , вторые входы которых сое- Д1шены с нулевым выходом второго и единичным выходом первого триггеров формировани  единичных сигналов переноса соответственно, третьи входы первого и второго элеме 1тов И первого и второго элементов равнознащюсти третьей пары подключены к нулевому выходу триггера признака, а третьи входы второго и первого элементов И этой же пары подключены к единичному выходу триггера признака, первые входы входных элементов И которого соединены с соответствующими выходами второй пары элементов равнознаО1ости, а вторые входы - с нулевыми входами триггеров формировани  единичных сигналов переноса и с входной шиной, входы триггера признака соединены с выходами его входных элементов И, выходы третьей пары элементов равнозначности подключены к входам элемента ИЛИ-НЕ, выход которого соединен со вторыми входами корректирующих элементов И, к первым входам которых подключены выходы триггерных  чеек контрольных разр дов счетчиков соответствепно, а выходы корректирующих элементов И подключены ко вторым входам элементов ИЛИ, выходы которых подключены к единичным входам с тветстБующих триггеров формировани  единичных сигналов переноса. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство № 315294,.Н 03 К 21/34, 1971.
2. 2.Авторское свидетельство № 520714, Н 03 К 23/04, 1976 (прототип).