KR920015605A - 고전압용 씨모스 트랜지스터의 구조 및 제조방법 - Google Patents
고전압용 씨모스 트랜지스터의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR920015605A KR920015605A KR1019910000643A KR910000643A KR920015605A KR 920015605 A KR920015605 A KR 920015605A KR 1019910000643 A KR1019910000643 A KR 1019910000643A KR 910000643 A KR910000643 A KR 910000643A KR 920015605 A KR920015605 A KR 920015605A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- sog
- high voltage
- oxide film
- transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 238000000034 method Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정단면도.
Claims (2)
- 트랜지스터의 소오스/드레인 영역을 위한 P+, R-이온주입 영역을 수직으로 구성함과 아울러 게이트를 트렌치를 이용하여 구성하며 트렌치 측면의 게이트 산화막을 두껍게 구성함을 특징으로 하는 고전압용 씨모스 트랜지스터 구조.
- 기판에 P/R을 사용하여 포토/에칭후 P-이온을 주입하는 공정과, 상기 기판에 트렌치를 형성하고 게이트 산화막을 형성한 후 P+이온을 주입하는 공정과, 상기 게이트 산화막 위에 질화막을 형성하고 SOG을 채운후 상기 SOG를 트렌치 내부에 반정도만 남도록 에치백하는 공정과, 상기 남은 SOG를 이용하여 질화막을 에칭하고 SOG를 제거하는 공정과, 필드산화막을 형성하고 폴리실리콘을 채운후 패터닝하며 이어서 절연막과 메탈을 형성하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 고전압용 씨모서 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000643A KR940002780B1 (ko) | 1991-01-16 | 1991-01-16 | 고전압용 트랜지스터의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000643A KR940002780B1 (ko) | 1991-01-16 | 1991-01-16 | 고전압용 트랜지스터의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015605A true KR920015605A (ko) | 1992-08-27 |
| KR940002780B1 KR940002780B1 (ko) | 1994-04-02 |
Family
ID=19309899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000643A KR940002780B1 (ko) | 1991-01-16 | 1991-01-16 | 고전압용 트랜지스터의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940002780B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030050995A (ko) * | 2001-12-20 | 2003-06-25 | 동부전자 주식회사 | 고집적 트랜지스터의 제조 방법 |
-
1991
- 1991-01-16 KR KR1019910000643A patent/KR940002780B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030050995A (ko) * | 2001-12-20 | 2003-06-25 | 동부전자 주식회사 | 고집적 트랜지스터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940002780B1 (ko) | 1994-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015603A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR930017188A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| KR930001477A (ko) | 모스패트의 제조 방법 | |
| KR920022553A (ko) | Ldd 소자의 구조 및 제조방법 | |
| KR950025920A (ko) | 반도체소자 제조방법 | |
| KR920015605A (ko) | 고전압용 씨모스 트랜지스터의 구조 및 제조방법 | |
| KR970023872A (ko) | 모스 트랜지스터의 제조방법 | |
| KR970004069A (ko) | 반도체 소자의 트랜지스터 제조방법 및 그 구조 | |
| KR970053096A (ko) | 모스전계효과트랜지스터 제조방법 | |
| KR960026766A (ko) | 트랜지스터 제조방법 | |
| KR960009216A (ko) | 반도체 소자 및 그 제조방법 | |
| KR920013700A (ko) | 소이 구조의 트랜지스터 제조방법 | |
| KR920015641A (ko) | 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법 | |
| KR930001480A (ko) | 트랜치 베리드 ldd mosfet의 구조 및 제조 방법 | |
| KR920007185A (ko) | Dmos트랜지스터의 제조방법 | |
| KR900007109A (ko) | 트랜치를 이용한 mos fet 및 그 제조방법 | |
| KR930003351A (ko) | 씨모스 인버터 구조 및 그 제조방법 | |
| KR930009131A (ko) | Mos 트랜지스터의 제조방법 | |
| KR920013744A (ko) | 소이구조의 트랜지스터 제조방법 | |
| KR910019204A (ko) | 슬롭형 게이트를 이용한 ldd제조방법 | |
| KR930005243A (ko) | 얕은 접합을 이용한 트랜지스터의 구조 및 제조방법 | |
| KR960015813A (ko) | 모스펫 형성방법 | |
| KR910020940A (ko) | 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 | |
| KR970004095A (ko) | 고집적 박막 트랜지스터 제조 방법 | |
| KR980005893A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030318 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |