KR920013075A - 합성클럭 발생회로 - Google Patents

합성클럭 발생회로 Download PDF

Info

Publication number
KR920013075A
KR920013075A KR1019900022868A KR900022868A KR920013075A KR 920013075 A KR920013075 A KR 920013075A KR 1019900022868 A KR1019900022868 A KR 1019900022868A KR 900022868 A KR900022868 A KR 900022868A KR 920013075 A KR920013075 A KR 920013075A
Authority
KR
South Korea
Prior art keywords
output
flip
flop
generation circuit
clock generation
Prior art date
Application number
KR1019900022868A
Other languages
English (en)
Other versions
KR930004419B1 (ko
Inventor
주범순
이창문
김옥희
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019900022868A priority Critical patent/KR930004419B1/ko
Publication of KR920013075A publication Critical patent/KR920013075A/ko
Application granted granted Critical
Publication of KR930004419B1 publication Critical patent/KR930004419B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음

Description

합성클럭 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 구성도, 제2도는 본 발명의 주요 신호간 관계를 나타내는 타이밍도.

Claims (4)

  1. 전자교환기의 망동기 장치에 사용되는 합성클럭 발생회로에 있어서, 시스템 클럭에 연결되어 있는 차등 구동 수단(Differential Driver)(6)과, 상기 차등 구동수단(6)의 한 출력에 연결되어 있는 카운터수단(1)과 상기 카운터 수단(1)의 출력들에 연결되어 있는 제1D플립플롭 수단(2), 상기 카운터 수단(1)의 출력 및 제1D플립플롭 수단(2)의 출력에 연결되어 있는 제2D플립플롭(3)상기 카운터 수단(1)의 출력 및 제2D플립플롭(3)의 출력에 연결되어 있는 제3D플립플롭(4), 상기 제2 및 제3D플립플롭의 출력에 연결되어 있는 OR게이트수단(7), 상기 OR게이트수단(7)의 출력 및 카운터 수단(1)의 출력에 연결되어 있는 NOR게이트 수단(8), 상기 NOR게이트 수단(8)의 출력 및 카운터 수단(1)의 출력에 연결되어 있는 NAND 게이트 수단(9), 상기 NAND 게이트 수단(9)의 출력 및 차등 구동수단(6)의 다른 한 출력에 연결되어 있는 제4D플립플롭 수단(5), 상기 제4D플립플롭 수단(5)출력에 한 입력단이 연결되고 다른 한 입력은 시스템 클럭을 받도록 연결되어 있는 AND 게이트 수단(10)으로 구성되어 시스템 클럭과 프레임 신호를 함께 합성하여 시스템 내부로 전송하는 것을 특징으로 하는 합성클럭 발생회로.
  2. 제1항에 있어서, 상기 내부 시스템 클럭은 65.536NHz이고, 프레임 신호는 32.768MHz에 동기된 8KHz인 것을 특징으로 하는 합성클럭 발생회로.
  3. 제1항에 있어서, 상기 제1D플립플롭(2) 및 제4D플립플롭(5)을 리타이밍으로 사용하는 것을 특징으로 하는 합성클럭 발생회로.
  4. 제1항에 있어서, 상기 카운터수단(1), 제1D플립플롭 수단(2), 제2D플립플롭 수단(3), 제3D플립플롭 수단(4), 제4D플립플롭 수단(5) 및 차등 구동수단(6)과 각 논리 게이트(OR,NOR,NAND,AND)(7,8,9,10)는 ECL소자로 구성된 것을 특징으로 하는 합성클럭 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900022868A 1990-12-31 1990-12-31 합성클럭 발생회로 KR930004419B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900022868A KR930004419B1 (ko) 1990-12-31 1990-12-31 합성클럭 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900022868A KR930004419B1 (ko) 1990-12-31 1990-12-31 합성클럭 발생회로

Publications (2)

Publication Number Publication Date
KR920013075A true KR920013075A (ko) 1992-07-28
KR930004419B1 KR930004419B1 (ko) 1993-05-27

Family

ID=19309283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022868A KR930004419B1 (ko) 1990-12-31 1990-12-31 합성클럭 발생회로

Country Status (1)

Country Link
KR (1) KR930004419B1 (ko)

Also Published As

Publication number Publication date
KR930004419B1 (ko) 1993-05-27

Similar Documents

Publication Publication Date Title
US6417711B2 (en) High speed latch and flip-flop
KR920003644A (ko) 마스터슬레이브형 플립플롭회로
KR900005264A (ko) 클럭신호스위칭회로와 그 스위칭방법
KR940005015A (ko) 이씨엘 대 씨모스 트랜슬레이터에 의해 발생된 왜곡된 듀티사이클의 위상 및 데이타 복구
KR900014970A (ko) 동기 회로
KR830009695A (ko) 중재회로
KR920704428A (ko) 고속 프리스케일러
KR890011209A (ko) 듀일 슬로프 파형 발생회로
DE69531597D1 (de) Testmethode und flipflop mit mutter- und tochtereinheit umfassender elektronischer schaltkreis
GB1265530A (ko)
KR860002825A (ko) 동기 버퍼 회로
KR890005996A (ko) 동기 플립플롭회로
KR920013075A (ko) 합성클럭 발생회로
JPH0629799A (ja) パルス列発生回路
KR910007266A (ko) 클럭 및 제어 신호 발생 회로
US4259595A (en) Clocking system for MOS transistor logic circuit
KR870009382A (ko) 두 홀드루우프를 갖는 랫치회로
KR870008438A (ko) 클록신호 발생회로
KR850004180A (ko) 반도체 집적 장치
KR920001839A (ko) 디지탈시스템의 시스템클럭 발생회로
SU599227A1 (ru) Устройство дл вычитани частот двух независимых сигналов
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR970023407A (ko) 고속용 입출력 드라이버 구조
KR960012943A (ko) 동기 회로
KR880012010A (ko) 비동기 시스템용 디지탈 논리회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee