KR920011086A - A/d 변환 회로 및 그 변환 방법 - Google Patents

A/d 변환 회로 및 그 변환 방법 Download PDF

Info

Publication number
KR920011086A
KR920011086A KR1019910019510A KR910019510A KR920011086A KR 920011086 A KR920011086 A KR 920011086A KR 1019910019510 A KR1019910019510 A KR 1019910019510A KR 910019510 A KR910019510 A KR 910019510A KR 920011086 A KR920011086 A KR 920011086A
Authority
KR
South Korea
Prior art keywords
bias voltage
value
voltage
analog signal
offset
Prior art date
Application number
KR1019910019510A
Other languages
English (en)
Inventor
히로야스 무또
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR920011086A publication Critical patent/KR920011086A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음

Description

A/D 변환 회로 및 그 변환 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 A/D변환 회로의 일실시예에 대한 블록선도, 제2도 A,B 및 C는 제1도의 옵셋 검출회로가 어떻게 동작하는가를 설명하는 설명도, 제3도는 제1도의 옵셋 검출 회로(8) 및 감산기(7)의 연산단계를 설명하기 위한 플로우챠트.

Claims (8)

  1. A/D 변환 회로에 있어서, 바이어스 전압을 아날로그 신호에 합산하는 바이어스 전압 합산 수단과, 상기 바이어스 전압 합산 수단으로부터 나오는 출력 아날로그 신호를 저전위 및 고전위 기준 전압간의 범위에서 디지탈화는 A/D변환기 수단과, 상기 A/D변환기 수단으로부터 나오는 출력 샘플들의 평균값에서 아날로그 신호의 이상적인 평균 전압 및 이상적인 바이어스 전압을 감산하므로써 옵셋을 검출하는 옵셋 검출수단과, 상기 A/D변환기 수단의 출력으로부터 상기 옵셋 검출회로의 출력 데이타를 감산하므로써 출력을 유도해내는 감산수단을 구비하는 A/D변환 회로.
  2. A/D변환 회로에 있어서, 바이어스 전압을 아날로그 신호에 합산하는 바이어스 전압 합산 회로와, 바이어스 전압을 발생시키는 바이어스 전압 발생 수단과, 상기 바이어스 합산 수단으로부터 나오는 출력 아날로그 신호를 저전위 및 고전위 기준 전압간의 범위에서 디지탈화하는 A/D변환기 수단과, 상기 A/D변환기 수단으로부터 나오는 출력 샘플의 평균값으로부터 이상적인 바이어스 전압값 및 이상적인 아날로그 신호 평균값을 감산하므로써 옵셋을 검출하는 옵셋 검출수단과, A/D 변환기로의 입력 신호의 평균 전압이 이상적인 값과 같아지도록 상기 옵셋 검출 수단의 출력을 상기 바이어스 전압 발생 회로 또는 상기 바이어스 전압 합산 회로에 공급하므로써 바이어스 전압을 보정하는 보정 수단을 구비하는 A/D변환 회로.
  3. A/D변환 회로에 있어서, 바이어스 전압을 아날로그 신호에 합산하는 바이어스 전압 합산 수단과, 상기 바이어스 전압 수단으로부터 나오는 출력 아날로그 신호를 저전위 및 고전위 기준 전압 사이의 범위에서 디지탈화하는 A/D변환기 수단과, 소정수(N)의 샘플의 누산 값을 출력시키는 수단과, 누산값을 N으로 계산함으로써 평균값을 구하는 수단과, 평균값으로부터 이상적인 바이어스 전압값 및 이상적인 아날로그 신호 평균 전압값을 감산하므로써 옵셋 전압값을 검출하는 수단과, 상기 A/D변환기 수단의 출력 데이타로부터 상기 옵셋 검출 회로의 출력 데이타를 감산한 값을 출력시키는 감산 수단을 구비하는 A/D변환 회로.
  4. 제3항에 있어서, 소정수(N)에 후속적인 샘플들의 연속 옵셋 전압값을 이용하는 감산 연산으로 보정이 행해지는 A/D변환 회로.
  5. 제3항에 있어서, 소정수(N)에 후속적인 샘플들의 소정수의 옵셋 전압값을 이용하는 감산 연산으로 보정이 행해지는 A/D변환 회로.
  6. 바이어스 전압을 아날로그 신호에 합산하기 위한 바이어스 전압 합산 수단과, 바이어스 전압을 발생시키기 위한 바이어스 전압 발생 수단과 상기 바이어스 합산 수단으로부터 나온 아날로그 출력신호를 저전위 및 고전위 기준 전압 사이의 범위내에서 디지탈화 하기 위한 A/D변환기 수단과, 소정 샘플수(N)의 누산값을 출력하기 위한 수단과, 누산값을 N으로 제산하므로서 평균값을 얻기 위한 수단과, 상기 평균값으로부터 아날로그 신호의 이상 평균 전압값 및 바이어스 전압의 이상값을 감산하므로서 옵셋 평균값을 검출하기 위한 수단과, 상기 옵셋 검출 수단의 출력을 상기 바이어스 전압 발생회로 또는 상기 바이어스 전압 합산 회로들중 하나의 회로에 공급하여 상기 A/D변환기 수단의 입력 신호의 평균 전압이 이상값과 동일하게 되도록 바이어스 전압을 보정하는 보정수단을 구비하는 A/D변환 회로.
  7. 바이어스 전압을 아날로그 신호에 합산하기 위한 바이어스 전압 합산 수단과, 바이어스 전압을 발생시키기 위한 바이어스 전압 발생 수단과, 상기 바이어스 합산 수단으로부터 나온 아날로그 출력신호를 저전위 및 고전위 기준 전압 사이의 범위내에서 디지탈화하기 위한 A/D변환기 수단과, 소정 샘플수(N)의 누산값을 출력하기 위한 수단과, 누산값을 N으로 제산하므로서 평균값을 얻기 위한 수단과, 상기 평균값으로부터 아날로그 신호의 이상 평균 전압값 및 바이어스 전압의 이상값을 공제하므로서 옵셋 평균값을 검출하기 위한 수단과, 얻어진 옵셋값을 아날로그 신호로 변환시키고 변환된 신호를 상기 바이어스 전압 발생 회로 및 상기 바이어스 전압가산 회로중 하나의 회로에 공급하기 위한 A/D 변환 수단과, 상기 A/D 변환 수단에 응답하여 상기 바이어스 전압 발생 회로 및 상기 바이어스 전압 가산 회로중 하나의 바이어스 전압을 보상하기 위한 수단을 구비하는 A/D 변환 회로.
  8. 바이어스 전압을 아날로그 신호에 합산하는 단계와, 합산된 아날로그 신호를 저전위 및 고전위 기준 전압 사이의 범위내에서 디지탈화하는 단계와, 상기 디지탈화된 데이타의 평균값으로부터 아날로그 신호의 이상 평균값 및 바이어스 전압의 이상값을 감산하므로서 옵셋을 검출하는 단계와, 상기 디지탈화된 데이타로부터 상기 검출된 옵셋을 감산하므로서 출력을 발생시키는 단계를 포함하는 A/D 변환 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910019510A 1990-11-02 1991-11-01 A/d 변환 회로 및 그 변환 방법 KR920011086A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-297620 1990-11-02
JP29762090 1990-11-02

Publications (1)

Publication Number Publication Date
KR920011086A true KR920011086A (ko) 1992-06-27

Family

ID=17848918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019510A KR920011086A (ko) 1990-11-02 1991-11-01 A/d 변환 회로 및 그 변환 방법

Country Status (8)

Country Link
US (1) US5146223A (ko)
EP (1) EP0483846B1 (ko)
JP (1) JP2924373B2 (ko)
KR (1) KR920011086A (ko)
AU (1) AU639839B2 (ko)
CA (1) CA2054820C (ko)
DE (1) DE69129891T2 (ko)
SG (1) SG52469A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281968A (en) * 1991-09-06 1994-01-25 Nec Corporation DC offset correction circuit for A/D converter
US5227794A (en) * 1991-12-23 1993-07-13 Ford Motor Company Frequency multiplexed analog-digital conversion
US5293166A (en) * 1992-03-31 1994-03-08 Vlsi Technology, Inc. Digital-to-analog converter and bias compensator therefor
FR2696300B1 (fr) * 1992-09-25 1994-11-18 Thomson Csf Circuit de codage analogique-numérique à compensation automatique du décalage du zéro.
US5352938A (en) * 1992-12-14 1994-10-04 Delco Electronics Corporation Analog to digital signal conversion
US5523756A (en) * 1994-01-18 1996-06-04 The Grass Valley Group, Inc. Analog-to-digital converter with offset reduction loop
DK0707383T3 (da) * 1994-06-14 2002-08-19 Stage Tec Entwicklungsgesellsc Koblingsindretning til analog-digital-omskiftning af signaler
US5892472A (en) * 1997-06-30 1999-04-06 Harris Corporation Processor controlled analog-to-digital converter circuit
JP4488553B2 (ja) * 1999-07-14 2010-06-23 株式会社アドバンテスト 波形取得方法及びこの方法を用いて動作する波形取得装置
WO2001019478A1 (en) 1999-09-11 2001-03-22 Sony Computer Entertainment Inc. Control apparatus and outputting signal adjusting method therefor
EP1450490B1 (en) * 2003-02-18 2006-08-02 STMicroelectronics S.r.l. An analog-to-digital converter with correction of offset errors
US6784820B1 (en) * 2003-04-09 2004-08-31 Raytheon Company High resolution, high dynamic range analog-to-digital converter system and related techniques
JP2007233598A (ja) * 2006-02-28 2007-09-13 Star Micronics Co Ltd 磁気インク文字読取装置及びその制御方法
KR100743965B1 (ko) * 2007-05-11 2007-08-01 쓰리에이로직스(주) Ｒｆ 신호의 오프셋 전압을 보상할 수 있는 복조기 및 그방법
JP2013041631A (ja) * 2009-12-02 2013-02-28 Panasonic Corp 信号処理方法、信号処理装置、及び情報記録再生装置
TWI467923B (zh) * 2012-01-16 2015-01-01 Novatek Microelectronics Corp 類比到數位轉換電路以及類比到數位轉換方法
JP2014165649A (ja) * 2013-02-25 2014-09-08 Fujitsu Semiconductor Ltd アナログデジタル変換装置
CN115469134A (zh) * 2022-09-08 2022-12-13 山东浪潮科学研究院有限公司 一种自适应宽动态模数转换电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3405238A (en) * 1964-05-06 1968-10-08 Hurvitz Hyman Means to eliminate redundant information
FR2171960B1 (ko) * 1972-02-17 1978-03-03 Labo Cent Telecommunicat
FR2396463A1 (fr) * 1977-06-30 1979-01-26 Ibm France Circuit pour compenser les decalages du zero dans les dispositifs analogiques et application de ce circuit a un convertisseur analogique-numerique
US4228423A (en) * 1977-12-30 1980-10-14 The United States Of America As Represented By The Secretary Of The Air Force Offset correction apparatus for a successive approximation A/D converter
US4229703A (en) * 1979-02-12 1980-10-21 Varian Associates, Inc. Zero reference and offset compensation circuit
JPS57202128A (en) * 1981-06-08 1982-12-10 Victor Co Of Japan Ltd Analog-to-digital converting circuit
JPS60197016A (ja) * 1984-03-21 1985-10-05 Toshiba Corp アナログ・デジタル変換回路装置
JPS6184186A (ja) * 1984-10-01 1986-04-28 Nec Corp クランプレベル補正回路
US4590458A (en) * 1985-03-04 1986-05-20 Exxon Production Research Co. Offset removal in an analog to digital conversion system
JPS61292067A (ja) * 1985-06-19 1986-12-22 Mitsubishi Electric Corp 電力量測定方法
JPS62120723A (ja) * 1985-11-20 1987-06-02 Nec Corp Ａ／ｄ変換器用バイアス回路
JPS62281618A (ja) * 1986-05-30 1987-12-07 Anritsu Corp 直流オフセツト電圧除去回路
JPH0758907B2 (ja) * 1986-06-07 1995-06-21 ソニー株式会社 オフセツト自動補正ａ／ｄ変換回路
US4771267A (en) * 1986-12-24 1988-09-13 Hughes Aircraft Company Analog offset compensation technique
JPS6416024A (en) * 1987-07-09 1989-01-19 Matsushita Electric Ind Co Ltd Offset correction type analog/digital converter
JPH0186328U (ko) * 1987-11-26 1989-06-07
AU623462B2 (en) * 1989-02-03 1992-05-14 Alcatel Australia Limited Digital converter
US4942399A (en) * 1989-03-15 1990-07-17 International Business Machines Corporation Adaptive flash analog/digital converter for differential input signal
JPH02262719A (ja) * 1989-04-03 1990-10-25 Fuji Electric Co Ltd オフセット調整機能付ａ／ｄ変換装置

Also Published As

Publication number Publication date
DE69129891T2 (de) 1999-01-28
EP0483846A2 (en) 1992-05-06
US5146223A (en) 1992-09-08
AU639839B2 (en) 1993-08-05
JPH057154A (ja) 1993-01-14
AU8695991A (en) 1992-05-07
CA2054820C (en) 1996-12-03
CA2054820A1 (en) 1992-05-03
EP0483846A3 (en) 1993-08-11
SG52469A1 (en) 1998-09-28
JP2924373B2 (ja) 1999-07-26
EP0483846B1 (en) 1998-07-29
DE69129891D1 (de) 1998-09-03

Similar Documents

Publication Publication Date Title
KR920011086A (ko) A/d 변환 회로 및 그 변환 방법
KR950033494A (ko) 전압측정회로
KR970004350A (ko) 시간계수회로, 표본화회로, 스큐조정회로 및 논리판정회로
KR970022357A (ko) 아날로그 디지탈 변환기의 변환특성 테스트회로와 그 방법
KR890003191A (ko) 시간축 보정장치
US3967269A (en) Analogue to digital converters
JPS5925267B2 (ja) 光学文字読取装置
KR20020084363A (ko) 아나로그/디지털 변환기의 선형특성 테스트장치 및 그 방법
US5283581A (en) Analog voltage subtracting circuit and an A/D converter having the subtracting circuit
US6154159A (en) Electronic sampling circuit
KR910021526A (ko) 엔진의 제어장치
KR19990079358A (ko) 아날로그/디지털 변환기의 오프셋 보상 회로
JP2822829B2 (ja) 信号入力装置
JPH0646287A (ja) 映像信号フィードバッククランプ回路
US7298304B2 (en) Innovative method of correlated double sample (CDS) circuit testing
JP3238686B2 (ja) エンコーダ信号処理方法及び装置
JP2637215B2 (ja) 複合演算増幅回路
JPH04370801A (ja) アナログ信号検出装置
JPH0983363A (ja) Ａ／ｄ変換回路
JP2006352743A (ja) Ａ／ｄ変換装置
SU1203698A1 (ru) Способ аналого-цифрового преобразовани и устройство дл его осуществлени
SU1043676A1 (ru) Квадратор
SU1005303A2 (ru) Устройство преобразовани аналогового сигнала в кодовые слова
KR200360584Y1 (ko) 디지털 측정장치
SU1019460A1 (ru) Устройство дл выделени модул

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application