KR920010751B1 - 테스트 패턴 구조 및 제조방법 - Google Patents

Abstract

내용 없음.

Description

테스트 패턴 구조 및 제조방법

제1도는 본 발명의 체크를 위한 평면도.

제2도는 제1도의 A-A선 단면도.

제3도는 제1도의 확대도.

제4도는 본 발명의 공정단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 2 : 질화막

3,5 : 마스크 4 : 옥사이드

6 : 스톱 채널 옥사이드 7 : 얇은 옥사이드

8 : 폴리₁, 9,10 : 폴리₂

11 : LTO+BPSG 12 : 메탈₁

13 : PECVD옥사이드 14 : 메탈₂

본 발명은 테스트 패턴 구조 및 제조방법에 관한 것으로 특히 패턴내의 어느쪽으로 단면을 짤라도 전자 주사 현미경을 이용하여 반도체 소자의 단면을 비롯한 전기적 특성의 체크가 용이하도록 한 것이다.

일반적으로 프로세스가 진행된 후 또는 프로세스 진행중 폴리₁, 폴리₂의 쇼트 관계, 프로세스 스텝의 에치 정도, 각층의 오버랩(overlap)정도, 스텝커버리지(단차 피복성)등을 체크하거나 그 구조를 관찰하기 위하여 주사전자 현미경을 사용하고 있다. 그리고 실제 피일드(field)에서는 자신이 관찰하고자 하는 구조를 메인칩에서 찾아 그 부분만이 나타나도록 크로스 섹션(cross section)하고 패턴을 보다 상세히 관찰할 수 있도록 처리(메탈 에치나 염색)한 후 전자 주사 현미경으로 관찰한다.

그러나, 상기와 같은 방법에 있어서는 한쪽으로만 콘택을 형성하여 메탈₁과 메탈₂를 연결하기 때문에 실제 자신이 원하는 구조를 찾아 그 부분이 나타나도록 샘플을 절단하기가 어려우며, 원하는 미세한 패턴을 관찰하기 까지는 많은 반복을 필요로 하게 된다.

또한, 각기의 패턴을 하나 또는 둘씩 찾아나가는데는 더 많은 시간과 노력의 낭비가 있으며 이 때문에 원하는 모든 패턴을 관찰하기가 어려운 실정이다. 따라서, 본 발명은 상기와 같은 종래의 결점을 감안하여 안출한 것으로 어느 부분에서 단면을 짤라도 원하는 구조를 용이하게 테스트할 수 있는 테스트패턴의 구조와 제조방법을 제공하고자 한 것인바, 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.

즉 본 발명은 제4a도와 같이 실리콘(1)위에 (b)도와 같이 초기 산화막(1a)을 형성한 후 제1절연막으로 질화막(2)을 도포하고 이 질화막(2)위에 마스크(3)를 덮은 후 감광하여 (c)도와 같이 상기 마스크(3) 밑부분의 질화막(2)만 남게한다.

그리고 마스크(3)를 제거하고 (d)도와 같이 옥사이드(4)를 성장시켜 필드영역을 형성시킨 다음에 (e)도와 같이 전표면에 마스크(5)를 덮은후 (f)도와 같이 마스크를 노출 및 현상시킨후 마스크(5)를 이용하여 채널스톱영역을 형성하기 위해 (g)도와 같이 질화막(2)을 패터닝(Patterning)하고 마스크(5)를 제거한다.

다음에 (h)도와 같이 질화막(2)과 옥사이드(4) 사이에 채널스톱 옥사이드(6)를 성장시킨다.

또한, 상기와 같이 채널 스톱 옥사이드(6)가 성장된 후 질화막(2)을 제거하면 (i)도와 같이 실리콘(1)위에 얇은(thin)옥사이드(7)가 형성되며 이후 이러한 얇은 옥사이드(7)위에 폴리를 입히고 마스크를 사용하여 (j)도와 같이 다수의 폴리₁(8)를 형성한다.

그리고 (k)도와 같이 전면에 옥사이드(9)를 형성하여 패터닝하고 (l)도와 같이 전면에 폴리를 다시 입히고 마스크를 사용하여 패드 폴리로 사용될 부분을 제외하고 폴리₂(10)를 형성한다.

다음에 (m)도와 같이 전면에 제2절연막으로 LTO+BPSG(11)를 도포한 후 패드영역 및 폴리여역에 접촉장을 형성한다. 이후, (n)도와 같이 전면에 메탈₁(12)을 증착하고 패터닝하여 패드영역의 접촉창에만 메탈₁(12)이 남도록 하고 다시 전면에 PE(Plasma Enhanced) CVD옥사이드(13)를 증착한 후 패터닝하여 (d)도와 같이 메탈₁(12)과 연결되도록 메탈₂(14)를 증착하면 메탈₁(12)과 메탈₂(14) 사이에 비어(VIA) 콘택이 형성된다.

이하에서 본 발명을 물리적 부분과 전기적 부분으로 나누어 설명하면 먼저 물리적 부분의 경우 프로세스중이나 프로세스후 원하는 구조를 쉽게 관찰할 수 있도록 디자인하여 대부분의 이중층 메탈/이중 폴리구조 모스패트에 적용 가능하다.

즉, 패턴내의 어느 부분을 절단하여도 기본적으로 폴리₁(8), 폴리₂(10)의 에치정도, 폴리₁(8) 대 폴리₂(10)의 오버랩 정도, 메탈₁(12)스텝커버리지, 메탈₂(14)스텝커버리지, 콘택 홀 숍(Contact holl shop)등을 한번에 관찰 가능하다.

또한, 전기적 부분의 경우 프로세스중에 또는 펩(fab) 아웃후에도 측정 가능하도록 하였으며 중점적으로 폴리의 리본 체크 및 메탈의 연속 및 일렉트로 마이그레이션(electro migration)측정도 가능하도록 하였다.

그리고 이들의 형태는 제1도와 같이 모두 긴 막대 모양으로 디자인하여 매우 높은 수준의 단락 관찰이 가능하다. 즉, 폴리₁(8) 연속성체크시에는 패드(f)에서 패드(i)까지 체크하고, 폴리₂(10) 연속성 체크시에는 패드(g)에서 패드(j)까지 체크하며, 폴리₁(8) 대 폴리₂(10) 단락여부 체크시에는 패드(f)+(g)로부터 패드(b)+(c)까지 체크한다.

또한, 메탈₁(12) 연속성 체크 및 일렉트로 마이그레이션은 패드(a)에서 패드(e)까지 체크하고, 메탈₂(14) 연속성 체크 및 일렉트로 마이그레이션 패드(d)에서 패드(h)까지 체크한다.

따라서, 상기와 같은 본 발명에 의하면 제3도와 같은 비어 콘택트(B)가 었갈리게 뚫려져 있기 때문에 어느쪽으로 단면을 짤라도 비어 콘택트(B)를 쉽게 관찰할 수 있어 테스트 시간이 적게들고 호환성이 있으며 현재 사용하고 있는 거의 모든 디바이스에 그대로 적용시켜 사용이 가능하고 또한 기존의 레티클 구성에 영향을 주지않고 스크라이브 레인에 간단히 삽입할 수 있으며 디자인 룰 변경에 따라 쉽게 수정할 수 있을 뿐만 아니라 물리적, 전기적 특성의 체크까지도 가능한 장점이 있다.

Claims (4)

1. 실리콘(1)상의 활성영역 양 끝에 서로 나란하게 패드 폴리가 형성되어 상기 패드 폴리위에 메탈₁(12)과 메탈₂(14)가 적층되고 상기 패드 폴리 사이에는 일정 간격으로 폴리₁(8)과 폴리₂(10)가 오버랩되어 ㄷ자 형상으로 서로 끼워지도록 구성됨을 특징으로 하는 테스트 패턴구조.
2. 제1항에 있어서, 폴리₁(8)의 양끝단에 패드(f)(i)가 형성되고 폴리₂(10)의 양끝단에 패드(g)(j)가 형성되며 상기 폴리₁(8)과 끼워지도록 이루어진 폴리₁, 폴리₂의 일측 끝단에 패드(b)(c)가 형성되고 메탈₁(12)과 메탈₂(14)의 양끝단에는 각각 패드(a)(e)와 패드(d)(h)가 형성됨을 특징으로 하는 테스트 패턴구조.
3. 실리콘(1)에 초기산화막(2a), 제1절연막을 형성하고 제1절연막을 선택적으로 식각하는 공정과, 필드산화막(4)을 형성하고 제1절연막의 양끝을 식각하여 채널스톱옥사이드(6)를 형성하는 공정과, 제1절연막을 제거하고 얇은 옥사이드(7)가 형성되게 한후 폴리₁(8)을 증착하고 일정 간격으로 패터닝하는 공정과, 전면에 옥사이드(9)을 형성하는 폴리₁(8)을 둘러싸도록 패터닝하고 다시 전면에 폴리₂(10)를 증착한 후 패드 폴리를 제외한 폴리₁(8)상면에 폴리₂(10)가 오버랩되게 패터닝하하는 공정과, 전면에 제2절연막 증착후 패드 영역 및 폴리 영역의 콘택을 형성하는 공정과, 메탈₁(12)을 증착하고 패터닝하여 패드영역에만, 메탈₁(12)이 남게하는 공정과, 전면에 PECVD옥사이드(13)증착 후 패터닝하여 메탈₁(12)과 연결되게 메탈₂(14)를 증착 및 패터닝하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 테스트 패턴 제조방법.
4. 제3항에 있어서, 제1절연막과 제2절연막은 각각 질화막과 LTO+BPSG를 사용함을 특징으로 하는 테스트 패턴 제조방법.

Images