KR920007780Y1 - 버스상태 분석기의 정보저장부 - Google Patents

버스상태 분석기의 정보저장부 Download PDF

Info

Publication number
KR920007780Y1
KR920007780Y1 KR2019900020968U KR900020968U KR920007780Y1 KR 920007780 Y1 KR920007780 Y1 KR 920007780Y1 KR 2019900020968 U KR2019900020968 U KR 2019900020968U KR 900020968 U KR900020968 U KR 900020968U KR 920007780 Y1 KR920007780 Y1 KR 920007780Y1
Authority
KR
South Korea
Prior art keywords
bus
processor
memory
information storage
output
Prior art date
Application number
KR2019900020968U
Other languages
English (en)
Other versions
KR920013148U (ko
Inventor
심원세
강경용
박병관
기안도
윤용호
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR2019900020968U priority Critical patent/KR920007780Y1/ko
Publication of KR920013148U publication Critical patent/KR920013148U/ko
Application granted granted Critical
Publication of KR920007780Y1 publication Critical patent/KR920007780Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

버스상태 분석기의 정보저장부
제1도는 본 고안의 개략적인 구성을 나타낸 블럭도.
제2도는 본 고안의 정보저장부의 입출력상태를 나타낸 개략도.
제3도는 본 고안의 동작상태를 나타낸 플로우챠트.
제4도는 본 고안의 어드레스의 상태를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 버스정합부 2 : 메모리
3 : 멀티플렉서
본 고안은 버스상태 분석기의 정보저장부 관한 것으로, 특히 버스의 상태를 저장하였다가 사용자에 알려주는 정보저장부를 효과적으로 초기화하도록 한 버스상태 분석기의 저장부에 관한 것이다.
일반적으로 버스의 상태를 저장하고 저장된 정보를 사용자에게 알려주는 버스상태분석기의 정보저장부에 프로세서와 버스로의 양방향성인 데이타통로를 형성하여 각각 읽기 동작과 쓰기 동작에 이용하도록 하였음은 이미 잘 알려진 사실이다.
그리고 상기와같은 정보 저장부는 전체를 "0"으로 기록하는 초기화를 쉽게할 수 있어야 한다.
그러나, 종래에는 프로세서가 주관하여 "0"으로 쓰면서 이를 읽어가면서 초기화하거나, 정보저장부에 별도의 초기화 전용 제어기를 두어 초기화 시키도록 하였었다.
그러나, 상기와 같은 종래의 정보저장부에 의하여서는 전자의 경우에는 프로세서와의 통로를 제어하는 버퍼의 갯수가 많아지면서 이의 제어가 복잡하여지고, 후자의 경우에는 초기화 동작을 빨리 수행하도록하지만 초기화 제어기가 추가되면서 이에 따른 구성과 신호처리에서 복잡해지는 문제점이 있었다.
이에 따라 본 고안은 간단한 구성과 단순한 제어에 의해 초기화가 이루어지도록 한 스상태 분석기의 정보저장부를 제공하는 것을 그 목적으로 한다.
이를 위하여 본 고안은 프로세서는 정보저장부의 정보를 읽기만 하면서 초기화가 정확히 이루어졌는가를 확인하도록하고, 쓰기 동작에서의 데이타 경로는 버스정합부를 경유하도록 함으로써 구성을 간단히하면서 그 제어가 단순하게 이루어지도록 한다.
또한 기능제어부에 초기화 제어기를 포함시켜 빠른 시간내에 초기화를 이루도록 한 것이다.
본 고안은 첨부도면에 의거 상세히 기술하여 보면 다음과 같다.
제1도는 개략적인 구성을 나타낸 것으로 버스에 입력단(D)이 연결되고 클리어단자(CL)로 초기화신호(init)가 인가되는 버스정합부(1)의 출력단(Q)에서는 메모리(2)의 입력단(Data In)에 연결하고 기능제어부(FCM)와 프로세서로부터의 어드레스 신호가 멀티플렉서(3)를 통하여 어드레스신호로 인가되는 메모리(2)의 출력단(Data Out)에서는 프로세서로 데이타를 전달하도록 한 것이다.
제2도는 정보저장부의 입출력상태를 나타낸 것으로, 입력단이 버스에 연결되고 동일한 입력 인에이블신호(IE)가 동시에 인에이블신호로 입력되는 버퍼(BI0-BIn)를 통하여 모든 메모리 블럭(2a∼2n)으로 버스로부터의 상태정보가 입력되도록 하며, 입력단이 상기 메모리블럭(2a∼2n)에 연결되고 프로세서의 데이타처리폭인 16비트에 해당하는 16개식 순차적으로출력 린에이블신호(OE)가 인에이블신호로 입력되는 버퍼(BO0∼BOn)를 통하여 메모리(2a∼2n)에 저장된 정보가 프로세서로 출력되도록 한 것이다.
그리고 버스로부터 메모리블럭(2a∼2n)에 쓰기 동작을 하거나 메모리블럭(2a∼2n)의 정보를 프로세서가 읽어가는 동작을 할때의 어드레스 맵(Map)은 제4도에 도시한 도표와 같다.
그리고 정보저장부를 초기화하는 경우에는 제어레지스터를 "1"로 리세트하면서 버스정합부(1)의 초기화신호(uo-12, 1b;init)가 어서트(assert)되고 이에 따라 버스정합부(1)의 출력신호들은 모두 "0"이 되므로 이때부터 버스상의 정보를 버스정합부(1)에서 수집하는 기능제어부에서 제어하는 정보저장부(1)의 어드레스에 저장하는 동작을 수행하도록 하는 GO명령을 내리면(단계10), 버스정합부(1)의 출력신호인 "0"이 현재의 메모리(2)의 어드레스에 기록되도록 한다(단계11).
그리고 기능제어부의 어드레스 생성기가 동작하면서 미리 설정된 트레이스의 양이 전부(Full) 또는 절반(Haif)인가를 판단하여(단계12), 절반이면 트레이스가 카운트가 "0×1000"인가를 확인하는 한편(단계13), 전부이면 트레이스카운트가 "0×2000"인가를 확인한다(단계14).
따라서 단계 13 및 14에서 아니면 순차적으로 정보저장부의 메모리를 "0"으로 채워가는 한편(단계15), 맞으면 콘트롤레지스터를 "1"로 리세트하여 모든제어요소들을 크리어한다.(단계16)
다음에 프로세서의 어드레스를 "0×8000"로 설정한후(단계17), 현재 프로세서의 어드레스의 값이 "0"인가를 확인하여(단계18), 아니면 에러메시지를 외부로 출력하는 한편(단계19), "0"이면 프로세서어드레서의 값을 현 프로세서 어드레스에다 그를 더한 값으로 설정하고(단계20), 트레이스의 양이 전부(fall) 또는 반(Half)인가를 판단하여(단계21), 절반이면 다시 프로세서의 어드레스의 하위 13비트가 "0×2000"인가를 확인한후(단계22), 맞으면 프로세서의 어드레스를 현 프로세서의 어드레스값에다 "0×2000"을 더한 값으로 설정한다(단계23).
다음에 단계21의 전부인 경우 또는 단계22에서 아닌 경우와 함께 프로세서 어드레스가 "0×B000"인가를 확인하여(단계24) 아니면 단계18로 궤환하면서 맞으면 정상임을 알리는 OK 메시지를 출력하면서 종료하는 것이다(단계25).
따라서 본 발명의 정보저장부에 의하여서는 버스정합부의 출력을 "0"으로 설정하면서 메모리(2)를 초기화하도록 함으로써 별도의 초기화제어기를 구비하지 않으므로 구조가 간단하여 짐은 물론 초기화의 동작이 효율적으로 이루어지도록하고 프로세서는 이를 확인만 하도록 하여 단순동작의 제어가 가능한 것임을 알수 있다.

Claims (2)

  1. 버스에 입력단(D)이 연결되고 초기화신호(uo-12, 1b;init)에 의해 출력을 "0"으로 하는 버스정합부(1)와, 상기 버스정합부(1)의 출력단(Q)에 입력단(Data In)이 연결되고 기능제어부 및 프로세서로부터 멀티플렉서(3)를 경유한 어드레스신호에 의해 저장 및 출력어드레스가 결정되면서 프로세서로 출력하는 메모리(2)들로 구성됨을 특징으로 하는 버스상태 분석기의 정보저장부.
  2. 제1항에 있어서, 메모리(2)는 입력단이 연결되고 동시에 인에이블 되는 버퍼(BI0∼BIn)를 통하여 각 메모리블럭(2a∼2n)에 저장되도록 하며, 출력단이 프로세서로 연결되고 일부씩 순차적으로 인에이블되는 버퍼(BO0∼BOn)를 통하여 각 메모리블럭(2a∼2n)에 저장된 정보를 프로세서로 출력하도록 구성한 버스상태 분석기의 정보저장부.
KR2019900020968U 1990-12-26 1990-12-26 버스상태 분석기의 정보저장부 KR920007780Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900020968U KR920007780Y1 (ko) 1990-12-26 1990-12-26 버스상태 분석기의 정보저장부

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900020968U KR920007780Y1 (ko) 1990-12-26 1990-12-26 버스상태 분석기의 정보저장부

Publications (2)

Publication Number Publication Date
KR920013148U KR920013148U (ko) 1992-07-27
KR920007780Y1 true KR920007780Y1 (ko) 1992-10-17

Family

ID=19307809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900020968U KR920007780Y1 (ko) 1990-12-26 1990-12-26 버스상태 분석기의 정보저장부

Country Status (1)

Country Link
KR (1) KR920007780Y1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288050B1 (ko) * 1998-03-27 2001-05-02 신형인 환형 테를 스프링과 댐퍼로 연결한 립 조립체
KR100529481B1 (ko) * 1997-05-16 2006-03-14 콘셉션 에뜨 디벨로프먼트 미쉐린 에스. 아. 차량용휠연결조립체
KR20190103853A (ko) * 2018-02-28 2019-09-05 공주대학교 산학협력단 차량용 가변휠 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529481B1 (ko) * 1997-05-16 2006-03-14 콘셉션 에뜨 디벨로프먼트 미쉐린 에스. 아. 차량용휠연결조립체
KR100288050B1 (ko) * 1998-03-27 2001-05-02 신형인 환형 테를 스프링과 댐퍼로 연결한 립 조립체
KR20190103853A (ko) * 2018-02-28 2019-09-05 공주대학교 산학협력단 차량용 가변휠 장치

Also Published As

Publication number Publication date
KR920013148U (ko) 1992-07-27

Similar Documents

Publication Publication Date Title
JP2000132997A (ja) 半導体集積回路
US5285415A (en) Data counting memory card and reader
KR920007780Y1 (ko) 버스상태 분석기의 정보저장부
US5093909A (en) Single-chip microcomputer including an eprom capable of accommodating different memory capacities by address boundary discrimination
KR100564033B1 (ko) 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법
JP3597393B2 (ja) データ記録再生装置
US5584044A (en) Integrated circuit memory card for write in/read out capability having plurality of latching means for expandable addressing using counting means for enabling latches thereof
US5396611A (en) Microprocessor use in in-circuit emulator having function of discriminating user's space and in-circuit emulator space
JPH01295349A (ja) 半導体不揮発性メモリー装置
JP3190421B2 (ja) Ｉｃメモリカードシステム
SU1084902A1 (ru) Посто нное запоминающее устройство с самоконтролем
JP3123758B2 (ja) ソフトウェア網羅率測定装置
JP3217548B2 (ja) 半導体記憶装置
KR100504064B1 (ko) 마이크로컴퓨터
JP3038618B2 (ja) テスト用回路を内蔵したメモリ装置
JP3254781B2 (ja) 半導体装置
RU1805496C (ru) Запоминающее устройство
JPH07254290A (ja) Ｅｅｐｒｏｍ回路
JP3251265B2 (ja) メモリ出力制御回路
JPH05210981A (ja) 半導体記憶装置
JPH06236681A (ja) 半導体記憶装置
JP2919357B2 (ja) Ｃｐｕインタフェース回路
KR970022776A (ko) 메모리 억세스 장치 및 방법
JPS6122334B2 (ko)
JPS6190241A (ja) 読出し制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010927

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee