KR920006280B1 - 적합한 임계 레벨을 갖고 있는 2진수 데이타 재발생기 - Google Patents

적합한 임계 레벨을 갖고 있는 2진수 데이타 재발생기 Download PDF

Info

Publication number
KR920006280B1
KR920006280B1 KR1019890001586A KR890001586A KR920006280B1 KR 920006280 B1 KR920006280 B1 KR 920006280B1 KR 1019890001586 A KR1019890001586 A KR 1019890001586A KR 890001586 A KR890001586 A KR 890001586A KR 920006280 B1 KR920006280 B1 KR 920006280B1
Authority
KR
South Korea
Prior art keywords
threshold level
signal
regenerating
threshold
controlling
Prior art date
Application number
KR1019890001586A
Other languages
English (en)
Other versions
KR890013576A (ko
Inventor
트렘블레이 이브스
존 니콜슨 데이비드
Original Assignee
노오던 텔레콤 리미티드
존 이. 모울
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노오던 텔레콤 리미티드, 존 이. 모울 filed Critical 노오던 텔레콤 리미티드
Publication of KR890013576A publication Critical patent/KR890013576A/ko
Application granted granted Critical
Publication of KR920006280B1 publication Critical patent/KR920006280B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/065—Binary decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

적합한 임계 레벨을 갖고 있는 2진수 데이타 재발생기
제1도는 본 발명의 실시예에 따른 2진수 데이타 재발생기를 도시한 블럭도.
제2a도,제2b도, 및 제2c도는 재발생기의 동작을 도시한 아이 폐쇄도.
제3도는 제1도의 2진수 데이타 재발생기의 한 형태를 도시한 회로도.
제4도는 본 발명의 실시예에 따른 2진수 데이타 재발생기를 사용하는 광학 섬유 신호 수신기의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10,12,14 : A-D 변환기 16,18,20 : 리타이밍 회로
22,24 : 에러 계수 회로 26 : 수행 모니터
46,48,50 : D-형 플립-플롭 40,42,44,46,64,66 : 차동 증폭기
52,54 : 익스클루시브-OR 게이트 56,58 : 셋트-리셋트 플립-플롭
82 : APD 검출기 84 : APD 전원 장치
88 : 메인 증폭기 90 : 이퀄라이저
92 : AGC 회로 94 : 클럭 회복 회로
본 발명은 데이타 재발생기(regenerator)에 관한 것으로, 특히 2진수 데이타 신호의 재발생용으로 적합한 임계 레벨을 갖고 있는 데이타 재발생기에 관한 것이다.
전송된 신호들은 송신중에 잡음, 기호간(intersymbol) 간섭 및 왜곡(distortion)과 같은 요소로 인해 감소되고, 이러한 감소의 크기는 시간에 대한 신호진폭도인 아이 폐쇄(eye closure)도로 나타낼 수 있다. 2진수 데이타 신호의 경우에, 이러한 폐쇄도는 신호 감소에 의해 결정된 크기로 개방되거나 폐쇄되는 단일 아이를 갖고 있다. 신호의 최적한 재발생을 위해서는, 진폭 결정 또는 임계 레벨에 관련된 신호를 샘플(sample)하는데 요구됨과 동시에, 아이 폐쇄도의 개방부내에 최적하게 배치된다.
데이타 신호의 전송률은 점차적으로 증가되었으므로, 더욱 더 빠르고 더욱 민감한 전송 시스템이 요구된다. 이것은 예를 들어, 약 1.3μm의 파장을 사용하고, 애벌런치(avalanche) 포토다이오드(APD) 검출기를 사용하여 1Gb/s 이상으로 전송률을 제공하는 광학 섬유 전송 시스템을 사용하게 되었다. 이러한 시스템의 경우에, 소정의 비트에러 전송률(BER)에 대해서, 수신기가 민감하므로, 검출기에 공급된 필요한 광학 전력(optical power)은 데이타 신호 재발생용으로 사용되는 임계 레벨에 따라 사실상 변화된다. 예를 들어, 단지 8%의 임계 레벨 변화가(10-9의 BER로 지정된) 수신기 감도를 약 1dB까지 변화시킬 수 있다.
현재, 2진수 데이타 재발생기는 선정된 신호 전력레벨에서 양호한 BER을 제공하기 위해 고정된 임계 레벨(또한, 슬라이싱 레벨)로 프리셋트된다. 일반적으로, 이러한 조건에서는, 특히 온도 및 에이징(aging)효과를 고려하여 재발생기를 사용할 수 없으므로, 이 임계 레벨은 최적하지 못하다. 그 결과, 전송 시스템은 그렇지 않은 경우에 필요한 것보다 더 높은 신호 전력 레벨을 사용하므로, 더 폐쇄된 반복기 간격(closer repeater spacing)을 사용하여 제공되어야만 한다.
또한, 수행 모니터(performance monitor)를 제공하는 공지된 데이타 재발생기의 일예는 1987.6.27자, "Digital Signal Performance Monitor"란 명칭으로 허여되고, 노오던 텔레콤 리미티드(Northern Telecom Limited)사에 양도된 미합중국 특허 제4,097,697호에 기술되어 있다. 이 공지된 장치내에서, 회복된 클럭신호에 의해 클럭된 제1차동 증폭기는 인입(incoming) 2진수 데이타 신호를 고정된 슬라이싱 또는 임계레벨과 비교함으로써 데이타신호를 재발생시킨다. 유사하게 클럭된 제2차동 증폭기는 에러 재발생 신호를 발생시키기 위해 인입 2진수 데이타 오프셋 슬라이싱(slicing) 레벨과 비교하는데, 2개의 재발생 신호들이 비교되어, 그 결과가 오프셋을 결정하기 위해 적분(integrating) 및 제어 회로를 통해 피드백된다. 오프셋의 양은 인입 신호의 감소 측정치이다.
본 발명의 목적은 개량된 데이타 재발생기를 제공하기 위한 것이다.
본 발명에 따르면, 재발생기는, 제1,제2 및 제3재발생 신호를 각각 발생시키기 위해 제1,제2 및 제3임계 레벨에 관련하여 데이타 신호를 재발생시키기 위한 수단, 제1과 제2재발생 신호사이의 차에 따라 변하는 제1임계 레벨을 제어하기 위한 수단, 제2와 제3재발생 신호사이의 차에 따라 변하는 제3임계 레벨을 제어하기 위한 수단, 및 제2임계 레벨을 발생시키기 위해 제1 및 제3임계 레벨에 응답하여 제2임계 레벨을 결정하기 위한 수단을 포함한다.
유사하게, 제1 및 제3임계 레벨을 제어하기 위한 수단은 제1 및 제3재발생 신호를 제2재발생 신호에 관련하여 선정된 에러 전송률로 유지하기 위한 수단을 포함한다.
본 발명에 따른 재발생기의 최대 장점은 수행 지시를 제공하기 위해 임계 레벨들사이의 차에 응답하여 지시수단의 규정을 용이하게 하는 것이다. 또한, 재발생기는 제1과 제3임계 레벨사이의 차를 최대화시키기 위한 재발생 수단의 샘플링 시간을 변화시키기 위한 수단을 포함하므로, 재발생 샘플링 시간이 재발생 임계 레벨에도 적합하게 된다.
또한, 본 발명은, 제1,제2 및 제3재발생 신호를 각각 발생시키기 위해 데이타 신호를 제1,제2,제3임계 레벨과 비교하고, 제1재발생 신호를 제2재발생 신호와 비교하여, 이 비교 결과에 따라 변하는 제1임계레벨을 제2재발생 신호에 관련하여 제1재발생 신호의 선정된 에러 전송률을 유지하도록 제어하며, 제3재발생 신호를 제2재발생 신호와 비교하여, 이 비교 결과에 따라 변하는 제3임계 레벨을 제2재발생 신호에 관련하여 제3재발생 신호의 선정된 에러전송률을 유지하도록 제어하고, 제1과 제2임계 레벨사이에 있도록 제2임계 레벨을 발생시키기 위한 스텝을 포함하는 2진수 데이타 신호를 재발생시키는 방법을 제공한다.
또한, 이 방법은 제1과 제3임계 레벨사이의 차를 최대화시키기 위해 데이타 신호의 비교 시간을 임계 레벨로 변형시키는 스텝을 포함한다.
양호하게, 제2임계 레벨은 제1 및 제2임계 레벨에 선정된 비율로 발생된다.
이하, 첨부 도면을 참조하여 본 발명을 상세하게 설명하겠다.
제1도를 참조하면, 본 발명의 실시예에 따른 2진수 데이타 재발생기는 3개의 2-레벨 A-D(아날로그-대-디지탈) 변환기(10,12, 및 14), 3개의 리타이밍(retiming) 회로(16,18 및 20), 2개의 에러 계수 회로(22 및 24), 및 수행 모니터(26)을 포함한다.
재발생될 인입 2진수 데이타 신호는 데이타 입력라인(28)을 통해서, 각각의 변환기(10,12 및 14)의 비반전(+) 입력에 공급되고, 비교 또는 임계 레벨(V+,Vopt, 및 V-)가 수행 모니터(26)으로부터 각각 공급되는 반전(-) 입력에 공급된다. 변환기(10,12 및 14)의 디지탈 출력 신호들은 라인(30)상의 회복된 클럭신호에 의해 클럭되는 리타이밍 회로(16,18 및 20)에 의해 2진수 데이타 신호 주파수로 각각 리타임된다.
재발생 2진수 데이타 출력 신호는 리타이밍 회로(18)에 의해 발생되어, 출력 데이타 라인(32) 및 에러 계수 회로(22 및 24)의 입력에 각각 공급된다. 리타이밍 회로(16)의 출력에서 발생되는 에러 재발생 데이타는 에러 계수 회로(22)의 다른 입력에 공급되고, 리타이밍 회로(20)의 출력에서 발생되는 에러 재발생 데이타는 에러 계수 회로(24)의 다른 입력에 공급된다. 에러 계수 회로(22 및 24)의 출력들은 상세하게 후술한 바와 같이 임계 레벨(V+,Vopt 및 V-)를 제어하기 위한 수행 모니터(26)에 접속된다.
제1도의 데이타 재발생기의 동작은 제2a도,제2b도, 및 제2c도의 아이 폐쇄도에 관련하여 상세하게 후술되어 있다. 제2a도,제2b도, 및 제2c도에는 아이 폐쇄도가 각각 도시되어 있는데, 수직선은 라인(30)상의 클럭 신호의 타이밍에 대응하는 신호 샘플링 시간을 나타내고, 수평선은 임계 레벨(V+,Vopt 및 V-)를 나타낸다. 제2a도에는 전압(V+와 V-)사이의 차가 비교적 큰 비교적 개방된 아이가 도시되어 있고, 제2b도에는 비교적 감소된 인입 2진수 데이타 신호를 나타내는 전압(V+와 V-)사이의 차가 더 적은 비교적 폐쇄된 아이가 도시되어 있으며, 제2c도에는 비대칭 아이가 도시되어 있다.
수행 모니터(26)은, 데이타 신호 2진수 1에 대해 선정된 비트 에러 전송률이 출력 라인(32)상의 데이타에 관련하여 리타이밍 회로(16)의 출력에서 데이타내에 발생되므로, 에러 검출 회로(22)에 의해 검출된 만큼의 전압에서 임계 레벨(V+)를 발생시킨다. 유사하게, 수행 모니터(26)은 데이타 신호의 2진수 0(zero)에 대해 선정된 비트 에러 전송률이 출력 라인(32)상의 데이타에 관련하여 리타이밍 회로(20)의 출력에서 데이타내에 발생되므로, 에러 검출 회로(24)에 의해 검출되는 만큼의 전압에서 임계 레벨(V-)를 발생시킨다. 선정된 비트 에러 전송률은 편리하게도 각각 약 10-6으로 모두 동일하다.
수행 모니터(26)은 선정된 비율을 갖고 있는 임계 레벨(V+와 V-)사이의 최적치를 갖도록 임계 레밸(Vopt)를 발생시킨다. 예를 들어, 수행 모니터(26)은 Vopt=V-+k(V+-V-), 여기서 k가 최적 임계 레벨(Vopt)에 의해 선택된 양(+)의 분수(fraction)로 되도록 이 임계 레벨을 발생시킬 수 있다. 전형적으로, 2진수 1에 대한 에러 밀도가 2진수 0보다 크기 때문에, k값은 전형적으로 0.5보다 적은데, 예를 들어 k의 범위는 0.3에서 0.5까지 될 수 있다.
상술한 바와 같이, 임계 레벨(Vopt)는, 인입 2진수 데이타 신호가 감소되는 특수한 성질 및 크기에도 불구하고 선정된 에러 전송률에 대응하는 임계 레벨(V+ 및 V-)에 따라 변하는 적합한 방법으로 최적하게 설정된다. 그 결과, 종래 기술인 임계 레벨의 수동 프리셋팅은 배제되고, 데이타 재발생기는 수신된 신호전력, 온도, 및 에이징둥으로 인한 신호 변화에도 불구하고 최적 데이타 신호 재발생을 실행하도록 자체에서 자동적으로 조정된다.
제1도의 데이타 재발생기는 여러가지 방식으로 실행될 수 있는데, 더욱 상세히 말하자면 아날로그 및/또는 디지탈 기술을 사용하여 실행될 수 있다. 제3도에는 데이타 재발생기의 한가지 실행 방식이 보다 상세하게 도시되어 있다.
제3도를 참조하면, 제1도의 A-D 변화기(10,12, 및 14)는 차동 증폭기(40,42 및 44)로 각각 형성된 비교기로 구성된 1-비트 A-D 변환기인데, 이 증폭기의 비반전 입력에는 데이타 신호가 라인(28)로부터 공급되고, 이것의 반전 입력에는 각각의 임계 레벨(V+,Vopt 및 V-)가 제공된다. 제1도의 리타이밍 회로(16,18 및 20)은 D-형 플립-플롭(46,48 및 50)으로 각각 구성되는데, 이 플립-플롭의 데이타 입력(D)에는 각각의 증폭기(40,42 및 44)로부터의 출력이 공급되고, 이것의 클럭 입력(C)에는 라인(30)상의 회복된 클럭 신호가 공급된다.
재발생 2진수 데이타 신호는 플립-플롭(48)의 Q출력에서 발생되어, 출력 데이타 라인(32) 및 2개의 익스클루시브-OR 게이트(52 및 54)의 한 입력에 각각 공급되는데, 이들의 다른 입력은 플립-플롭(46 및 50)의 Q출력에 각각 접속된다. 결과적으로, 게이트(52 또는 54)는, 각각의 플립-플롭(46 또는 50)의 출력에서 발생되는 재발생 데이타가 라인(32)상의 재발생 데이타에 관련하여 에러가 있을 때마다 논리 1출력을 발생시킨다. 게이트(52), 셋트-리셋트 플립-플롭(56), 및 직렬 저항기(60), 차동 증폭기(64) 및 피드백 캐패시터(68)을 포함하는 차분 적분기는 에러 계수 회로(22)를 구성한다. 유사하게, 게이트(54), 셋트-리셋트 플립-플롭(58), 및 직렬 저항기(62), 차동 증폭기(66) 및 피드백 캐패시터(70)을 포함하는 차분 적분기는 에러 계수 회로(24)를 구성한다.
게이트(52 또는 54)의 출력은 플립-플롭(56 또는 58)의 각각의 입력(S)에 접속되고, 리셋트 펄스 스트림(stream)은 라인(72)를 통해서, 플립-플롭(56 및 58)의 리셋트 입력(R)에 각각 공급된다. 리셋트 펄스 스트림은, 플립-플롭(56 및 58)을 정속(constant rate)으로 리셋트시키도록 작용하는 클럭 신호의 주파수보다 상당히 작고, 이에 대칭 또는 비대칭일 수 있는 주파수에서 일정한 펄스 스트림이다. 예를 들어, 약 1Gb/s 이상의 데이타 전송률의 경우에, 리셋트 펄스 스트림은, 예를 들어 약 1%의 작은 듀티 싸이클(duty cycle)를 갖고 있고 약 100Hz에서 약 10KHz까지, 또는 가능한한 약 50MHz까지의 주파수 범위를 갖고 있는 펄스를 포함한다. 그러므로, 플립-플롭(56 및 58)은 이들의 셋트 입력에서 짧은 논리 1을 순차 회로로 적분하기 위해 더 긴 지속(duration) 펄스로 변환시키는 펄스 신장기(strecher)로서 작용한다.
그러므로, 플립-플롭(56)은 출력 Q에서 리셋트 펄스 주파수의 펄스 스트림을 발생시키는 플립-플롭(46)의 출력 데이타의 에러에 따라 셋트되고, 리셋트 펄스 스트림에 의해 리셋트되는데, 평균 듀티 싸이클은 데이타 에러 전송률에 따라 변한다. 부품(60,64 및 68)로 형성된 차분 적분기는 차동 증폭기(64)의 비반전 입력에 공급되는 고정된 d.c. 기준 전압(Vref+)에 관련하여 이 펄스 스트림을 적분함으로써 차동 증폭기(40)의 반전 입력에 공급되는 전압(V+)를 이것의 출력에서 발생시킨다.
따라서, 플립-플롭(58)은, 리셋트 펄스-주파수에서 펄스 스트림을 이것의 반전 출력(-Q)에서 반전시키는 플립-플롭(50)의 출력에서 데이타내의 에러에 따라 셋트되고, 리셋트 펄스 스트림에 의해 리셋트되는데, 평균 듀티 싸이클은 데이타 에러 전송률에 따라 변한다. 부품(62,66 및 70)으로 형성된 차분 적분기는 차동 증폭기(66)의 비반전 입력에 공급되는 고정된 d.c. 기준 전압(Vref-)에 관련하여 이 펄스 스트림을 적분함으로써 차동 증폭기(14)의 반전 입력에 공급되는 전압(V-)를 이것의 출력에서 발생시킨다.
리셋트 펄스 스트림 주파수 및 기준 전압(Vref+ 및 Vref-)는 플립-플롭(46 및 50)의 출력 데이타의 에러 전송률이 상술한 바와 같이 선정된 값, 예를 들어 약 10-6을 각각 갖도록 선택된다.
이 경우에, 임계 레벨(V+ 및 V-)는 에러 계수 회로에 의해 직접 발생되어, 수행 모니터(26)에 공급된다. 수행 모니터(26)내에서, 저항기(74 및 76)으로 형성된 분압기는 제3도에 도시된 바와 같이, 이들의 임계 레벨 전압이 공급되어, 탬핑 포인트(tapping point)에서 최적 임계 레벨(Vopt)를 발생시킨다. 저항기(74 및 76)의 저항은 요구된 k값에 따라서 선택된다.
전압(V+와 V-)사이의 전압차는 인입 2진수 데이타 신호 특성의 측정치이고, 수행 지시를 제공하기 위해 수행 모니터(26)에 의해 사용될 수 있다. 인입 2진수 데이타 신호의 소정의 특성에 있어서, 이 전압차는 또한 데이타 재발생기 및 관련 회로에 의해 데이타 재발생 특성의 지시를 정확하고 신속하게 제공 및 갱신(update)하게 한다.
따라서, 제2a도,제2b도, 및 제2c도내의 IQ에 관련된 이 전압차는 특성 또는 수행 측정치로서 직접 사용될 수 있다. 더욱이, 이 파라메터가 갱신되는 속도때문에 이 파라메터(IQ)는 실제로 소정의 특수한 상황에서 가장 가능한 동작, 즉 더 큰 IQ에 대해 회로를 계속해서 조정할 수 있도록 사용될 수 있다. 이것은 제4도에 관련하여 더욱 상세하게 후술되어 있다.
제4도에는 상술한 바와 같은 데이타 재발생기(78), 및 수행 모니터(26)을 포함하는 광학 섬유 신호 수신기가 도시되어 있다. 부수적으로, 수신기는 인입 광학 섬유(80), APD 검출기(82) 및 관련된 전원 장치(84), 신호 전치-증폭기(86), 메인 신호 증폭기(88), 이퀄라이저(90), AGC(자동 이득 제어) 회로(92), 및 클럭 회복 회로(94)를 포함한다. 이러한 수신기내에서, 약 Mb/s까지의 비트 전송률에서 2진수 데이타로 변형된 광학 신호는 검출기(82)에 의해 검출되고, 최종 신호는 회로(94)내에서 클럭 회복되고, 상술한 바와같이 재발생기(78)내에서 데이타가 재발생되기전에 유니트(86,88, 및 90)에 의해 증폭 및 등가화된다. AGC 회로(92)는 메인 증폭기(88)의 이득 및 임의로[파선(96)으로 도시된 바와 같은] APD 전원 장치(84)를 제어하기 위해 등가화된 신호에 응답한다. 회로(94)는 라인(30)상에 클럭 신호를 발생시키고, 재발생기는 라인(32)상에 재발생 데이타를 발생시키며, 수행 모니터(26)은 출력 라인(98)상의 파라메터(IQ)에 따라 변하는 수행 출력 신호를 발생시킨다. AGC 회로(92)는 재발생기에 공급된 데이타 신호의 피크-대-피크진폭을 일정하게 유지하므로, 파라메터(IQ)는 신호 진폭에 관련하여 정상화된다.
부수적으로, 제4도의 수신기내에서, 제어 라인(100,102 및 104)는 수행 모니터(26)으로부터, APD의 바이어스를 제어하기 위한 APD 검출기(82), 대역폭 제어용 이퀄라이저(90), 및 클럭 신호의 위상 제어용 클럭 회복 회로(94)로 각각 연장된다[이 라인은, 선택적으로 전원 장치(84)로 갈 수 있다.] 그러므로, 아이폐쇄도 또는 비트 에러 전송률 및 파라메터(Q)에 영향을 끼치는 각각의 이 파라메터들은 이 경우에 수행최적기(optimizer)로서 작용하는 수행 모니터(26)에 의해 제어될 수 있다. 아이 폐쇄도 또는 비트 에러 전송률에도 영향을 끼치는 다른 파라메터들은 유사한 방법으로 제어될 수 있다. 예를 들어, 전치-증폭기(86), 메인 증폭기(88), 및/또는 AGC 회로(92)의 특성은 유사하게 제어될 수 있고, 수행 모니터(26)은 상술한 k값을 제어하도록 배치될 수 있다.
이 경우에, 수행 모니터(26)은 가장 큰 값(IQ)를 달성하기 위해서 각각의 제어 파라메터와는 무관하게 순차적으로 조정하는 폐쇄 루프로 동작하는 마이크로 프로세서를 포함한다. 이 동작은 계속해서 발생할 수 있거나, 파라메터(IQ)가 선정된 레벨미만으로 떨어질 때에만 발생하도록 배열될 수 있다.
각각의 라인(100,102 또는 104)를 통과하는 각 제어 파라메터와는 무관하게, 수행 모니터(26)내의 마이크로 프로세서는 파라메터를 양방향으로 변환시키고, IQ의 값을 모니터함으로써, 파라메터를 IQ의 가장 큰값을 제공하는 값으로 최종적으로 셋팅시킨다. 그다음, 이 스텝들은 다음 제어 파라메터를 위해 반복된다.
예로서, 클럭 회복 회로(94)는 공지된 형태의 전압 제어 발진기 및 PLL(위상 폐쇄 루프)를 포함할 수있다. 이러한 회로내에서, PLL은, 기준 전압, 예를 들어 접지 전위가 용이하게 제공되는 한 입력으로의 위상 비교기를 포함한다. 수행 모니터(26)은 제어 라인(104)를 통해 규정치내에서 이 기준 전압을 변화시키므로, 라인(30)상의 클럭 신호의 위상을 용이하게 변화시키도록 배열될 수 있다. 이 위상 쉬프팅(shifting)은 제2a도, 제2b도, 및 제2c도내의 수직선의 좌측 또는 우측으로의 쉬프팅에 대응한다.
다른 제어 파라메터들은 유사한 방법으로 변화될 수 있다. 부수적으로, 수행 모니터(26)은 모든 제어 파라메터를, 초기 설정, 검사, 및 그밖의 다른 목적용으로 선정된 디폴트(default)값으로 셋트시키도록 배열될 수 있다.
데이타 재발생기는 제3도에 관련하여 에러 계수 회로용의 차분 적분기를 사용하는 아날로그 형태로 상술하였지만, 이것은 경우에 따라 불필요할 수도 있다. 기술된 차분 적분기 대신에, 더욱 상세히 말하면, 리셋트 펄스 스트림의 더 높은 주파수대신에, 디지탈 계수기들은 플립-플롭(56 및 58)로부터 출력 펄스를 계수하는데 사용될 수 있는데, 최종 계수는 수행 모니터(26)에 공급되어, 임계 레벨(V+,Vopt 및 V-) 및 파라메터(IQ)를 결정하는데 사용된다.
부수적으로, 제3도에 도시된 바와 같은 별도의 익스클루시브-OR 게이트(52 또는 54) 및 플립-플롭(56) 대신에, 플립-플롭(48)의 출력, 플립-플롭(46 또는 50)의 각각의 출력, 및 리셋트 펄스 스트림으로 공급되어 게이트된 입력을 갖고 있는 셋트-리셋트 플립-플롭에 의해 동일한 기능이 제공될 수 있다. 이러한 플립-플롭의 입력 게이팅은 취급하는데 단지 3가지 조건만이 필요하므로 간단하다. 예를 들어, 플립-플롭(46)의 Q출력은 둘다 0, 둘다 1, 또는 각각 1 및 0일 수 있지만, 이들은 각각 0 및 1일 수는 없다.
더욱이, 비교기(40,42, 또는 44) 및 플립-플롭(46,48 및 50)의 기능은 단일 클럭 비교기 회로내에 각각 결합될 수 있다.
다수의 다른 변형, 변화 및 적용은 청구 범위내에 정해진 바와 같은 본 발명의 범위를 벗어나지 않고서 본 발명의 기술된 실시예에 따라 행해질 수 있다.

Claims (10)

  1. 제1,제2 및 제3재발생 신호를 각각 발생시키기 위해 제1,제2 및 제3임계 레벨에 관련하여 데이타 신호를 재발생시키기 위한 수단, 제1과 제2재발생 신호사이의 차에 따라서 변하는 제1임계 레벨을 제어하기 위한 수단, 제2와 제3재발생 신호사이의 차에 따라서 변하는 제3임계 레벨을 제어하기 위한 수단, 및 제2임계 레벨을 발생시키기 위해 제1및 제3임계 레벨에 응답하여 제2임계 레벨을 결정하기 위한 수단을 포함하는 것을 특징으로 하는 재발생기.
  2. 제1항에 있어서, 제1및 제3임계 레벨을 제어하기 위한 수단이 제1 및 제3재발생 신호를 제2재발생 신호에 관련하여 선정된 에러 전송룰로 각각 유지하기 위한 수단을 포함하는 것을 특징으로 하는 재발생기.
  3. 제1항 또는 제2항중 어느 한 항에 있어서, 제 2 임계 레벨을 결정하기 위한 수단이 제1 및 제3임계레벨에 선정된 에러율을 갖고 있는 제2임계 레벨을 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 재발생기.
  4. 제1항,제2항 또는 제3항중 어느 한 항에 있어서, 임계 레벨들사이의 차에 응답하는 지시 수단을 포함하는 것을 특징으로 하는 재발생기.
  5. 제1항 내지 제4항중 어느 한 항에 있어서, 제1과 제3임계 레벨사이의 차를 최대화시키기 위해 재발생 수단의 샘플링 시간을 변화시키는 수단을 포함하는 것을 특징으로 하는 재발생기.
  6. 제1항 내지 제5항중 어느 한 항에 있어서, 제1임계 레벨을 제어하기 위한 수단이 제1임계 레벨을 발생시키기 위해 제1과 제2재발생 신호사이의 차에 따라서 변하는 신호를 적분하기 위한 수단을 포함하고, 제3임계 레벨을 제어하기 위한 수단이 제3임계 레벨을 발생시키기 위해 제2와 제3재발생 신호사이의 차에 따라서 변하는 신호를 적분하기 위한 수단을 포함하는 것을 특징으로 하는 재발생기.
  7. 제6항에 있어서, 제1임계 레벨을 제어하기 위한 수단이 제1 및 제2재발생 신호를 함께 게이팅시키기 위한 수단을 포함하고, 제3임계 레벨을 제어하기 위한 수단이 제2 및 제3재발생 신호를 함께 게이팅시키기 위한 수단을 포함하는 것을 특징으로 하는 재발생기.
  8. 2진수 데이타 신호를 발생시키기 위한 방법에 있어서, 제1,제2, 및 제3재발생 신호를 각각 발생시키기 위해 데이타 신호를 제1,제2 및 제3임계 레벨과 비교하는 스텝, 제1재발생 신호를 제2재발생 신호와 비교하고, 제2재발생 신호에 관련하여 제1재발생 신호를 선정된 에러 전송률로 유지하기 위해 비교 결과에 따라서 변하는 제1임계 레벨을 제어하는 스텝, 제3재발생 신호를 제2재발생 신호와 비교하고, 제2재발생 신호에 관련하여 제3재발생 신호의 선정된 에러 전송률로 유지하기 위해 비교 결과에 따라서 변하는 제3임계 레벨을 제어하는 스텝, 및 제1과 제2임계 레벨사이에 있도록 제2임계 레벨을 발생시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 제1과 제3임계 레벨사이의 차를 최대화시키기 위한 임계 레벨과 데이타 신호의 비교 시간을 변화시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  10. 제8항 또는 제9항중 어느 한 항에 있어서, 제2임계 레벨이 제1 및 제2임계 레벨과 선정된 비율로 발생되는 것을 특징으로 하는 방법.
KR1019890001586A 1988-02-12 1989-02-11 적합한 임계 레벨을 갖고 있는 2진수 데이타 재발생기 KR920006280B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US155413 1988-02-12
US07/155,413 US4823360A (en) 1988-02-12 1988-02-12 Binary data regenerator with adaptive threshold level

Publications (2)

Publication Number Publication Date
KR890013576A KR890013576A (ko) 1989-09-25
KR920006280B1 true KR920006280B1 (ko) 1992-08-03

Family

ID=22555322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890001586A KR920006280B1 (ko) 1988-02-12 1989-02-11 적합한 임계 레벨을 갖고 있는 2진수 데이타 재발생기

Country Status (7)

Country Link
US (1) US4823360A (ko)
EP (1) EP0328266B1 (ko)
JP (1) JPH027745A (ko)
KR (1) KR920006280B1 (ko)
CN (1) CN1012927B (ko)
CA (1) CA1279914C (ko)
DE (1) DE68916053T2 (ko)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2645373A1 (fr) * 1989-03-28 1990-10-05 Js Telecommunications Procede et dispositif de reduction du bruit sur un signal codable a plusieurs niveaux predetermines
US5287227A (en) * 1989-11-08 1994-02-15 Seagate Technology, Inc. Track dependent variable level qualification pulse detector
NL9001608A (nl) * 1990-07-16 1992-02-17 Philips Nv Ontvanger voor meerwaardige digitale signalen.
US5150050A (en) * 1990-07-30 1992-09-22 Seagate Technology, Inc. Adaptive variable threshold qualification level circuit for signal processing in disk drives
US5166631A (en) * 1990-12-08 1992-11-24 Asea Brown Boveri Ltd. Circuit for regeneration and bandwidth limitation of a quasi-periodic digital signal
US5179577A (en) * 1991-06-06 1993-01-12 Digital Equipment Corporation Dynamic threshold data receiver for local area networks
US5341405A (en) * 1991-06-11 1994-08-23 Digital Equipment Corporation Data recovery apparatus and methods
US5255287A (en) * 1991-06-28 1993-10-19 Digital Equipment Corporation Transceiver apparatus and methods
US5412691A (en) * 1991-06-28 1995-05-02 Digital Equipment Corporation Method and apparatus for equalization for transmission over a band-limited channel
US5408473A (en) * 1992-03-03 1995-04-18 Digital Equipment Corporation Method and apparatus for transmission of communication signals over two parallel channels
DE4221476A1 (de) * 1992-06-30 1994-01-05 Siemens Ag Verfahren und Anordnung zur Regeneration eines Binärsignals
US5634202A (en) * 1993-11-09 1997-05-27 Motorola, Inc. Method and apparatus for integrating a plurality of analog input signals prior to transmitting a communications signal
JP2954475B2 (ja) * 1994-02-18 1999-09-27 リーダー電子株式会社 デジタル伝送システムを評価するための方法及び装置
DE19504896B4 (de) * 1995-02-14 2006-03-16 Siemens Ag Verfahren und Anordnung zur Überwachung der Übertragungsqualität transparenter optischer Netze
FR2731125B1 (fr) * 1995-02-28 1997-05-16 Sgs Thomson Microelectronics Circuit de traitement d'un signal asynchrone presentant periodiquement des salves de synchronisation
JP3551393B2 (ja) * 1995-03-20 2004-08-04 富士通株式会社 識別回路
SE9501679D0 (sv) * 1995-05-05 1995-05-05 Centek Detector device
GB2311902B (en) * 1996-04-04 2000-05-10 Plessey Semiconductors Ltd An error correction circuit
KR100268054B1 (ko) * 1996-07-31 2000-10-16 윤종용 비터비검출기 임계치를 최적화하는 방법
US20030129589A1 (en) * 1996-11-06 2003-07-10 Hubert Koster Dna diagnostics based on mass spectrometry
US6128111A (en) * 1996-12-19 2000-10-03 Nortel Networks Corporation Monitoring of nonlinear effects
US5896391A (en) * 1996-12-19 1999-04-20 Northern Telecom Limited Forward error correction assisted receiver optimization
EP0874449B1 (en) * 1997-04-24 2004-08-04 Nortel Networks Limited A method and apparatus for phase detection in digital signals
DE19717643C2 (de) * 1997-04-25 1999-02-25 Siemens Ag Verfahren und Anordnung zur Regelung der Entscheiderschwelle und des Abtastzeitpunktes eines Datenregenerators
US6151356A (en) * 1997-04-28 2000-11-21 Nortel Networks Limited Method and apparatus for phase detection in digital signals
US5999283A (en) * 1997-05-19 1999-12-07 Roberts; Kim Byron Optical logic devices and methods
US5999284A (en) * 1997-06-05 1999-12-07 Northern Telecom Limited Optical detection and logic devices with latching function
GB9712019D0 (en) * 1997-06-09 1997-08-06 Northern Telecom Ltd Eye measurement of optical sampling
DE19738362B4 (de) 1997-09-02 2006-11-02 Siemens Ag Schaltungsanordnung und Verfahren zur Minimierung von Bitfehlern
US6008916A (en) * 1997-09-19 1999-12-28 Nortel Networks Corporation Distortion penalty measurement technique in optical systems based on signal level adjustment
US6069718A (en) * 1997-09-19 2000-05-30 Nortel Networks Corporation Distortion penalty measurement procedure in optical systems using noise loading
US6263034B1 (en) 1998-03-25 2001-07-17 Vitesse Semiconductor Corporation Circuit and technique for digital reduction of jitter transfer
DE19823705A1 (de) * 1998-05-27 1999-12-02 Siemens Ag Verfahren und Schaltungsanordung zum Wiederherstellen eines Binärsignals
US6178213B1 (en) * 1998-08-25 2001-01-23 Vitesse Semiconductor Corporation Adaptive data recovery system and methods
US6463109B1 (en) 1998-08-25 2002-10-08 Vitesse Semiconductor Corporation Multiple channel adaptive data recovery system
GB9821385D0 (en) * 1998-10-01 1998-11-25 British Broadcasting Corp Improvements relating to measuring channel state from a received signal and discriminating digital values from a received signal,suitable for use in cofdm
CA2249800C (en) 1998-10-06 2003-12-09 Northern Telecom Limited Eye quality monitor for a 2r regenerator
US6496548B1 (en) 1998-10-09 2002-12-17 Harris Corporation Apparatus and method for decoding asynchronous data using derivative calculation
US6377633B1 (en) 1998-10-09 2002-04-23 Harris Corporation Apparatus and method for decoding asynchronous data
JP3344466B2 (ja) * 1998-11-04 2002-11-11 日本電気株式会社 信号転送制御方法およびその回路
US6115416A (en) * 1998-11-13 2000-09-05 Vladimir Katzman Pulse code sequence analyzer
US6529564B1 (en) * 1999-01-28 2003-03-04 Nortel Networks Limited Data pulse receiver
JP4019555B2 (ja) * 1999-05-25 2007-12-12 Ｋｄｄｉ株式会社 光受信装置及び方法
GB2354412A (en) 1999-09-18 2001-03-21 Marconi Comm Ltd Receiver which optimises detection thresholds in response to the error rates of each data level
US6188737B1 (en) 1999-11-24 2001-02-13 Nortel Networks Limited Method and apparatus for regenerating data
CA2328251C (en) * 1999-12-15 2004-05-25 Nec Corporation Automatic identification level control circuit, identification level control method, automatic identification phase control circuit, identification phase control method, optical receiver, and optical communication system
US6735259B1 (en) 1999-12-20 2004-05-11 Nortel Networks Limited Method and apparatus for optimization of a data communications system using sacrificial bits
JP4410379B2 (ja) * 2000-04-18 2010-02-03 富士通マイクロエレクトロニクス株式会社 試験装置
US6647163B2 (en) * 2000-05-22 2003-11-11 Shaowen Song Optical memory apparatus and method
JP2002009699A (ja) * 2000-06-26 2002-01-11 Kdd Submarine Cable Systems Inc 受信信号の弁別閾値を決定する方法及び装置並びに光伝送システム
US6980737B1 (en) 2000-10-16 2005-12-27 Nortel Networks Limited Method and apparatus for rapidly measuring optical transmission characteristics in photonic networks
DE10052279A1 (de) * 2000-10-20 2002-04-25 Alcatel Sa Schneller Augenmonitor und Empfänger mit schnellem Augenmonitor
JP2002198810A (ja) * 2000-12-25 2002-07-12 Fujitsu Ltd 光受信機の入力断検出回路
GB2371187A (en) * 2001-01-15 2002-07-17 Marconi Comm Ltd Signal slicing circuit with variable threshold levels
EP1231748B1 (de) * 2001-02-09 2004-10-06 Siemens Aktiengesellschaft Verfahren und Anordnung zur Regelung der Entscheiderschwelle und der Abtasttaktphase eines Datenregenerators für ein binäres Signal
JP3652995B2 (ja) * 2001-03-16 2005-05-25 日本電気株式会社 クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム
JP2002325065A (ja) * 2001-04-26 2002-11-08 Sumitomo Electric Ind Ltd データ識別装置及び光受信器
DE10121757B4 (de) * 2001-05-04 2006-04-13 Siemens Ag Datenregenerator mit einstellbarer Entscheiderschwelle und einstellbarem Abtastzeitpunkt
US20020176518A1 (en) * 2001-05-25 2002-11-28 Yufeng Xu Recovery of high speed, high bit error rate data
JP4828730B2 (ja) * 2001-07-05 2011-11-30 富士通株式会社 伝送装置
JP3731505B2 (ja) 2001-07-18 2006-01-05 日本電気株式会社 光受信装置、光データ信号の波形最適化方法及び光データ信号の波形最適化プログラム
US7305183B2 (en) * 2001-08-27 2007-12-04 Nortel Networks Limited Measurement of polarization dependent loss in an optical transmission system
JP3856101B2 (ja) * 2001-09-03 2006-12-13 日本電気株式会社 受信波形整形機能を有する光受信装置
US7061995B2 (en) * 2001-10-31 2006-06-13 Intel Corporation Apparatus and method to generate an adaptive slicer threshold for binary data
US7062165B2 (en) * 2001-12-26 2006-06-13 Nortel Networks Limited Receiver monitoring and optimization using forward error correction information
US6918069B2 (en) 2002-04-16 2005-07-12 Cisco Technology, Inc. Optimum threshold for FEC transponders
EP1357682A1 (en) * 2002-04-23 2003-10-29 Agilent Technologies, Inc. - a Delaware corporation - Module apparatus for optical communication and circuit pack therefor
US6871304B2 (en) * 2002-08-12 2005-03-22 Nortel Networks Limited Method and apparatus for adjusting receiver voltage threshold and phase sampling point using FEC counts
US8594499B1 (en) 2003-03-18 2013-11-26 Rockstar Consortium Us Lp Monitoring phase non-linearities in an optical communications system
WO2004088913A1 (ja) 2003-03-31 2004-10-14 Fujitsu Limited 位相比較回路及びクロックリカバリ回路
GB2401291B (en) * 2003-05-01 2005-12-28 Phyworks Ltd Receiver
US6980140B1 (en) * 2004-06-18 2005-12-27 Nortel Networks Limited Flash ADC receiver with reduced errors
US7405829B2 (en) * 2005-06-17 2008-07-29 Jds Uniphase Corporation Apparatus and method for characterizing pulsed optical signals
US20080094107A1 (en) * 2006-10-20 2008-04-24 Cortina Systems, Inc. Signal magnitude comparison apparatus and methods
JP5041070B2 (ja) * 2008-12-11 2012-10-03 富士通株式会社 受信装置、伝送装置及び伝送方法
WO2020108792A1 (de) * 2018-11-28 2020-06-04 Sew-Eurodrive Gmbh & Co. Kg Verfahren zur datenübertragung über einen insbesondere leitungsgebundenen datenübertragungskanal und antriebssystem

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1008140A (en) * 1975-02-12 1977-04-05 John M. Warberg Bipolar signal processing circuit
US4097697A (en) * 1977-06-02 1978-06-27 Northern Telecom Limited Digital signal performance monitor
SE409511B (sv) * 1977-06-15 1979-08-20 Svein Erik Spenningskomparator
GB2020132B (en) * 1978-03-17 1982-06-03 Post Office Arrangement for monitoring the performance of a digital transmission system
US4376309A (en) * 1981-05-29 1983-03-08 Bell Telephone Laboratories, Incorporated Method and apparatus for signal-eye tracking in digital transmission systems
US4571547A (en) * 1983-06-27 1986-02-18 Clinical Data Inc. Adaptive signal detection system especially for physiological signals such as the R waves of ECG signals, which is desensitized to artifacts

Also Published As

Publication number Publication date
JPH027745A (ja) 1990-01-11
DE68916053T2 (de) 1994-09-22
CN1038731A (zh) 1990-01-10
EP0328266B1 (en) 1994-06-15
EP0328266A3 (en) 1990-11-22
CN1012927B (zh) 1991-06-19
EP0328266A2 (en) 1989-08-16
US4823360A (en) 1989-04-18
CA1279914C (en) 1991-02-05
JPH0586096B2 (ko) 1993-12-09
DE68916053D1 (de) 1994-07-21
KR890013576A (ko) 1989-09-25

Similar Documents

Publication Publication Date Title
KR920006280B1 (ko) 적합한 임계 레벨을 갖고 있는 2진수 데이타 재발생기
US4475210A (en) Data eye monitor
US5896391A (en) Forward error correction assisted receiver optimization
KR100965964B1 (ko) 적응 등화기 시스템
US6496552B2 (en) Timing circuit
KR100350917B1 (ko) 고속데이터수신기
JP5564509B2 (ja) 高速シリアルインターフェイス受信器回路における自動較正
US6546063B1 (en) Asynchronous clock for adaptive equalization
US20020027689A1 (en) Fiber optic transceiver employing front end level control
US8711906B2 (en) Tracking data eye operating margin for steady state adaptation
US6173019B1 (en) Control loop for data signal baseline correction
US4555788A (en) Multiple rate baseband receiver
US6363111B1 (en) Control loop for adaptive multilevel detection of a data signal
US6975678B1 (en) Apparatus and averaging method for equalizing signals
US20020176518A1 (en) Recovery of high speed, high bit error rate data
KR100535311B1 (ko) 광 수신기의 문턱전압 제어 장치
US6243183B1 (en) Method and equipment for optical communication
US6167080A (en) Control loop for adaptive equalization of a data signal
US6657570B1 (en) Automatic level control for input to analog to digital converter
US5377231A (en) Automatic gain control circuit for a digital baseband line equalizer
Musa et al. Clock recovery in high-speed multilevel serial links
US4121095A (en) Optical receiver
JP4137120B2 (ja) 前置増幅回路及びクロック切替え回路及びそれを用いた光受信器
WO1998028846A1 (en) A method of detecting pulse-shaped data signals and a circuit for performing the method
US20020070766A1 (en) Signal detection scheme for data communication links

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A201 Request for examination
G160 Decision to publish patent application
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080721

Year of fee payment: 17

EXPY Expiration of term