KR100350917B1

KR100350917B1 - 고속데이터수신기

Info

Publication number: KR100350917B1
Application number: KR1019970036203A
Authority: KR
Inventors: 히 웅; 아브히지트 판스
Original assignee: 내셔널 세미콘덕터 코포레이션
Priority date: 1997-01-30
Filing date: 1997-07-30
Publication date: 2002-11-18
Also published as: KR19980069867A; DE19732019A1; DE19732019C2; US5940442A

Abstract

케이블을 통하여 수신된 바이너리 또는 MLT3 인코딩된 데이터를 복구하기 위한 고속데이터 수신기가 개시된다. 적응 등화기는 주파수에 따라 증가하며 케이블의 길이에 따라 적응하는 신호이득을 제공한다. 그와 같은 적응등화에 대한 제어는 정해진 시간간격동안 등화된 데이터신호의 피크-피크 진폭, 진폭 피크 및 진폭 피크들사이의 차이를 조사함으로써 이루어진다. 베이스라인 복구 및 동적 데이터 슬라이싱도 또한 제공된다.

Description

고속데이터 수신기{HIGH SPEED DATA RECEIVER}

본 발명은 장거리 케이블로부터 고속으로 데이타신호를 수신하기 위한 데이터 수신기에 관한 것으로 특히 적응 등화, 동적 데이터 슬라이싱 및 신호 베이스라인 복구를 제공하면서 장거리의 케이블로부터 고속 데이터, 베이스밴드, 바이너리 또는 MLT3 인코딩된 데이터 신호를 수신하기 위한 데이터 수신기에 관한 것이다.

고속으로 장거리 케이블로 전송되는 데이터를 복구하는 것은 그러한 데이터가 케이블의 손실 및 위상 분산을 보상하기 위하여 등화될 것을 요한다. 더욱이, 케이블의 길이가 가변적인 응용분야에서, 등화는 케이블의 전송 함수가 케이블의 길이에 따라 변하기 때문에 이에 따라서 적응할 수 있는 보상 전송함수에 근거하여야 한다. 이러한 등화는 일반적으로 3가지의 함수인 필터함수, dc 복구 및 슬라이싱 함수; 그리고 적응제어, 또는 서보함수를 사용하여 이루어진다.

필터함수는 케이블의 전송함수의 역을 합성하는 (컴플렉스 (complex) 케이블 손실특성과 관련하여) 보상필터를 사용하여 시행된다. 비트 에러율(BER)은 지터에 직접적으로 관계되기 때문에, 등화기를 위한 중요한 성능 판단기준은 출력파형내의 지터이다. 등화기가 컴플렉스 케이블 손실특성의 역을 매치시킬 수 있는 범위는 인터-심벌 인터퍼런스 유도 지터가 제거되는 범위를 결정한다.

dc 복구 및 슬라이싱기능에 관한 한, 디지털 데이터 스트림을 패턴 밀도에서의 변화와 ac 결합하는 것은 베이스라인 완더(baseline wander)를 낳는다는 것은 잘 알려져있다. 만약 파형이 유한 상승시간을 가지면, 베이스라인 완더는 파형에지를 따라서 다른 진폭점에서 데이터의 슬라이싱이 일어나도록 하는 지터를 초래할 것이고, 그러한 에지의 유한 상승과 하강 시간들은 진폭 슬라이싱 변화를 타이밍 변화로 인식하게 한다. 베이스라인 완더를 제거하기 위한 종래의 기술은 매우 적은 대전 전류가 입력 ac 결합 커패시터를 통하여 흐르도록 비교기 주변의 양의 피드백이 사용되는 양자화 피드백 회로를 사용하는 것이다. 환언하면, 비교기는 자신의 dc 복구를 제공한다. 그러나, 양자화 피드백의 사용과 관련된 스타트-업 (start-up) 문제가 발생한다. 예를 들어, 비교기가 입력상태와 반대 상태로 시작하면, 출력은 ac 결합된 입력이 결코 비교기 드레시홀드를 가로지르지 않기 때문에 상태간의 천이가 결코 일어날 수 없다. 이러한 상황은 스파스 (sparse) 데이터 패턴에 의하여 더욱 악화된다.

적응 제어, 또는 서보 함수에 대하여, 종래의 적응 등화기는 등화된 데이터신호의 펄스 높이에 항상 비례하도록 생성되는 단일 제어 전압을 채용하는 단순 피크검출기법을 사용한다. 그러나, 그와 같은 피크 검출 서보는 입력되는 데이터신호에서의 진폭에러에 매우 민감하다.

따라서, 본 발명의 목적은 상기의 문제점을 해결하기 위한 고속 데이터 수신기를 제공하는 것이다.

도 1 은 본 발명의 일실시예에 따른 고속데이터 수신기의 기능블럭도.

도 2 는 도 1 의 데이터 수신기에 사용하기 위한 피크 트랙커 회로의 기능블럭 및 개략도.

도 3 은 도 2 의 피크 트랙커에서의 스위치 제어신호를 위한 상대 타이밍도.

도 4a 및 도 4b 는 과도하게 등화 및 모자라게 등화된 입력에 대하여, 도 3 의 타이밍주기동안 도 2 의 피크 트랙커에 의하여 시행된 피크 트랙킹 기능을 예시하는 도.

도 5 는 도 1 의 데이터 수신기에서의 샘플러 제어기의 기능블럭도.

도 6 은 도 1 의 데이터 수신기에서의 논리블럭의 기능블럭도.

* 도면의 주요 부분에 대한 부호의 설명 *

100 : 고속 데이터 수신기101 : 입력 데이터신호

102 : 적응등화기104a, 104b, 104c, 104d : 피크트랙커

106a, 106b, 106c, 106d : 신호승산기

108 : 신호가산기112a, 112b, 112c : 전압비교기

116 : 출력신호 선택기

118a, 118b : 샘플러 제어기134 : 신호선택기

136 : 신호검출기172 : 등화기 제어기

202 : 카운터204 : 인버터

206 : 디코더

본 발명의 일 실시예에 따르는 고속 데이터 수신기는 적응 신호 등화기, 신호 샘플러 및 등화기 제어기를 포함한다.

적응 신호 등화기는 등화기 제어신호를 수신하도록 구성되어 케이블로부터 입력 데이터신호를 수신 및 적응 등화하여 입력 데이터신호에 해당하는 등화 데이터신호를 제공하도록 구성된다.

신호 샘플러는 적응 신호 등화기에 접속되며 복수의 샘플링 제어신호를 수신하도록 구성되어, 등화된 데이터신호를 수신 및 샘플링하고 그에 따의 데이터 샘플신호를 제공한다. 하나의 데이터 샘플신호는 등화된 데이터신호의 피크-피크 진폭을 나타내고, 다른 데이터 샘플신호는 등화된 데이터신호의 복수의 양의 진폭 피크들 간의 차이 및 음의 진폭 피크들 간의 차이의 합을 나타낸다. 등화기 제어기는 신호 샘플러 및 적응신호 등화기에 접속되고 앞서의 데이터 샘플신호와 복수의 기준신호를 수신 및 처리하도록 구성되며 등화기 제어신호를 제공하도록 구성된다.

본 발명의 다른 실시예에 따른 고속 데이터 수신기는 신호 샘플러, 신호슬라이서 및 샘플러 제어기를 포함한다. 신호 샘플러는 복수의 샘플링 제어신호를 수신하도록 구성되어 입력 데이터신호를 수신 및 샘플링하여 복수의 데이터 샘플신호를 제공한다. 하나의 데이터 샘플신호는 입력 데이터신호의 복수의 양의 진폭 피크의 가중 평균을 나타내며, 다른 데이터 샘플신호는 입력 데이터신호의 복수의 음의 진폭 피크의 가중 평균을 나타낸다. 신호 슬라이서는 신호 샘플러에 접속되고 입력 데이터신호를 수신하도록 구성되어 앞서 언급된 데이터 샘플신호를 수신 및 슬라이스하여 복수의 데이터 슬라이스신호를 제공하도록 구성된다. 하나의 데이터 슬라이스 신호는 슬라이스된 데이터 샘플신호들사이의 제 1 가중차에 해당하며, 다른 데이터 슬라이스 신호는 슬라이스된 데이터 샘플신호들 사이의 제 2 가중차에 해당한다. 샘플러 제어기는 신호 슬라이서와 신호 샘플러에 접속되고 앞서 언급된 데이터 슬라이스신호를 수신 및 처리하도록 구성되어 복수의 샘플링 제어신호를 제공한다.

본 발명의 또 다른 실시예에 따른 고속데이터 수신기는 베이스라인 정정기 및 신호 샘플러를 포함한다. 베이스라인 정정기는 관련 데이터신호 베이스라인을 가지는 입력 데이터신호, 데이터 샘플 피드백 신호 및 베이스라인 기준신호를 수신하여 데이터신호 베이스라인을 구축 및 유지하도록 구성된다. 신호 샘플러는 베이스라인 정정기에 접속되며 복수의 샘플링 제어신호를 수신하여 구축 및 유지된 데이터신호 베이스라인을 가지는 입력 데이터신호를 수신 및 샘플링하고 데이터 샘플 피드백 신호를 포함하는 복수의 데이터 샘플신호를 제공하도록 구성된다. 데이터 샘플 피드백 신호는 데이터신호의 복수의 양의 진폭 피크들과 음의 진폭 피크들의 가중 평균의 합을 나타낸다.

본 발명의 이러한 그리고 다른 특징들은 본 발명의 다음의 상세한 설명 및 첨부도면을 참조하여 이해될 것이다.

도 1 과 관련하여, 본 발명의 일 실시예에 따른 고속 데이터 수신기(100)는케이블, 예를 들면 고속 이더넷을 경유하여 수신되는 바이너리 또는 MLT3 인코딩된 데이터를 수신하기 위한 구조를 제공한다. 이후에 더욱 상세하게 기술될 것과 같이, 그러한 데이터 수신기(100)는 적응 등화 뿐만 아니라 동적 데이터 슬라이싱 및 신호베이스라인 복구도 제공한다.

장거리 가변 길이의 케이블을 경유하여 수신되는 입력 데이터신호(101)는 적응등화기(102)에 접속되며, 적응등화기는 등화기 제어신호(139)(이후에 보다 상세히 설명될 것임)에 따라 주파수에 따라 증가하는 신호이득을 가지고 증폭된다. 등화된 데이터신호(103/151b)는 4개의 피크 트랙커(104a, 104b, 104c, 104d)에 접속된다. (등화기(102)의 입력단 및 출력단에서의 신호가산기(150a, 150b)의 목적이 이하에 기술된다.) 아래에 상세하게 기술될 것처럼, 각각의 피크 트랙커(104)는 소정 시간주기 또는 창내에서 그것의 피크 진폭을 잡아냄으로써 등화된 데이터신호(103/151b)를 샘플링한다. 각 피크 트랙커(104a, 104b, 104c, 104d)내의 특정 시간주기는 두 개의 샘플러 제어기(118a, 118b)로 부터의 두 세트의 타이밍신호(119a, 119b)에 의하여 정의된다.(이후에 상세하게 기술됨.)

피크 트랙커(104a, 104b, 104c, 104d)로 부터의 결과 피크 샘플신호(105a, 105b, 105c, 105d)가 각각의 신호승산기(106a, 106b, 106c, 106d)내의 두 개의 승산기 신호(105(m), 105(1-m))에 의하여 승산된다. 처음 두 개의 피크 트랙커(104a, 104b)로 부터의 피크 샘플신호(105a, 105b)는 두 개의 다른 시간창에서의 등화된 데이터신호(103/151b)의 양의 진폭 피크(p1, p2)를 나타내며, 나머지 두 개의 피크 트랙커(104c, 104d)로부터의 피크 샘플신호(105c, 105d)는 음의 진폭피크(n1, n2)를 나타낸다. 결과 "양"의 피크 샘플 적(積)신호 (m·p1 107a, (1-m)·p2 107b)와 "음"의 피크 샘플 적신호(m·n1 107c, (1-m)·n2 107d)는 "양"(105a, 105b) 및 "음"(105c, 105d) 피크 샘플신호의 가중 평균인 "양"(p 109a) 및 "음"(n 109b) 데이터 샘플신호를 생성하기 위하여 각각의 신호가산기(108a, 108b)에서 합산된다.

앞서의 설명은 다음과 같이 수식으로 표현될 수 있다.

수학식 1 과 수학식 2 로부터 m = 1 일 때, p = p1, 및 n = n1 그리고 m = 0 일 때, p = p2 및 n = n2 임을 알 수 있다. 그래서, m 이 0 과 1 사이의 값을 가질 때, p 와 n 은 각각 p1 과 p2 및 n1 과 n2의 가중 평균이다. m 의 값은 회로 동작동안에 동적으로 설정되며 입력되는 데이터의 통계적인 특성에 기인할 수 있으며 또한 신호 베이스라인 완더와 관계없이 수신기의 트랙킹 능력을 최적화하기 위하여 사용될 수 있다.

데이터 샘플신호(p 109a, n 109b)는 동일한 저항값 R을 가지는 4개의 직렬접속된 저항(110a, 110b, 110c, 110d)으로 이루어지는 저항 전압 분배기의 양단에 인가된다. 결과 전압(111a, 111b, 111c)은 아래의 수학식에 따라서 신호값을 가지는"양의 슬라이스"(113a), "중간 슬라이스"(113b) 및 "음의 슬라이스"(113c) 신호를 생성하기 위하여 전압비교기(112a, 112b, 112c)에 의하여 등화된 데이터신호(103/151b)와 비교된다.

양(113a)과 음(113c)의 슬라이스신호는 OR 게이트(114)에서 논리적으로 OR 연산되고, 그 결과(115)는 출력신호선택기(예, 멀티플렉서)(116)로 간다. 출력신호선택기(116)는 중간슬라이스신호(113b)를 수신한다.

출력신호선택기(116)는 데이터수신기(100)의 동작모드를 선택하는 인코딩 선택기신호(ENCSEL 171)에 의하여 제어된다. 모드에서, ENCSEL = 1 이고 중간 슬라이스 레벨비교기(112b)에 의하여 슬라이스된 데이터, 즉 중간 슬라이스 신호(113B)가 출력(117)으로서 사용된다. MLT3 모드에서, ENCSEL = 0 이고 양(112a) 및 음 (112c) 레벨 비교기에 의하여 슬라이스된 데이터의 합(OR)(115)은 출력신호(117)로서 사용된다.

또한, 양(113a) 및 음(113c)의 슬라이스신호는 각 데이터 펄스의 시작 및 끝점을 정의하는 타이밍제어신호(119a, 119b)를 발생하기 위하여 샘플러 제어기(118a, 118b)에 의하여 사용된다. 샘플러 제어기(118a, 118b)는 피크 트랙커(104a, 104b, 104c, 104d)가 액티브한 동안에 시간창을 생성하기 위하여 클럭된 상태기(state machine)에서 이러한 데이터 슬라이스신호(113a, 113c)를 사용한다. (이후에 보다 상세하게 기술됨).

또한, 양(109a) 및 음(109c)의 데이터 샘플신호는 신호가산기(120)에서 차동적으로 합산된다(즉, 감산된다). 결과신호(121)는 (p-n)의 값을 가지며 등화된 데이터신호(103/151b)의 피크-피크 진폭을 나타낸다. 또한, 양의 피크 샘플신호(105a, 105b)는 신호가산기(128a)에서 차동적으로 합산되며, 음의 피크 샘플신호(105c, 105d)는 다른 신호가산기(128b)에서 차동적으로 합산된다. 결과 차신호들(129a, 129b)은 (p1 - p2 + n1 - n2), 즉 등화된 데이터신호(103/151b)의 양 진폭 피크들 간의 차와 음 진폭 피크사이의 차의 합를 나타내는 피크차 샘플신호(131)를 생성하기 위하여 다른 신호가산기(130)에서 합산된다.

피크-피크 데이터 샘플신호(121)는 두 개의 기준신호(173a, 173b)에 대하여 두 개의 전압비교기(122a, 122b)에서 비교된다. 제 1 기준전압(173a)은 (감쇄없이) 전송된 신호의 진폭(Veq)에서 소정의 전압차(dV)를 감산한, 즉 Veq - dV와 같게 설정되고, 반면에 제 2 기준전압(173b)는 Veq + dV와 같다 (dV의 값은 수신기(100)의 성능에 중요한 것은 아니다. 예를들어, Veq = 1.0볼트이며, dV는 0.2볼트가 될 수 있다). 비교기출력(123a, 123b)은 멀티플렉서(126)와논리블럭(132)을 위한 제어신호(125)를 생성하기 위하여 AND게이트(124)에서 논리적으로 AND연산된다.

피크-피크 데이터 샘플신호 (121)(p-n)의 값이 (Veq - dV)보다 작거나 또는 (Veq + dV)보다 클 때, 등화기 제어기(172)는 획득모드에 있으며 제어신호(125)는 논리 0 이다. 피크-피크 데이터 샘플신호(121)(p-n)의 값이 (Veq - dV)보다 크고 (Veq + dV)보다 작을 때, 등화기 제어기(172)는 미세제어모드상태에 있으며 제어신호(125)는 논리 1 이다. 제어신호(125)가 논리 0 일 때, 멀티플렉서(126)는 논리블럭(132)에 의한 처리를 위한 신호(127)로서 피크-피크 데이터 샘플신호(121)를 선택한다. 제어신호(125)가 논리 1 일 때, 멀티플렉서(126)는 논리블럭(132)에 의한 처리를 위한 신호(127)로써 피크차 샘플신호(131)를 선택한다.

따라서, 획득모드에서, 등화된 데이터신호(103/151b)가 Veq보다 작을 때, 적응 등화가 증가되고, 역으로 등화된 데이터신호(103/151b)가 Veq보다 클 때, 적응등화가 감소된다. 그래서, 획득모드에서, 입력신호(103/151b)는 Veq의 dV내가 된다. 한편, 미세제어모드에서, (p1 - p2 + n1 - n2)가 음일 때, 적응 등화가 증가되고, 역으로, (p1 - p2 + n1 - n2)가 양일 때, 적응등화가 감소된다. 그래서, 미세제어모드에서, 등화 피드백 루프는 p1이 p2와 같게되고 n1이 n2와 같게 될 때 수렴한다. 이것은 등화된 데이터신호(103/151b)가 구형펄스로 복원되고 따라서 정확하게 등화되는 상태에 해당한다. 그래서, 등화기 제어기(172)의 두 모드는 적응 등화 피드백 루프의 수렴을 보장한다.

등화기 제어기(172)의 논리블럭(132)의 출력(133)은 신호선택기(예, 멀티플렉서)(134)로의 두 개의 입력중 하나이다. 다른 입력은 디폴트 등화기 제어전압(175)이다. 신호검출기(136)는 입력되는 데이터신호를 조사하고, 데이터가 존재할 때, 신호선택기(134)를 제어하는 액티브 데이터 검출신호(137)를 생성한다. 그래서, 케이블상에 데이터신호가 있을 때, 데이터 검출신호(137)는 논리 1 이고 신호선택기(134)는 등화기 제어기 출력(133)을 선택하고, 역으로, 케이블상에 데이터신호가 없을 때, 데이터검출신호(137)는 논리 0 이고 신호선택기(134)는 디폴트 등화기 제어전압(175)을 선택한다. 신호선택기출력(135)는 등화기(102)를 위한 실제 제어전압(139)을 생성하기 위하여 루프필터에 의하여 필터링된다.

베이스라인 데이터 샘플신호(p + n)(141)는 신호가산기(140)에서의 데이터 샘플신호(109a, 109b)를 합산함으로써 생성된다. 베이스라인 데이터 샘플신호(141)는 베이스라인 완더 기준전압(177)과 신호가산기(142)에서 차동적으로 합산된다 (이 베이스라인 완더 기준신호(177)는 입력 데이터신호(101)에서 베이스라인 완더가 없을 때 데이터 수신기(100)의 초기 트레이닝 주기 동안 베이스라인 데이터 샘플신호(141)와 같도록 설정된다.). 결과 합산신호(143)는 버퍼증폭기(144)에 의하여 버퍼되고, 버퍼된 신호(145)는 루프필터(146)에 의하여 필터링된다. 이 버퍼되고 필터링된 신호(147)는 입력데이터 신호(101)의 베이스라인 완더를 나타내고 입력되는 데이터신호(101) 또는 등화된 데이터신호(103)중 하나와 차동적으로 선택 합산된다. 이러한 선택은 스위치(148)를 가지고 이루어진다 (스위치는 집적형태에서의 데이터수신기(100)를 제조할 때 마스크 옵션이 될 수 있다). 따라서, 베이스라인 완더 제어신호(149a)는 등화기(102)에 의한 등화에 앞서신호가산기(150a)에서, 입력되는 데이터신호(101)와 차동 합산되거나 베이스라인 완더 제어신호(149b)는 피크트랙커(104a, 104b, 104c, 104d)에 의한 피크 트랙킹에 앞서 신호가산기(150b)에서의 등화된 데이터신호(103)와 차동 합산될 수 있다. 입력 데이터신호(101) 또는 등화된 데이터신호(103)와 베이스라인 완더 제어신호(149a/149b)의 차동합산은 피크트랙커(104a, 104b, 104c, 104d) 및 데이터 슬라이스 비교기(112a, 112b, 112c)에 의하여 사용되는 데이터신호(103/151b)의 베이스라인을 복구하는 역할을 한다.

도 2 및 도 3을 참조하여, 도 1 의 데이터수신기(100)에서 사용되는 각각의 피크 트랙커(104)는 도면에 상호접속되어있는 것처럼, 3 개의 스위치(SW1, SW2, SW3), 연산증폭기(OA1), 다이오드(D1), 2개의 커패시터(C1, C2) 및 저항(R2)을 포함한다. 커패시터(C1)는 스위치제어신호(s3)에 의하여 제어되는 스위치(SW3)를 경유하여 초기에 방전된다. 시간창(s(1))동안, 커패시터(C1)는 등화된 데이터신호(103/115b)의 피크치로 충전된다. 시간창(s2())동안, 커패시터(C1)상의 전압은 스위치 제어신호(s2)에 의하여 제어되는 스위치(SW2)를 경유하여 커패시터(C2)로 전달된다. 시간창(s3())동안, 커패시터(C1)는 스위치제어신호(s3)에 의하여 제어되는 스위치(SW3)를 경유하여 방전되어, 커패시터(C1)가 시간창(s(1))의 다음 발생동안 데이터신호(103/151b)의 피크치까지 다시 충전되도록 준비한다. 그래서, 커패시터(C2)의 양단의 출력전압(105)은 시간창(s(1))동안 데이터신호(103/151b)의 피크치를 나타내며 같은 비율, 즉 R2-C2 시상수에 따라 데이터신호(103/151b)의 피크치를 증가 및 감소시킨다. 시간창(s(1))의 시작은 시간창(s(1), s2(), s3())의 정확한 값과 이들의 구현에 따른 그들간의 시간간격(△s1, △s2, △s3)과 함께 샘플러 제어기블럭(118A, 118b) (도 1)에 의하여 결정된다.

도 3 에 따라 도 4a 및 도 4b 를 참조하면, 도 3 에서의 시간창(s(1))은 샘플러 제어기(118a, 118b)(도 1)에 의하여 설정되는 시간창(s1(p1), s1(p2), s1(n1) 및 s1(n2))에 해당한다. 시간창(s2() 및 s3())은 피크 트랙커(104a, 104b, 104c, 104d)에 의하여 설정된다 (시간창(s2() 및 s3())은 도 4a 및 도 4b 에 도시되지 않음.).

샘플러 제어기(118a, 118b)는 피크트랙커(104a, 104b, 104c, 104d)의 액티브한 주기(s1(p1), s1(p2), s1(n1) 및 s1(n2))를 제어하기 위한 시간창을 생성한다. 시작점(tps, tns) 및 끝점(tpe, tne)은 신호(Vp)(양의 슬라이스 비교기(112a)에 의하여 제공되는 데이터 슬라이스신호(113a))와 신호(Vn)(음의 슬라이스 비교기(112c)에 의하여 제공되는 데이터 슬라이스 신호(113c))로 부터 결정된다. 시간창(s1(p1), s1(p2), s1(n1), s1(n2), △p 및 △n)은 클럭된 상태기에 의하여 설정된다. 시간(tps)은 신호(Vp)의 상승에지에 해당하고 시간(tpe)은 신호(Vp)의 하강에지에 해당하며, 시간(tns)은 신호(Vn)의 상승에지에 해당하고 시간(tne)는 신호(Vn)의 하강에지에 해당한다.

본 발명의 일실시예에 따른 고속 이더넷(125Mbps) 데이터 수신기를 위한 설계 파라미터는 다음과 같다.

시간창 s1(p1) :8-12 ns

s1(p1)은 tps(등화된 신호가 양의 피크(p)의 50%일 때)

에서 시작한다. 시간창(s1(p1))(8-12ns)은 클럭된

상태기를 사용하여 설정된다.

시간창 s1(n1) :8-12 ns

s1(n1)은 tns(등화된 신호가 음의 피크(n)의 50%일 때)

에서 시작한다. 시간창(s1(n1))(8-12ns)은 클럭된

상태기를 사용하여 설정된다.

시간창 △p :4 ns

△p는 s1(p1)의 끝에서 시작한다. 시간창(△p)(4ns)은

클럭된 상태기를 사용하여 설정된다.

시간창 △n :4 ns

△n은 s1(n1)의 끝에서 시작한다. 시간창(△n)(4ns)은

클럭된 상태기를 사용하여 설정된다.

시간창(s1(p2))는 △p의 끝에서 시작하여 시간(tpe)(양의 피크(p)의 50%)에서 끝난다. 만약 시간창(s1(p2))이 16ns이상이면, s1(p2) 동안 피크트랙커에 의하여 캡쳐된 피크가 피크(p2)로 간주된다. 만약 시간창(s1(p2))이 16ns보다 작다면, s1(p2))동안 캡쳐되는 피크는 버린다(즉, 피크(p2)는 이전의 값이 변화되지 않은 상태로 남는다.).

시간창(s1(n2))는 △n의 끝에서 시작하여 시간(tne)(음의 피크(n)의 50%)에서 끝난다. 만약 시간창(s1(n2))이 16ns이상이면, s1(n2) 동안 피크트랙커에 의하여 캡쳐된 피크가 피크(n2)로 간주된다. 만약 시간창(s1(n2))이 16ns보다 작다면,s1(n2))동안 캡쳐되는 피크는 버린다(즉, 피크(n2)는 이전의 값이 변화되지 않은 상태로 남는다.).

이전의 토의로부터, 양 및 음의 신호 진폭(예를 들어, 시간창(△p))에 의하여 분리된 양의 신호피크(p1 및 p2)와 시간창(△n)에 의하여 분리된 음의 신호피크(n1 및 n2))의 복수의 샘플을 얻음으로써 입력 데이터신호의 파형(즉, 진폭 대 시간)에 관한 정보가 얻어진다는 것을 볼 수 있다. 다른 복수의 샘플링기술이 사용되어 다양한 양 및/또는 그리고 음의 신호피크의 조합이 어느 정도 근사하도록 입력 데이터신호의 진폭 대 시간특성을 결정하기 위하여 사용될 수 있다.

도 5 와 관련하여, 도 1 의 데이터 수신기(100)에서의 샘플러 제어기(118)는 도시된 것처럼 카운터(202), 인버터(204) 및 디코더(206)로 구현될 수 있다. 양/음의 슬라이스 신호(113a/113c)는 인버터(204)에 의하여 인버트되고, 인버트된 슬라이스신호(205)는 카운터(202)를 위한 리세트신호로서 사용된다. 카운터(202)는 외부에서 발생된 클럭신호(207)에 의하여 클럭된다. 멀티비트 카운트 출력(203)은 개별 피크 트랙커(104a, 104b, 104c, 104d)를 위한 타이밍제어신호(119a1, 119a2, 119b1, 119b2)를 생성하기 위하여 디코더(206)에 의하여 디코딩된다.

도 6 과 관련하여, 도 1 의 데이터 수신기(100)에서의 등화기 제어기(172)에서의 로직블럭(132)는 도시된 것처럼 멀티플렉서(302) 및 신호합산기(304)로 구현될 수 있다. AND 게이트(124) (도 1)에 의하여 발생되는 제어신호(125)에 따라, 멀티플렉서(302)는 전송된 신호의 진폭(Veq) 과 같은 기준전압(301) 또는 회로의 접지에서 형성되는 다른 기준전압(305)중 어느 하나를 선택한다. 결과 멀티플렉서출력신호(303)는 멀티플렉서(126)(도 1)에 의하여 발생되는 신호(127)와 차동적으로 합산된다(즉. 감산된다). 이 결과가 등화기 제어출력(133)을 형성한다.

이전에 기술된 것에 근거하여, 적어도 3개의 제어 "루프"가 도 1 의 데이터 수신기(100)에서 사용된다. 하나의 루프는 등화기 제어신호(139)를 생성하기 위하여 피크-피크 데이터 샘플신호(121)와 피크차 샘플신호(131)을 사용함으로써 적응신호등화의 제어를 위하여 제공한다. 다른 루프는 타이밍 제어신호(119a, 119b)를 생성하기 위하여 입력신호(103/115b) 및 양(109a) 그리고 음(109b)의 데이터 샘플신호들에 따라 발생되는, 양(113a) 및 음(113c) 슬라이스신호를 사용함으로써 신호 샘플링의 제어를 위하여 제공한다. 또 다른 루프는 베이스라인 완더 제어신호(149a, 149b)를 발생하기 위하여 베이스라인 데이터 샘플신호(141)을 사용함으로써 입력데이터(101)의 베이스라인 완더 의 제어를 위하여 제공한다.

또한 이전의 기술에 근거하여, 이중의 양 및 음의 신호 피크 트랙커를 사용하여, 복수의 양 및 음의 신호 피크 샘플이 얻어지고 적절히 처리될 때 (예를 들어, 위에서 기술된 것처럼 승산 및 합산될 때) 입력신호 베이스라인 완더의 정정 뿐만 아니라 입력신호의 등화와 샘플링을 위하여 필요한 제어신호를 발생하기 위하여 유용한 진폭, 주파수 및 신호 파형정보를 포함하는 복수의 데이터 샘플신호를 제공하는 데이터 샘플신호(105a, 105, 105c, 105d)를 제공한다.

본 발명의 구조 및 동작방법에서의 다양한 수정 및 변경이 본 발명의 범위와 정신을 벗어남이 없이 본 기술이 속하는 기술분야에서 통상의 지식을 가진 자에게자명할 것이다. 비록 본 발명이 특정된 바람직한 실시예와 관련하여 기술되었지만 청구된 그와같은 실시예에 한정되는 것은 아니다. 다음의 청구범위는 본 발명의 범위를 정하는 것이며 그와 같은 청구범위의 범위내의 구조와 방법 및 그 균등물을 포함한다.

Claims

등화기 제어신호를 수신하여 케이블로부터 입력 데이터신호를 적응적으로 등화하여 상기 입력 데이터신호에 대응하는 등화된 데이터신호를 제공하는 적응신호등화기;

상기 적응신호등화기에 접속되며, 복수의 샘플링 제어신호를 수신하여 상기 등화된 데이터신호를 수신 및 샘플링하고, 복수의 데이터 샘플신호중의 적어도 하나를 제공하며, 상기 복수의 데이터샘플신호는 상기 등화된 데이터신호의 피크-피크 진폭을 타나내는 제 1 데이터 샘플신호와 상기 등화된 데이터 신호의 크기 대 시간 특성을 나타내는 제 2 데이터 샘플신호를 포함하는, 신호 샘플러; 및

상기 신호 샘플러와 상기 적응신호등화기에 접속되며, 복수의 데이터 샘플신호중 적어도 하나를 수신 및 처리하여 상기 등화기 제어신호를 제공하는 등화기 제어기를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 1 항에 있어서, 상기 적응신호 등화기는 신호주파수에 따라 증가하는 신호이득을 가지는 증폭기를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 1 항에 있어서, 상기 신호 샘플러는,

상기 복수의 샘플링 제어신호와 상기 등화된 데이터신호를 수신하여 복수의피크 샘플신호를 제공하며, 상기 복수의 피크 샘플신호들 각각은 상기 복수의 샘플링 제어신호중 대응하는 것에 의하여 정의되는 시간구간동안 상기 등화된 데이터신호의 진폭 피크를 나타내는, 복수의 신호 피크 트랙커; 및

상기 복수의 신호 피크 트랙커에 접속되며, 상기 복수의 피크샘플신호를 수신하여 선택적으로 승산하고 합산하여 데이터 샘플신호중 적어도 하나를 제공하는 복수의 신호결합기를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 1 항에 있어서, 상기 제 2 데이터 샘플 신호는 양의 진폭 피크들 사이의 차와 상기 등화된 데이터신호의 음의 진폭 피크들 사이의 차의 합을 나타내는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 1 항에 있어서,

상기 복수의 데이터 샘플신호중 적어도 하나는 제 1 및 제 2 데이터 샘플신호를 포함하며; 그리고

상기 등화기 제어기는

상기 제 1 데이터 샘플신호와 복수의 비교기준신호를 수신 및 비교하여 상기 제 1 데이터 샘플신호가 상기 복수의 비교 기준신호중 하나보다 크며 상기 복수의 비교기준신호중 다른 하나보다 작은 진폭을 가지는가의 여부를 표시하는 비교제어신호를 제공하기 위한 신호비교회로; 및

상기 신호비교회로에 접속되며, 상기 비교결과신호를 수신하여 상기 제 1 및 제 2 데이터 샘플신호를 수신 및 선택하여 처리하여 상기 등화기 제어신호를 제공하는 신호선택기 및 처리기를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 1 항에 있어서, 상기 등화기 제어기는

상기 복수의 데이터 샘플신호중 적어도 하나를 처리하여 데이터 존재 제어신호를 제공하는 신호처리회로;

상기 신호처리회로에 접속되며, 입력 검출신호를 수신하여 상기 데이터 존재 제어신호와 데이터 부존재 제어신호사이를 수신 및 선택하여 상기 등화기 제어신호를 제공하는 신호선택기; 및

상기 신호선택기에 접속되며, 상기 입력 데이터신호를 검출하여 상기 입력검출신호를 제공하는 신호검출기를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 1 항에 있어서,

상기 신호 샘플러에 접속되며, 상기 등화된 데이터신호를 수신하여 상기 복수의 데이터샘플신호의 일부를 슬라이스하여 상기 복수의 데이터 샘플신호의 상기 부분중 각각의 것들 사이의 제 1 가중 차이에 해당하는 제 1 데이터 슬라이스 신호와 상기 복수의 데이터 샘플신호의 상기 부분중 각각의 것들 사이의 제 2 가중 차이에 해당하는 제 2 데이터 슬라이스 신호를 포함하는 복수의 데이터 슬라이스 신호를 제공하는 신호슬라이서; 및

상기 신호 슬라이서와 상기 신호 샘플러에 접속되며, 상기 제 1 및 제 2 데이터 슬라이스 신호를 수신하고 처리하도록 구성되어 상기 복수의 샘플링 제어신호를 제공하는 샘플러 제어기를 더 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 7 항에 있어서,

상기 신호 슬라이서는 상기 복수의 데이터 샘플신호의 상기 부분중의 상기 각각의 차이를 상기 등화된 데이터신호와 비교하도록 구성되어 상기 복수의 데이터 슬라이스 신호로써 복수의 비교결과신호를 생성하기 위한 복수의 신호비교회로를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 7 항에 있어서, 상기 샘플러 제어기는 상기 제 1 및 제 2 데이터 슬라이스 신호에 클록하여 상기 복수의 샘플링 제어신호로서 복수의 타이밍 신호를 공급하는 복수의 클럭된 상태기를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 7 항에 있어서, 상기 신호슬라이서에 접속되며, 선택기 제어신호를 수신하여 상기 복수의 데이터 슬라이스 신호중에서 수신 및 선택하여 상기 입력 데이터신호에 해당하는 출력데이터 신호를 생성하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 2 항에 있어서,

상기 입력 및 등화된 데이터신호는 그와 관련된 데이터신호 베이스라인을 포함하며;

상기의 복수의 데이터 샘플신호는 상기 등화된 데이터신호의 복수의 양의 진폭 피크의 가중 평균과 상기 등화된 데이터신호의 복수의 음의 진폭 피크의 가중 평균의 합산을 나타내는 데이터 샘플 피드백 신호를 더 포함하며;

상기 장치는 상기 신호 샘플러와 상기 적응 신호등화기사이에 접속되며, 상기 데이터 샘플 피드백 신호를 수신 및 처리하도록 구성되어 상기 데이터신호 베이스라인을 구축 및 유지하는 베이스라인 정정기를 더 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 1 항에 있어서,

상기 입력 및 등화된 데이터신호는 그와 관련된 데이터신호 베이스라인을 포함하며;

상기의 복수의 데이터 샘플신호는 상기 등화된 데이터신호의 복수의 양의 진폭 피크의 가중 평균과 상기 등화된 데이터신호의 복수의 음의 진폭 피크의 가중 평균의 합산을 나타내는 데이터 샘플 피드백 신호를 더 포함하며;

상기 장치는 상기 신호 샘플러와 상기 적응 신호등화기사이에 접속되며, 상기 데이터 샘플 피드백 신호를 수신 및 처리하도록 구성되어 상기 데이터신호 베이스라인을 구축 및 유지하는 베이스라인 정정기를 더 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
복수의 샘플링 제어신호를 수신하여 입력 데이터신호를 샘플링하여 복수의 데이터 샘플신호중 적어도 하나를 제공하는, 상기 복수의 데이터 샘플신호는 상기 입력 데이터신호의 복수의 양의 진폭 피크의 가중 평균을 나타내는 제 1 데이터 샘플신호와 상기 입력 데이터신호의 복수의 음의 진폭 피크의 가중 평균을 나타내는 제 2 데이터 샘플신호를 포함하는, 신호 샘플러;

상기 신호 샘플러에 접속되며, 상기 입력 데이터신호를 수신하여 상기 복수의 데이터 샘플신호중 적어도 하나를 슬라이스하여 복수의 데이터 슬라이신 신호중 적어도 하나를 제공하는, 상기 복수의 데이터 슬라이스신호가 상기 제 1 및 제 2 데이터 샘플신호들 사이의 제 1 가중차에 해당하는 제 1 데이터 슬라이스 신호와 상기 제 1 및 제 2 데이터 샘플신호들 사이의 제 2 가중차에 해당하는 제 2 데이터 슬라이스 신호를 포함하는, 신호슬라이서; 및

상기 신호슬라이서 및 상기 신호 샘플러에 접속되며, 상기 복수의 데이터 슬라이스 신호중 하나를 수신 및 처리하도록 구성되어 상기 복수의 샘플링 제어신호를 제공하는 샘플러 제어기를 포함하는 것을 특징으로 하는 고속데이터 수신기를 포함하는 장치.
제 13 항에 있어서, 상기 신호 샘플러는

상기 복수의 샘플링 제어신호와 상기 입력 데이터신호를 수신하여 복수의 피크 샘플신호를 제공하는, 상기 복수의 피크 샘플중 각각은 상기 복수의 샘플링 제어신호중 대응하는 것에 의하여 정의되는 시간구간동안 상기 입력 데이터신호의 진폭 피크를 타나내는, 복수의 신호 피크 트랙커; 및

상기 복수의 신호 피크 트랙커에 접속되며, 상기 복수의 피크샘플신호를 수신 및 선택적으로 승산하고 합산하도록 구성되어 상기 복수의 데이터 샘플신호중 적어도 하나를 제공하는 복수의 신호결합기를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 13 항에 있어서,

상기 복수의 데이터 샘플신호중 적어도 하나는 상기 제 1 및 제 2 데이터 샘플신호를 포함하며,

상기 신호슬라이서는 상기 제 1 및 제 2 데이터 샘플신호사이의 차이와 상기 등화된 데이터신호를 비교하여 상기 복수의 데이터 슬라이스 신호중 적어도 하나로서 복수의 비교결과 신호를 제공하는 복수의 신호비교회로를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 13 항에 있어서,

상기 샘플러 제어기는 상기 복수의 데이터 슬라이스 신호중 적어도 하나에 클럭하여 상기 복수의 샘플링 제어신호로서 복수의 타이밍신호를 제공하는 적어도 하나의 클럭된 상태기를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 13 항에 있어서,

상기 적어도 하나의 복수의 데이터 슬라이스 신호는 하나 이상의 데이터 슬라이스 신호를 포함하며,

상기 장치는 상기 신호 슬라이서에 접속되며, 선택기 제어신호를 수신하여 하나 이상의 데이터 슬라이스 신호중에서 수신 및 선택하여 상기 입력데이터 신호에 대응하는 출력데이터 신호를 제공하는 신호선택기를 더 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 13 항에 있어서,

상기 입력 데이터신호는 그와 관련된 데이터신호 베이스라인을 포함하며;

상기의 복수의 데이터 샘플신호는 상기 입력 데이터신호의 복수의 양의 진폭 피크의 가중 평균과 상기 입력 데이터신호의 복수의 음의 진폭 피크의 가중 평균의 합산을 나타내는 데이터 샘플 피드백 신호를 더 포함하며;

상기 장치는 상기 신호 샘플러의 양단에 접속되며, 상기 데이터 샘플 피드백 신호를 수신 및 처리하여 상기 데이터신호 베이스라인을 구축 및 유지하는 베이스라인 정정기를 더 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
데이터 샘플 피드백신호 및 그와 관련된 데이터 신호 베이스 라인을 가지는 입력 데이터신호를 수신하여 상기 데이터신호 베이스라인을 구축 및 유지하는 베이스라인 정정기; 및

상기 베이스라인 정정기에 접속되며, 복수의 샘플링 제어신호를 수신하여, 상기 구축 및 유지된 데이터 신호 베이스라인을 가지고 상기 입력데이터 신호를 수신 및 샘플링하여 상기 데이터 샘플 피드백 신호를 제공하는, 상기 데이터 샘플 피드백 신호는 상기 데이터신호의 복수의 양의진폭 피크의 가중 평균과 상기 데이터신호의 복수의 음의 진폭 피크의 가중된 평균의 합을 표시하는, 신호 샘플러를 포함하는 것을 특징으로 하는 고속데이터 수신기를 포함하는 장치.
제 19 항에 있어서, 상기 베이스라인 정정기는

상기 데이터 샘플 피드백 신호 및 베이스라인 기준신호를 수신 및 합산하여 베이스라인 정정신호를 제공하는 제 1 신호 합산기;

상기 제 1 신호 합산기에 접속되며, 상기 베이스라인 정정신호를 필터링하도록 구성되는 필터; 및

상기 필터에 접속되며, 상기 필터된 베이스라인 정정신호와 상기 입력 데이터신호를 수신 및 합산하도록 구성되어 상기 구축 및 유지된 데이터신호 베이스라인을 가지는 상기입력 데이터신호를 공급하는 제 2 신호 합산기를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 19 항에 있어서, 상기 신호 샘플러는

상기 복수의 샘플링 제어신호와 상기 베이스라인 정정된 입력 데이터신호를 수신하도록 구성되어 복수의 피크 샘플신호를 공급하는, 상기 복수의 피크샘플신호 각각은 상기 복수의 샘플링 제어신호중의 대응되는 하나에 의하여 정의되는 시간간격동안 상기 베이스라인 정정된 입력데이터 신호의 진폭 피크를 나타내는, 복수의 신호피크 트랙커; 및

상기 복수의 신호피크 트랙커에 접속되며, 상기 복수의 피크 샘플신호를 수신하여 선택적으로 승산하도록 구성되어 상기 데이터 샘플 피드백 신호를 제공하는 복수의 신호결합기를 포함하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
제 19 항에 있어서, 상기 신호 샘플러는 등화기 제어신호를 수신하여 상기 입력 데이터신호의 적응등화를 수행하는 것을 특징으로 하는 고속 데이터 수신기를 포함하는 장치.
등화기 제어신호를 수신하고 케이블로부터 입력 데이터신호를 수신하여 적응 등화하여 상기 입력 데이터신호에 대응하는 등화된 데이터신호를 발생하는 단계;

복수의 샘플링 제어신호를 수신하고 상기 등화된 데이터신호를 샘플링하고, 복수의 데이터 샘플신호중에서 적어도 하나를 발생하는, 상기 복수의 데이터샘플신호가 상기 등화된 데이터신호의 피크-피크 진폭을 타나내는 제 1 데이터 샘플신호와 상기 등화된 데이터 신호의 크기 대 시간 특성을 나타내는 제 2 데이터 샘플신호를 포함하는, 단계; 및

상기 복수의 데이터 샘플신호중 적어도 하나를 처리하여 상기 등화기 제어신호를 발생하는 단계를 포함하는 것을 특징으로 하는 고속 데이터 수신방법
제 23 항에 있어서, 복수의 샘플링 제어신호를 수신하여 상기 등화된 데이터신호를 샘플링하고 복수의 데이터 샘플신호를 발생하는 상기 단계는

상기 복수의 샘플링 제어신호와 상기 등화된 데이터신호를 수신하여 복수의 피크 샘플신호를 발생하는, 상기 복수의 피크 샘플중 각각이 상기 복수의 샘플링 제어신호중 대응하는 것에 의하여 정의되는 시간구간동안 상기 등화된 데이터신호의 진폭 피크를 타나내는, 단계; 및

상기 복수의 피크샘플신호를 선택적으로 승산 및 합산하여 복수의 데이터 샘플신호중 적어도 하나를 발생하는 단계를 포함하는 것을 특징으로 하는 고속 데이터 수신방법.
제 23 항에 있어서, 상기 복수의 데이터 샘플신호중 적어도 하나를 수신하여 등화기 제어신호를 발생하는 단계는,

상기 복수의 샘플 데이터를 처리하는 단계;

상기 제 1 데이터 샘플신호 및 복수의 비교기준신호를 비교하여 제 1 데이터 샘플 신호가 상기 복수이 비교기준신호중 하나보다 더 큰 그리고 더 작은 진폭을 가지는가의 여부를 표시하는 비교결과신호를 발생하는 것을 특징으로 하는 고속 데이터 수신방법.
제 23 항에 있어서, 상기 방법은,

상기 등화된 데이터신호를 수신하여 상기 복수의 데이터 샘플신호의 일부를 슬라이싱하여 상기 복수의 데이터 샘플신호의 상부 부분의 개별적인 것들의 제 1 가중된 차이에 해당하는 제 1 데이터 슬라이스신호 및 상기 복수의 데이터 샘플신호들의 상기 부분의 개별적인 것들 사이의 제 2 가중된 차이에 해당하는 제 2 데이터 슬라이스신호를 포함하는 복수의 데이터 슬라이스 신호를 발생하는 단계; 및

상기 제 1 및 제 2 데이터 슬라이스신호를 수신 및 처리하여 상기 복수의 샘플링 제어신호를 발생하는 단계를 더 포함하는 것을 특징으로 하는 고속 데이터 수신방법.
제 26 항에 있어서,

상기 입력 및 등화된 데이터 신호는 그와 관련된 데이터 신호 베이스라인을 포함하며,

상기 복수의 데이터 샘플신호는 상기 등화된 데이터신호의 복수의 양의 진폭피크의 가중 평균과 상기 등화된 데이터신호의 복수의 음의 진폭 피크의 가중 평균의 합산을 표시하는 데이터샘플 피드백 신호를 더 포함하며,

상기 데이터 샘플 피드백신호를 수신 및 처리하며 상기 데이터 신호 베이스라인을 구축 및 유지하는 단계를 더 포함하는 것을 특징으로 하는 고속 데이터 수신방법.
제 23 항에 있어서,

상기 입력 및 등화된 데이터 신호는 그와 관련된 데이터 신호 베이스라인을 포함하며,

상기 복수의 데이터 샘플신호는 상기 등화된 데이터신호의 복수의 양의 진폭 피크의 가중 평균과 상기 등화된 데이터신호의 복수의 음의 진폭 피크의 가중된 평균의 합산을 표시하는 데이터샘플 피드백 신호를 더 포함하며,

상기 데이터 샘플 피드백신호를 수신 및 처리하며 상기 데이터 신호 베이스라인을 구축 및 유지하는 단계를 더 포함하는 것을 특징으로 하는 고속 데이터 수신방법.
입력 데이터신호를 수신하는 단계;

복수의 샘플링 제어신호를 수신하여 상기 입력 데이터신호를 샘플링하고 복수의 데이터 샘플 신호중 적어도 하나를 발생하는, 상기 복수의 데이터 샘플신호는 상기 입력 데이터신호의 복수의 양의 진폭 피크의 가중된 평균을 나타내는 제 1 데이터 샘플신호와 상기 입력데이터 신호의 복수의 음의 진폭 피크의 가중된 평균을 나타내는 제 2 데이터 샘플신호를 포함하는, 단계;

상기 입력 데이터 신호에 따라 상기 복수의 데이터 샘플신호의 적어도 하나를 슬라이싱하여 상기 복수의 데이터 슬라이스신호중의 적어도 하나를 발생하는, 상기 복수의 데이터 슬라이스 신호는 제 1 및 제 2데이터 샘플신호들 사이의 제 1 가준된 차이에 해당하는 제 1 데이터 슬라이스 신호 및 상기 제 1 및 제 2 데이터 샘플신호들 사이의 제 2 가중된 차에 해당하는 제 2 데이터 슬라이스 신호를 포함하는, 단계; 및

상기 복수의 데이터 슬라이스 신호중 적어도 하나를 처리하여 상기 복수의 샘플링 제어신호를 발생하는 단계를 포함하는 것을 특징으로 하는 고속 데이터 수신방법.
제 29 항에 있어서, 복수의 샘플링 제어신호를 수신하여 상기 입력 데이터신호를 샘플링하고 복수의 데이터 샘플신호를 발생하는 상기 단계는

상기 복수의 샘플링 제어신호와 상기 입력 데이터신호를 수신하고 복수의 피크 샘플신호를 발생하는, 상기 복수의 피크 샘플신호중 각각은 상기 복수의 샘플링 제어신호중 대응하는 것에 의하여 정의되는 시간구간동안 상기 입력 데이터신호의 진폭 피크를 타나내는, 단계; 및

상기 복수의 피크샘플신호를 선택적으로 승산 및 합산하여 상기 복수의 데이터 샘플신호중 적어도 하나를 발생하는 단계를 포함하는 것을 특징으로 하는 고속데이터 수신방법.
제 29 항에 있어서, 상기 복수의 데이터 샘플신호중 적어도 하나는 상기 제 1 및 제 2 데이터 샘플신호를 포함하며;

상기 입력 데이터신호에 따라 상기 복수의 데이터 샘플신호중 적어도 하나를 슬라이싱하여 복수의 데이터 슬라이스 신호중 적어도 하나를 발생하는 상기 단계는 상기 제 1 및 제 2 데이터 샘플신호들사이의 차이와 상기 등화된 데이터선호를 비교하여 상기 복수의 데이터 슬라이스 신호중 적어도 하나로서 복수의 비교결과신호를 발생하는 단계를 포함하는 것을 특징으로 하는 고속 데이터 수신방법.
제 29 항에 있어서, 상기 복수의 데이터 슬라이스신호중 적어도 하나를 처리하여 상기 복수의 샘플링 제어신호를 발생하는 단계는

적어도 하나의 클러된 상태기에 상기 복수의 데이터 슬라이스 신호중 적어도 하나를 클럭킹하여 상기 복수의 샘플링 제어신호로써 복수의 타이밍신호를 발생하는 단계를 포함하는 것을 특징으로 하는 고속 데이터 수신방법.
제 28 항에 있어서,

상기 입력 데이터 신호는 그와 관련된 데이터 신호 베이스라인을 포함하며,

상기 복수의 데이터 샘플신호는 상기 입력 데이터신호의 복수의 양의 진폭 피크의 가중 평균과 상기 입력 데이터신호의 복수의 음의 진폭 피크의 가중 평균의합산을 표시하는 데이터 샘플 피드백 신호를 더 포함하며,

상기 데이터 샘플 피드백신호를 수신 및 처리하여 상기 데이터 신호 베이스라인을 구축 및 유지하는 단계를 더 포함하는 것을 특징으로 하는 고속 데이터 수신방법.
데이터 샘플 피드백 신호 및 그와 관련된 데이터 신호 베이스라인을 가지는 입력 데이터신호를 수신하여 상기 데이터신호 베이스라인을 구축 및 유지하는 단계;

복수의 샘플링 제어신호를 수신하여 상기 구축 및 유지된 데이터 신호베이스라인을 가지는 상기 입력 데이터신호를 샘플링하여 상기 데이터 샘플 피드백 신호를 발생하는 단계를 포함하며,

상기 데이터 샘플 피드백 신호는 상기 복수의 데이터 신호의 양의 진폭 피크의 가준된 평균과 상기 복수의 데이터신호의 음의 진폭 피크의 가중된 평균의 합산을 표시하는 것을 특징으로 하는 고속 데이터 수신방법.
제 34 항에 있어서, 데이터 샘플 피드백 신호 및 그와 관련된 데이터 신호 베이스라인을 가지는 입력 데이터신호를 수신하여 상기 데이터신호 베이스라인을 구축 및 유지하는 상기 단계;

상기 데이터 샘플 피드백 신호와 베이스라인 기준신호를 수신 및 합산하여 베이스라인 정정신호를 발생하는 단계;

상기 베이스라인 정정신호를 필터링하는 단계; 및

상기 필터링된 베이스라인 정정신호와 상기 입력 데이터신호를 합산하여 상기 구축 및 유지된 데이터 신호 베이스라인을 가지는 상기 입력 데이터신호를 발생하는 단계를 포함하는 것을 특징으로 고속 데이터 수신방법.
제 34 항에 있어서, 복수의 샘플링 제어신호를 수신하여 상기 구축 및 유지된 데이터 신호베이스라인을 가지는 상기 입력 데이터신호를 샘플링하여 상기 데이터 샘플 피드백 신호를 발생하는 상기 단계는

상기 복수의 샘플링 제어신호와 상기 베이스라인 정정된 입력 데이터신호를 수신하여 복수의 피크 샘플신호를 발생하며, 상기 복수의 피크 샘플의 각각이 상기 복수의 샘플링 제어신호중 대응하는 하나에 의하여 정의되는 시간구간동안 상기 베이스라인 정정된 입력 데이터신호의 진폭 피크를 나타내는 단계; 및

상기 복수의 피크샘플신호를 선택적으로 승산 및 합산하여 상기 데이터 샘플 피드백 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 고속 데이터 수신방법.