KR920005366A - 반도체소자 제조공정의 금속증착방법 - Google Patents

반도체소자 제조공정의 금속증착방법 Download PDF

Info

Publication number
KR920005366A
KR920005366A KR1019900012330A KR900012330A KR920005366A KR 920005366 A KR920005366 A KR 920005366A KR 1019900012330 A KR1019900012330 A KR 1019900012330A KR 900012330 A KR900012330 A KR 900012330A KR 920005366 A KR920005366 A KR 920005366A
Authority
KR
South Korea
Prior art keywords
metal
semiconductor device
manufacturing process
device manufacturing
deposition method
Prior art date
Application number
KR1019900012330A
Other languages
English (en)
Other versions
KR930001855B1 (ko
Inventor
김창렬
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900012330A priority Critical patent/KR930001855B1/ko
Publication of KR920005366A publication Critical patent/KR920005366A/ko
Application granted granted Critical
Publication of KR930001855B1 publication Critical patent/KR930001855B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체소자 제조공정의 금속증착방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 1a : 몰리브덴 실리사이드 2 : 알루미늄

Claims (3)

  1. 스퍼터링 방법에 의한 금속 박막 증착공정에 있어서, 확산억제 금속을 일정두께로 형성하는 단계, 상기 확산억제금속위에 동일챔버내의 격리된 타겟 및 가열장치를 사용하여 금속을 저온 및 고온에서 차례로 증착하여 일정 두께의 금속 박막을 형성하는 단계, 상기 금속위에 전류흐름 및 응력에 의한 금속이동도를 저하시키기 위한 금속을 일정두께로 형성하는 단계를 순차적으로 구비함을 특징으로 하는 반도체소자 제조공정의 금속증착방법.
  2. 제1항에 있어서, 확산억제금속 및 금속이동도를 저하시키기 위한 금속은 몰리브덴사이드로 하여 상온, 800-1500W, 4-9μAr 압력에서 각각 약 100-250Å, 약 200-1000Å의 두께로 형성하고, 금속은 알루미늄으로 하여 상온, 5-8㎾, 4-9μ AR의 압력에서 약 600-2000Å의 두번째 먼저 증착하고 다시 400-550℃의 고온, 6-12KW, 4-9u Ar의 압력에서 약 4000-8000Å의 두께로 두번 증착하여 알루미늄박막을 형성하는 것을 특징으로 하는 반도체 소자 제조공정의 금속증착방법.
  3. 제2항에 있어서, 알루미늄은 0.5-1.0%의 실리콘과 0.3-1.0%의 구리가 포함된 것으로 하고, 몰리브덴 실리사이드는 MOSi2.1-2.4로 함을 특징으로 하는 반도체 소자 제조공정의 금속증착방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900012330A 1990-08-10 1990-08-10 반도체소자 제조공정의 금속증착방법 KR930001855B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900012330A KR930001855B1 (ko) 1990-08-10 1990-08-10 반도체소자 제조공정의 금속증착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012330A KR930001855B1 (ko) 1990-08-10 1990-08-10 반도체소자 제조공정의 금속증착방법

Publications (2)

Publication Number Publication Date
KR920005366A true KR920005366A (ko) 1992-03-28
KR930001855B1 KR930001855B1 (ko) 1993-03-15

Family

ID=19302228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012330A KR930001855B1 (ko) 1990-08-10 1990-08-10 반도체소자 제조공정의 금속증착방법

Country Status (1)

Country Link
KR (1) KR930001855B1 (ko)

Also Published As

Publication number Publication date
KR930001855B1 (ko) 1993-03-15

Similar Documents

Publication Publication Date Title
KR950021220A (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
KR840003530A (ko) 단결정막의 제조 방법
KR850002172A (ko) 반도체장치 제조방법
ES2058354T3 (es) Metodo para depositar wolframio sobre silicio en un procedimiento cvd que no es autolimitante y dispositivo semiconductor fabricado por el.
KR920005366A (ko) 반도체소자 제조공정의 금속증착방법
KR960026403A (ko) 반도체 장치의 금속 배선 방법
KR940022706A (ko) 비아콘택 제조방법
KR980005677A (ko) 반도체 소자의 실리사이드 형성방법
KR970043349A (ko) 다중압력을 이용한 구리 화학기상증착에 의한 박막형성방법
KR960002683A (ko) 금속배선 형성방법
GB2239661A (en) Semiconductor devices provided with two metallic films
KR910015008A (ko) 금속배선방법
KR920001684A (ko) 반도체 집적회로의 금속 배선방법
KR960005798A (ko) 저저항 콘택을 갖는 비트라인 및 그 제조방법
KR930005253A (ko) 박막 트랜지스터의 제조방법
KR970052936A (ko) 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법
KR950021077A (ko) 실리사이드 플러그 형성방법
JPS6489469A (en) Field-effect transistor and manufacture thereof
KR930011117A (ko) 블랭킷 cvd텅스텐 형성방법
KR910020812A (ko) 반도체 장치에서 금속 배선의 형성방법
KR960005797A (ko) 반도체소자 배선 형성방법
KR970003858A (ko) 선택적 증착법을 이용한 전도막 형성방법
KR930024105A (ko) 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법
KR980005497A (ko) 폴리사이드 구조의 전도막 형성방법
KR970018073A (ko) 텅스텐 폴리사이드 게이트 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030218

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee