KR920003562A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR920003562A KR920003562A KR1019900010957A KR900010957A KR920003562A KR 920003562 A KR920003562 A KR 920003562A KR 1019900010957 A KR1019900010957 A KR 1019900010957A KR 900010957 A KR900010957 A KR 900010957A KR 920003562 A KR920003562 A KR 920003562A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- regions
- conductivity type
- region
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims 4
- 238000005468 ion implantation Methods 0.000 claims 10
- 239000012535 impurity Substances 0.000 claims 5
- 238000009792 diffusion process Methods 0.000 claims 4
- 238000000034 method Methods 0.000 claims 4
- 230000003213 activating effect Effects 0.000 claims 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(A)∼(F)도는 이 발명에 따른 써모스 트랜지스터의 제조공정도이다.
Claims (6)
- 반도체장치의 제조방법에 있어서, 제1도전형의 반도체기판의 소정부분에 상기 제1도전형과 다른 도전형인 제2도전형의 불순물로 제1 및 제2 이온주입영역을 각각 다른 깊이로 형성하는 공정과, 상기 제1 및 제2 이온주입영역 이외의 부분에 제1도전형의 제3 이온주입영역을 형성하는 공정과, 상기 제1, 제2 및 제3 이온주입영역의 불순물들을 활성화시켜 제1, 제2 및 제3웰을 형성하는 공정과, 상기 제2 및 제3웰의 소정부분에 필드산화막을 형성하여 제1 및 제2트랜지스터 영역을 한정하는 공정과, 상기 제1 및 제2트랜지스터 영역의 상부에 게이트전극들을 형성하는 공정과, 상기 제2 및 제3웰 표면의 제1 및 제2트랜지스터 영역에 제1 및 제2 도전형의 제4 및 제6 이온주입영역과 제1 및 제2 트랜지스터 이외의 영역에 제2 및 제1 도전형의 제7 및 제5이온주입영역을 형성하는 공정과, 상기 제4, 제5, 제6 및 제7 이온주입영역의 불순물을 활성화시켜 제1, 제2, 제3 및 제4 확산영역을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제1 이온주입영역은 0.7∼1MeV의 에너지로 하여 5∼6㎛정도의 깊이에 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 제2 및 제3 이온주입영역은 각각 동일한 도전형이며 확산계수가 다른 적어도 2개의 불순물들로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제3항에 있어서, 상기 불순물들은 N형일때 As 및 인이고, P형일때 Br 및 BF2임을 특징으로 하는 반도체장치의 제조방법.
- 제3항에 있어서, 상기 제3 이온주입영역은 두꺼운 산화막을 마스크로 하여 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제2 확산영역은 제1도전형이고, 제4확산영역은 제2도전형임을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010957A KR930006138B1 (ko) | 1990-07-19 | 1990-07-19 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010957A KR930006138B1 (ko) | 1990-07-19 | 1990-07-19 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003562A true KR920003562A (ko) | 1992-02-29 |
| KR930006138B1 KR930006138B1 (ko) | 1993-07-07 |
Family
ID=19301423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900010957A KR930006138B1 (ko) | 1990-07-19 | 1990-07-19 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930006138B1 (ko) |
-
1990
- 1990-07-19 KR KR1019900010957A patent/KR930006138B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930006138B1 (ko) | 1993-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850006656A (ko) | 반도체 집적회로장치의 제조방법 | |
| KR840004830A (ko) | 상보형 집적회로 제작 프로세스 | |
| KR870000763A (ko) | 반도체 장치 및 그 제조방법 | |
| KR840001392A (ko) | 절연 게이트형 전계효과 트랜지스터(Insulated gate field effect transistor) | |
| KR910019246A (ko) | 자동배열된 실리사이드 cmos 처리에서의 esd 보호용 n- 채널 클램프 | |
| KR960002556A (ko) | 반도체소자 및 그 제조방법 | |
| KR970024265A (ko) | 반도체 장치 | |
| KR860006830A (ko) | 반도체 집적회로 장치의 제조방법 | |
| KR950021769A (ko) | 샐로우 접합 전계 효과 트랜지스터 제조 방법 | |
| KR880010506A (ko) | 접합형 전계효과트랜지스터 및 그 제조방법 | |
| KR860009489A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR890011116A (ko) | 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법 | |
| KR920003562A (ko) | 반도체 장치의 제조방법 | |
| JPS5723259A (en) | Complementary type mos semiconductor device | |
| KR870010544A (ko) | 반도체 기억장치 및 그 제조 방법 | |
| KR900017190A (ko) | 반도체 집적회로 장치 | |
| KR940006277A (ko) | 반도체 장치 | |
| KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR880010508A (ko) | 반도체장치와 그 제조방법 | |
| KR950026008A (ko) | 게이트전극 공유 트랜지스터 | |
| KR960002891A (ko) | 반도체소자 및 그 제조방법 | |
| KR930011223A (ko) | 바이씨모스 트랜지스터 및 그 제조방법 | |
| KR920015640A (ko) | 고압용 반도체 장치 | |
| KR920022555A (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060630 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |