KR920001292B1 - 전하축적 영역이 있는 영상센서 - Google Patents

전하축적 영역이 있는 영상센서 Download PDF

Info

Publication number
KR920001292B1
KR920001292B1 KR1019880013048A KR880013048A KR920001292B1 KR 920001292 B1 KR920001292 B1 KR 920001292B1 KR 1019880013048 A KR1019880013048 A KR 1019880013048A KR 880013048 A KR880013048 A KR 880013048A KR 920001292 B1 KR920001292 B1 KR 920001292B1
Authority
KR
South Korea
Prior art keywords
potential
channel mos
floating electrode
charge
image sensor
Prior art date
Application number
KR1019880013048A
Other languages
English (en)
Other versions
KR890007569A (ko
Inventor
아끼라 다께이
데루유끼 나베따
데쓰오 니시까와
에이찌 나가이
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019870006650A external-priority patent/KR910001292B1/ko
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Priority to KR1019880013048A priority Critical patent/KR920001292B1/ko
Publication of KR890007569A publication Critical patent/KR890007569A/ko
Application granted granted Critical
Publication of KR920001292B1 publication Critical patent/KR920001292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/51—Control of the gain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

내용 없음.

Description

전하축적 영역이 있는 영상센서
제1도는 본 발명의 실시예를 보인도.
제2도는 제1도의 라인 Ⅱ-Ⅱ을 따라 취한 종단면도와 포토다이오드에서 생성되는 전하의 흐름도.
제3도는 부동전극 전위와 축적전하 양과의 관계를 나타낸 그래프.
제4a도 내지 제4d도는 본 발명의 실시예의 동작을 설명하는 파형도.
제5도는 본 발명의 실시예 2를 보인도.
제6도는 본 발명의 실시예 3을 보인도.
제7도는 제6도에 도시한 제어회로 50의 회로도.
제8도는 제6도에 도시한 회로를 개선시킨 회로의 회로도.
본 발명은 영상센서에 관한 것으로, 특히 전하축적 영역을 지닌 결합 소자영상센서 등의 영상센서에 관한 것이다. 특히, 본 발명은 상기 각 전하축적 영역에 형성된 부동전극들의 전위를 개별적으로 관리하여 실시간내에 가장 많이 축적된 전하량과 가장작게 축적된 전하량을 검출할 수 있는 영상센서에 관한 것이다. 본 발명은 카메라 등에 적용시킬 수 있다.
공지되어 있는 바와같이, 전하결합 소자와 같은 고체 영상소자(이하 간단히 CCD 영상센서라 한다)는 팩시밀리, 카메라 등의 여러분야에서 널리 사용되고 있다. 종래의 CCD 영상센서는 및의 조사에 의하여 생성되어 전하축적 영역에 축적되었던 전하의 전송 기능만을 갖는다. 그런 CCD 영상센서는 팩시밀리 같이 처리될 광도의 범위가 제한되는 곳에 적용될 수 있지만, 단지 전하전송 기능만을 지닌 CCD 영상센서는 카메라와 같이 처리될 광도의 다이나믹 영역이 큰곳에는 적합하지 않다. 예를들면, CCD 영상센서에 설치된 포토다이오드에 인가된 광량이 물체의 강한 조사로 인하여 초과될 수도 있다. 이 경우 전하축적 영역에는 축적된 전하로 오버플로우된다. 반면에 포토다이오드로 수신한 광량이 불충분하면 영상센서의 감도는 저하되어서 영상센서는 충분히 그 기능을 발휘할 수가 없다.
따라서, 본 출원인은 상기 문제점을 해결한 CCD 영상센서를 일본공개 특허 출원 소61-226953에 제안하였다. 그 영상센서는 실시간에서 CCD 영상센서의 광 상태를 감지하여 전하가 전하축적 영역에 축적되는 시간을 결정하는 자동이득 제어 기능을 지녔다. 각 포토다이오드에 의하여 발생되어 CCD 영상센서의 각 전하축적영역에 축적되는 전하량의 평균치를 검출하여 CCD 영상센서의 광 상태를 얻는다. 전하 축적 영역들에 형성된 축적 전극들(부동전극들)을 상호연결 시켜서 상호 연결된 부동 전극들의 전위를 감시한다. CCD 영상센서가 수신한 광량에 따라 전위가 변한다.
측정전위는 전하 축적 영역들의 축적전하의 평균량에 해당한다. 상호연결 부동전극들의 전위가 기준전위를 넘는 경우에 CCD 영상센서에 오버플로우를 고려해야 하므로 이때 전하 전송 동작을 활성화시킨다.
그러나, 언급한 영상센서는 하기에 서술한 바와같은 문제점이 있다. 전하축적 영역들에 축적된 전하들의 평균량을 얻어 CCD 영상센서와 광상태를 감시한다. 그러므로, 비록 전하축적 영역에 과잉축적 영역이 과도한 전하로 오버플로우 하지만 전하의 평균량은 기준 전위보다 낮다. 또한 비록 최다 전하량과 최저 전하량이 매순간마다 변하지만 평균량을 거의 일정하게 유지시킨다. 즉, 전하의 평균량은 정확히 광도의 변화에 응하지 아니한다.
따라서, 본 발명의 목적은 상기 문제점을 해결한 영상센서를 제공하는 것이다.
본 발명의 다른 목적은 실시간에서 최다 축적 전하량 및/또는 최저 축적 전하량을 검출하여 영상센서와 광 상태를 감시할 수 있는 영상센서를 제공하는 것이다.
본 발명의 상기 목적을 달성하기 위한 구성요소는 다음과 같다. 각 포토다이오드로부터 전하를 축적하는 다수의 전하축적 영역들은 각 부동전극들을 포함하여, 그 전극의 전위는 각 전하축적 영역들에 축적된 전하량에 따라 변한다. 전하전송 영역들은 소정의 전송 클록에 응하여 다수의 전하 축적 영역으로부터 전하를 전송한다. 다수의 전위감시 트랜지스터들은 각 부동전극들의 전위변화를 각자 개별적으로 감시하는 각 부동전극들에 연결되어 있다. 출력회로는 최상의 전위와 최하의 전위중의 하나인 감시된 전위들 중에서 어느 한 전위에 따라 변하는 출력신호를 출력한다.
본 발명에 따른 다른 목적, 구성 및 있점은 첨부된 도면에 의거하여 상세히 서술하는 것으로부터 명백해질 것이다.
제1도 내지 제4도에 의거하여 본 발명의 바람직한 실시예를 서술한다. 각 포토다이오드에 있는 다수의 포텐셜웰(potential well)을 갖는 전하축적 영역에서 가장 큰 축적 전하량을 감지하도록 본 발명을 구성하였다.
CCD 영상센서 1은 광감지부 5, 전하 축적부 7 및 전송부 9로 구성되어 있고, 상기 부분들은 단일 실리콘 기판상에 형성된다. 광 감지부 5는 n개로 포토다이오트로 이루어졌다. 도면의 간략화를 위해 4개의 포토다이오드 51-54만을 도시하였다. CCD 영상센서 1의 다른 구성요소도 마찬가지이다. 제2도에 도시한 바와같이, 포토다이오드 51-54각각은 P-형 실리콘 기판 10에 형성된 n+-형 확산층 11을 포함한다. 투명한 실리콘 산화막 12를 실리콘 기판 10의 전표면상에 형성시킨다. 각 포토다이오드 5에 입사하는 광은 광의 여기 에너지로 인하여 전하 또는 전자 정공쌍을 생성한다. 생성전하는 바이어스 게이트 소오스전압 VBG가 인가되는 바이어스 게이트 전극 6밑의 기판 부분을 흘려서 전하축적부 7로 전송된다.
전하축적부 7은 다수의 전하축적 영역을 가지며, 그 각각은 금속산화 반도체(MOS) 구조를 갖는다. 즉, 전하축적 영역은 각 전하축적 게이트 71-74로 구성되고, 실리콘 기판 10상에 증착된 실리콘 산화막 12상에 형성되어 있다. MOS 구조는 관련 포토다이오드로 부터 전송된 전하를 축적하는 캐패시터를 형성한다. 전하축적 게이트 71-74각각은 부동 상태를 유지한다. 전하축적 게이트 71-74를 이하 부동전극이라 한다.
축적 전하량의 평균이 되도록 상술한 출원에 서술한 부동전극이 상호 연결되어 있다.
부동전극 71-74에는 각 n-채널 MOS 트랜지스터 T11-T14(이하 “NMOS 트랜지스터”라 한다)가 제공된다. NMOS 트랜지스터 T11-T14의 소오스는 각각 부동전극 71-74에 연결되며, NMOS 트랜지스터 T11-T14의 드레인에는 양의 정전압원 VA, 게이트에는 프리셋트 클록펄스 신호 P를 공급한다. 프리셋트 클록 펄스신호 P가 하이레벨로 절환되는 경우 NMOS 트랜지스터 T11-T14는 ON으로 되어 그로인해, 양의 전압원 VA가 부동전극 71-74에 가해져 부동전극 71-74가 프리셋트된다. 전원전압원 VA는 예를들면 +5V로 설정된다. 전원전압원 VA의 인가로 제2도에 도시되어 있는 바와같이 각각의 부동전극 71-74밑에 있는 실리콘 기판 10의 벌크부에서 포텐셜웰 PW가 형성된다.
전하가 축적되어 있지 않은 경우에 생기는 포텐셜웰 PW은 제2도에서 실선 B1으로 도시한 것이다. 포토다이오드에서 생성된 전하는 각 포텐셜웰 PW에 축적된다. 각 부동전극 7의 전위는 해당 포텐셜웰 PW에 축적된 전하량에 따라 변한다. 보통 부동상태를 유지하는 n 채널 MOS 캐패시터의 게이트 전극의 전위는 축적된 전하량이 증가함에 따라 제3도에 도시한 바와같이 감소된다. 결과적으로 부동전극 71-74는 상기와 같다. 즉, 부동전극 71-74는 각 포텐셜웰 PW에 축적전하가 없는 경우에 5V의 초기전위를 갖는다. 그리고 부동전극 71-74의 전위는 각 축적 전하량의 증가에 응하여 각각 감소된다. 다시말해서, 부동전극 71-74의 전위는 각 축적전하의 증가량에 따라 OV로 감소된다. 제2도의 점선 B2로 도시한 것이 감소전위이다.
전송부 9는 전송전극 91-94를 포함한다. 제1 및 제2전송클록 신호 Φ1및 Φ2를 전송 전극 91-94에 공급한다. 제1 및 제2전송 클록신호 Φ1및 Φ2는 동일한 충격계수(duty ratio)를 가지고 180°위상차가 난다. 각 포텐셜웰 PW에 축적된 전하는 전송 게이트 8에 전송게이트 클록신호 CTG의 인가에 응하여 각 전송전극 91-94밑에 있는 n-형 영역 13으로 전송된다. 제2도에서는 전송게이트 8에 전송 게이트 클록신호 CTG가 인가된 경우에 실선으로, 전송게이트 클록신호 CTG가 인가되지 아니한 경우에 점선으로 전위를 표시하였다. 그러고나서 제1 및 제2전송클록 신호 Φ1및 Φ2가 동기화되어 축적전하가 전송되고 출력단자 OUT를 통하여 연속적으로 독출된다.
P-채널 MOS 트랜지스터(이하 PMOS 트랜지스터라 한다) T21-T24는 각각 부동전극 71-74에 연결되어 있다. PMOS 트랜지스터 T21-T24의 게이트는 부동전극 71-74에 각각 연결되며, PMOS 트랜지스터 T21-T24의 드레인은 접지되어 있다. 각 PMOS 트랜지스터 T21-T24의 채널 양단 저항은 게이트 전위 또는 해당부동전극 71-74의 전위에 따라 변화한다는 것에 유념하자. 따라서 PMOS 트랜지스터 T21-T24는 가변저항의 역할을 한다. 예를들면, PMOS 트랜지스터 T21의 채널저항은 부동전극 71의 전위에 따라 변한다. 즉, 부동전극 71의 전위는 부동전극 71에 형성된 포텐셜웰 PW에 축적된 전하량에 따라 변한다. PMOS 트랜지스터 T21-T24의 소오스는 신호선 L1에 공통접속 되어 있다.
저항 R21의 한단은 신호선 L1에 연결되고, 타단은 NMOS 트랜지스터 T25의 소오스에 접속되어 있다. 그리고 NMOS 트랜지스터 T25의 드레인은 양의 전압원 VC에 연결된다. 양의 전압원 VC의 전위를 예를들어 5V로 설정하고, NMOS 트랜지스터 T25의 게이트에 바이어스 전압 VB1을 공급해주면 NMOS 트랜지스터는 ON이 되므로, VC선에 저항 R21의 타단을 직접연결할 수 있고 신호선 L1은 전압 VC의 전위에서 리셋트된다.
저항 R21의 저항치가 PMOS 트랜지스터 T21-T24의 채널저항 보다 훨씬크면 좋다. 그것은 신호선 L1의 전위를 PMOS 트랜지스터 T21-T24의 채널저항 중에서 최소 채널저항에 따라 결정할 수 있기 때문이다. 즉, 신호선 L1의 전위는 최소 채널저항을 지닌 PMOS 트랜지스터 이외의 다른 PMOS 트랜지스터에 의해 영향을 받는다. 최소 채널저항을 갖는 PMOS 트랜지스터와 결합된 포토다이오드는 최다량의 광을 받으므로 신호선 L1의 전위가 최다량의 광을 표시한다. 저항 R21의 저항치를 실제로 선택해서 PMOS 트랜지스터 T21-T24가 리셋트 상태에 있는 경우에 신호선 L1의 전위가 PMOS 트랜지스터 T21-T24의 저항율에 의해 정해진 전압과 거의 같게 된다.
신호선 L1은, 그의 드레인에서 전압원 VA을 공급받는 NMOS 트랜지스터 T26의 게이트에 접속되어 있다. NMOS 트랜지스터 T26의 소으스는 NMOS 트랜지스터 T27의 드레인에 연결되어 있다. 그리고 NMOS 트랜지스터 T27의 소오스는 접지되어 있다. 기준전압 VREH1을 NMOS 트랜지스터 T27의 게이트에 공급한다. NMOS 트랜지스터 T26및 T27각각은 저항의 역할을 한다. 신호선 L1의 전위에 따라서 NMOS 트랜지스터 T26의 저항은 변한다. 한편, NMOS 트랜지스터 T27의 채널저항은 게이트에 인가된 기준전압 VREF1으로 인하여 일정하게 유지된다. 따라서, NMOS 트랜지스터 T26과 T27사이의 절점에서 나오는 출력신호 NMOS 트랜지스터 T26과 T27의 채널저항에 의하여 정전압 VA를 분배하여 얻어진 전압신호이다. NMOS 트랜지스터 T26의 게이트 전위, 즉 다시 말하면 신호선 L1의 전위에 따라서 전압분배비를 결정한다.
제1도 내지 제3도와 더불어 제4도를 참고로하여 본 실시예의 동작을 서술한다. 제4a도는 프리셋트 클록펄스 신호 P의 파형을, 제4b도는 부동전극 71-74의 전위를, 제4c도는 신호선 L1의 전위레벨에 해당하는 가장 많은 전하량을 지시하는 출력 전압신호 Vo(max)를 도시한다.
초기화시에는 포토다이오드 71-74에서 생성된 전하를 바이어스 게이트 전압원 VBG의 인가에 응하여 전하축적부 7로 보낸다. 이때 전하축적부 7에 축적된 전하는 전송게이트 클록신호 CTG의 인가에 의하여 전송부 9로 전송된다. 그리고나서, 전하는 전송클록신호 Φ1및 Φ2와 동기화되어 천이되고 연속적으로 출력된다. 한편, 신호선 L1은 바이어스 전압 VB1의 인가로 인해 바이더스 전위 VC에 리셋트 된다. 또한, 프리셋트 클록신호 P가 NMOS 트랜지스터의 게이트에 인가되어서 부동전극 71-74가 전위 VA에 프레셋트 되므로, 그로인하여 전체 영상센서 1은 초기화 된다.
광 감지부 5에 광이 조사되면, 포토다이오드 51-54는 수신한 광의 에너지에 상당하는 전하량을 생선시킨다. 생성전하는 해당부동전극 71-74밑에 형성된 포텐셜웰 PW로 전송된다. 광 에너지량에 의한 전하는 해당포텐셜웰 PW에 축적된다. 이제, 최다 전하량이 부동전극 71밑에 형성된 포텐셜웰에 축적되어서 부동전극 71의 전위가 다른 부동전극 72-74보다 낮다고 가정하자. 즉, 부동전극 71의 전위가 0 전위에 가장 가까워지므로 PMOS T21의 채널저항이 대개 감소되어서 대부분의 전류가 전원 VC로부터 PMOS T21로 흘러, 결과적으로 PMOS T21은 신호선 L1의 전위를 감소시킨다. 즉, 신호선 L1의 전위는 PMOS 트랜지스터 T21의 채널저항에 의하여 결정된다. 전하량이 가장 많은 부동전극 71의 감소전위를 쫓아가도록 신호선 L1은 전위가 감소된다는 것을 제4b도 및 제4c도로부터 알 수 있다.
제4b도에 도시한 바와같이, 시간 t2에서 부동전극 72의 전위는 부동전극 71및 73의 전위와 같게 되어서 부동전극 71, 73및 74의 전위보다 낮다고 가정하면, PMOS 트랜지스터 T22의 채널저항이 가장 작아서 신호선 L1의 전위를 PMOS 트랜지스터 T22의 채널저항에 의하여 정한다. 결과적으로 시간 t2후에, 부동전극 72의 전위감소를 추적하도록 신호선 L1의 전위가 감소된다. 이하, 시간 t4에서 부동전극 73의 전위는 부동전극 72의 전위와 같게되어 부동전극 71, 72및 74의 전위보다 낮게 되므로 신호선 L1의 전위를 전하량이 가장 적은 PMOS T23의 채널저항에 따라 정한다. 따라서, 신호선 L1의 전위는 부동전극 73의 전위감소를 쫓아가도록 감소된다.
상기 서술로부터 알 수 있는 바와같이, 신호선의 전위변화는 실시간에서 가장큰 축적전하량을 나타낸다. 신호선 L1의 전위를 NMOS 트랜지스터 T26의 게이트에 인가한다. NMOS 트랜지스터 T26및 T27의 결합은 신호선 L1의 전위에 따라서 정전압 VA을 분배한다. 이때 출력전압 Vo(max), 또는 최다량의 축적전하를 NMOS 트랜지스터 T26및 T27의 절점에서 출력한다. 출력전압 신호 Vo(max)는 실시간에서 최다량의 축적전하를 표시한다. 출력전압 신호 Vo(max)는 전송 게이트 전극 8에다 전송게이트 클록신호 CTG를 인가하기 위한 타이밍을 제어하는데 사용할 수 있다. 예를들면, 출력전압 신호 Vo(max) 제4c도에 도시된 소정의 임계 전압 V1의 공급을 중단하는 경우에 어떤 포텐셜월 PW에 전자의 오보플로우를 고려하다. 따라서 이때 전송게이트 클록신호 CTG를 전송게이트 전극 8에 인가한다. NMOS 트랜지스터 T25의 게이트 에다바이어스 전압 VB1의 공급을 중단하는 경우에 NMOS 트랜지스터 T25는 OFF되어 최다량의 축적전하의 검출동작을 중단한다.
제1도의 실시예에서 저항 R21과 NMOS 트랜지스터 T25중의 어느 하나를 사용할 수 있다. NMOS 트랜지스터 T25만을 사용하는 경우에는 바이어스 전압 VB1을 1V로 설정한다. NMOS T25대신에 P채널 MOS 트랜지스터를 사용할 수 있다. 그리고, 저항 R21및 NMOS 트랜지스터 T25대신에 PMOS만을 사용하는 경우에는 바이어스 전압 VB1를 4V로 설정한다.
제5도에 의거하여 본 발명에 따른 다른 실시예를 서술한다. 제5도에 있어서 제1도와 동일한 부분은 동일참조 번호를 부여하였다. 제5도의 실시예는 최저량의 축적전하를 검출하도록 설계했다.
제5도를 언급하면 n-채널 MOS 트랜지스터 T31-T34는 각 부동전극 71-74에 연결되어 있다. NMOS 트랜지스터 T31-T34의 게이트는 각각 부동전극 71-74에 접속되어 있다. 양의 전원전압 VA(예를 들면, 5V)을 NMOS 트랜지스터 T31-T34의 드레인에 공통으로 공급한다. NMOS 트랜지스터 T31-T34의 소오스들을 신호선 L2에다 상호접속시킨다. NMOS 트랜지스터 T31-T34각각은 가변 저항과 같은 동작을 한다. 즉, NMOS 트랜지스터 T31-T34의 채널저항은 각 게이트 전위에 따라 변화된다. NMOS 트랜지스터 T31-T34의 채널 저항은 각 전위의 감소에 따라 증가한다.
신호선 L1에 저항 R31의 한단이 접속되고, 타단은 그의 소오스가 접지된 NMOS 트랜지스터 T35의 드레인에 연결되어 있다. 제1도의 첫 번째 실시예에서 바이어스 전압 신호 VB1과 동일할 수도 다를수도 있는 바이어스 전압 신호 VB2를 NMOS 트랜지스터 T35의 게이트에 공급해 준다. NMOS 트랜지스터 T35의 게이트에 바이어스 전압신호 VB2를 인가하면 그것이 ON이 되어 저항 R31이 접지된다. NMOS 트랜지스터 T31-T34의 채널저항보다 훨씬 크도록 저항 R31의 저항치를 선택하므로서, NMOS 트랜지스터 T31-T34의 네 채널 저항중에서 가장작은 채널저항에 의하여 신호선 L2의 전위를 결정할 수 있다.
신호선 L2는 NMOS 트랜지스터 T36의 게이트에 연결된다. 전원전압 VA를 그의 소오스가 NMOS 트랜지스터 T37의 드레인에 접속되어 있는 NMOS 트랜지스터 T36의 드레인에 공급된다. NMOS 트랜지스터 T37의 소오스는 접지된다. NMOS 트랜지스터 T37의 게이트는 기준전압신호 VREF2를 유지한다. NMOS 트랜지스터 T36및 T37은 직렬접속된 저항과 같은 역할을 한다. 정전압 VA는 신호선 L2의 전위에 따라 분배된다. 전압분배비는 신호선 L2의 전위에 의한다. 분배된 출력 전압신호 Vo(min)은 NMOS 트랜지스터 T36과 T37사이의 절점에서 출력된다. 출력전압신호 Vo(min)은 실시간에서 가장적은 축적 전하량을 나타낸다.
제5도와 제4a, 4b 및 4c도를 의거하여 제5도의 실시예의 동작을 서술한다.
동작 개시시에 제1도의 실시예 1의 경우에서처럼 초기화를 수행한다. 초기화에 의해 부동전극 71-74의 전위가 초기전위 VA(예를들면, 5V)에 설정된다. 신호선 L2의 전위는 R31대 NMOS 트랜지스터 T31-T34의 저항비에 의하여 결정된 전압과 거의 같게 설정된다.
NMOS 트랜지스터 T31-T34의 채널 저항은 각 포텐셜웰 PW에 축적된 전하량에 의한 각 게이트 전위에 따라서 변한다. 가장작은 전하량을 지닌 부동전극은 전위가 가장높다. 다시말해서, 전압 VA에 가장 가까운 전위를 갖는다. 부동전극 71이 가장높은 전위를 가진다면, 해당 NMOS 트랜지스터 T31은 이때 가장작은 채널 저항을 가진다. 따라서, 전원 VA로부터의 대부분의 전류는 NMOS T31을 흐르므로, 신호선 L2의 전위는 그의 가장적은 저항에 의하여 정해진다. 예를들어 만약 부동전극 71이 아직 초기전위에 유지되어 있다면, NMOS 트랜지스터 T31의 채널 저항이 증가되지 않으므로 신호선의 전위를 유지한다.
제4도의 경우 초기화후에 부동전극 72의 전위가 가장높다. 즉, 포토다이오드 52가 광의 최소에너지량을 수신한다. 이 시간동안에 신호선 L2의 전우는 부동전극 72의 전위에 의한 NMOS 트랜지스터 T32의 채널저항에 따라서 정해진다. 시간 t1에서 부동전극 72의 전위는 부동전극 74의 전위와 같게되고 나서, 부동전극 74의 전위가 가장높게 되므로, 해당 NMOS 트랜지스터 T34의 채널저항이 가장적게 된다. 따라서 신호선 L2의 전위는 NMOS 트랜지스터 T34의 가장적은 채널저항에 따라 결정된다. 그리고나서 시간 t3에서는 부동게이트 71의 전위는 부동게이트 74의 전위와 같게되어 다른 부동게이트 72-74의 전위보다 높게 된다. 결과적으로 신호선 L2의 전위는 NMOS 트랜지스터 T31의 채널저항에 따라 결정된다.
신호선 L2의 전위에 응하여 정전원 전압 VA를 분배하고 출력전압 신호 Vo(min)를 출력한다. 출력전압신호 Vo(min)는 실시간에서 축적전하의 가장적은 량를 나타낸다. 출력전압 신호 Vo(min)은 전송게이트 클록신호 CTG의 공급을 중단시키는 시간을 제어하는데 사용할 수 있다. 예를들면, 출력전압 신호 Vo(min)은 제4d도의 소정의 임계전위 V2보다 작게된다. 제4d도의 전위 V2는 정확하게 광을 검출할 수 없는 정도의 전하량에 해당한다.
제5도의 실시예에서는 저항 R31및 NMOS 트랜지스터 T35의 어느 하나를 사용할 수 있다. 그대신 PMOS 트랜지스터를 사용할 수도 있다.
제6도에 의거하여 본 발명의 다른 실시예를 서술한다. 제6도의 실시예는 제1도 및 제5도의 구조의 조합에 해당하는 것이다. 제6도에 있어서 제1도와 동일한 부분은 도일참조 번호를 부여하였다. 제6도를 참조하면 PMOS 트랜지스터 T21-T24의 게이트와 NMOS 트랜지스터 T31-T34는 각 부동전극 71-74에 접속되어 있다. 출력전압 신호 Vo(max) 및 Vo(min)를 제어회로 50에 공급한다. 제어회로 50은 출력 전압신호 Vo(max)와 Vo(min)에 의거하여 전송게이트 클록신호 CTG를 발생한다. 출력전압 신호 Vo(max)가 임계레벨 V2이하가 되는 경우에 제어회로 50은 전송게이트 클록신호 CTG를 발생한다. 그래서 부동전극 71-74밑에 형성된 포텐셜웰 PW에 축적된 전하가 전송부 91-94로 전송된다. 이것은 포텐셜웰에서 전자가 오버플로우하려고 하는 경우에 모든 전하를 전송되도록 할 수 있다. 마찬가지로, 출력전압 신호 Vo(min)이 임계전압 V2이하일때 제어회로 50은 전송게이트 클록신호 CTG를 발생한다. 이것은 노출에 필요한 최소량의 전하를 얻은 경우에 모든 전하를 전송되게 할 수 있다. 즉 미약한 광을 검출할 수 있게 된다.
제7도는 제6도에 도시한 제어회로 50의 회로이다. 도시한 바와같이, 제어회로 50은 비교기 51, GTG발생기 52로 구성된다. 비교기 51은 출력전압신호 Vo(max)와 임계전압 V1과의 사이에서 판별동작을 행한다. CTG발생기 52는 비교기 51의 출력신호에 응하여 트리거되어 전송게이트 클록신호 CTG를 발생한다. 발생된 전송게이트 클록신호 CTG는 전송게이트 8에 공급된다. 제어회로 50을 CCD 영상센서 1에다 설치할 수도 있으며, 주변회로로서 제공할 수도 있다.
제8도는 제6도의 실시예를 개선한 것이다. 부분 5, 7, 9 게이트 6, 8 및 제6도에 도시한 제어회로 50은 간략화를 위하여 제8도에서는 생략하였다. 개선한 형태의 특징은 각 부동전극 71-74에 각각 제공되어 있는 레벨 쉬프트 회로 LS1-LS4의 존재이다. NMOS 트랜지스터 T31-T34가 n-채널 형이기 때문에 가능한 높은 전압 범위내에서 NMOS 트랜지스터 T31-T34를 동작시키는 것이 바람직하다. 한편, PMOS 트랜지스터 T21-T24는 가능한한 낮은 전압 범위내에서 동작시키는 것이 바람직하다. 레벨 쉬프트 회로 LS1은 소정레벨로 NMOS 트랜지스터 T31의 게이트에서의 전위를 쉬프트한다. 마찬가지로 레벨쉬프트 회로 LS2-LS4는 소정의 레벨로 NMOS 트랜지스터 T31-T34의 게이트 전위를 쉬프트한다. 레벨쉬프트 회로 LS1은 NMOS 트랜지스터 T41및 T42로 이루어졌다. NMOS 트랜지스터 T41의 게이트는 NMOS 트랜지스터 T31의 게이트에 접속된다. NMOS 트랜지스터 T41의 드레인에는 전원 전압 VA가 제공되며 NMOS 트랜지스터 T41의 소오스는 그의 소오스가 접지되어 있는 NMOS 트랜지스터 T42의 드레인에 연결되어 있다. NMOS 트랜지스터 T42의 게이트에 바이어스신호 VBS를 공급한다.
쉬프트되는 레벨은 레벨쉬프트 회로 LS1에 의해 조정될 수 있다. 바이어스 신호 VBS는 레벨쉬프트 회로 LS1의 레벨 쉬프트량을 결정한다. 마찬가지로, 레벨쉬프트 회로 LS2, LS3및 LS4는 NMOS 트랜지스터 T43및 T44, T45및 T46, T47및 T48을 포함한다. 신호선 L2는 NMOS 트랜지스터 T49에 의하여 바이어스되고 신호선 L1은 NMOS 트랜지스터 T50에 의하여 바이어스 된다. 상술한 저항 R21및 R31등의 저항들을 신호선 L1및 L2를 바이어스 하는데 필요한 소자이기 때문에 제8도의 개선회로에 사용하지 아니한다. NMOS 트랜지스터 T49및 T50대신에 저항 R21및 R31등의 저항만이 신호선 L1및 L2를 바이어스 하는데 사용할 수 있다.
본 발명은 실시예들에 제한하지 아니하고 본 발명의 범위내에서 다양한 수정과 변화를 가할 수 있다.

Claims (20)

  1. 다수의 포토다이오드(5) ; 각 전하 축전영역에 저장된 전하량에 따라 그 전위가 변하는 대응 부동전극들(71, 72, 73, 74)로 이루어졌고, 상기 각 포토다이오드(5)로부터 전송된 전하를 축적하는 다수의 전하 축적영역(7) ; 소정의 전송클록(Φ1,Φ2)에 응하여 다수의 전하 축적영역(7)으로부터 전하를 전송하는 전하전송수단(9) ; 각각 부동전극(71-74)에 연결되어 있으며, 각 부동전극(71-74)의 전위 변화를 개별적으로 감시하기 위한 다수의 전위 감시 수단(T21, T22, T23, T24) 및 최상의 전위와 최하의 전위중의 하나인 감시된 전위들중에서 어느 하나에 의해 변하는 출력신호(Vo(max))를 출력하는 출력수단(T26, T27)으로 이루어지는 영상센서.
  2. 제1항에 있어서, 각각의 다수의 전위감시 수단(T21-T24)은 그저항 값이 해당하는 부동전극(71-74)의 전위에 따라 변하는 가변저항으로 구성되는 영상센서.
  3. 제1항에 있어서, 각각의 다수의 전위감시 수단(T21-T24)은 P-채널 금속산화 반도체(MOS) 트랜지스터로 이루어졌고, 그 P-채널 MOS 트랜지스터의 게이트는 해당 부동전극에 접속되고 그의 드레인은 접지되며, 소오스는 다른 전위 감시수단의 P-채널 MOS 트랜지스터들의 소오스에 접속되는 영상센서.
  4. 제3항에 있어서, 출력수단(T26, T27, T21, T25)은 전위 감시수단(T21, T22, T23, T24)의 P-채널 MOS 트랜지스터의 상호접속된 소오스를 바이어스 하기 위하여 바이어스 수단(R21, T25)으로 구성되는 영상센서.
  5. 제4항에 있어서, 바이어스 수단(R21, T25)이 양의 전원(Vc)에 접속된 저항(R21)과 MOS 트랜지스터(T25)중에 적어도 하나로 구성되어 있는 영상센서.
  6. 제1항에 있어서, 포토다이오드(5)에 조사된 광을 감지하기 전에 부동전극(71-74) 모두를 프리셋트 전위에 설정하는 프리셋트 수단(T11, T12, T13, T14)을 더 포함하는 영상센서.
  7. 제6항에 있어서, 프리셋트 수단(T11-T14)은 각 부동전극(71-74)에 연결된 n-채널 MOS 트랜지스터들과로 구성되며, 각각의 n-채널 MOS 트랜지스터(T11-T14)의 드레인에는 소정의 전원전압(VA)이 공급되고, 소오스는 해당 부동전극에 접속되며, 게이트는 외부회로로부터 공급되는 프리셋트 신호(P)를 공급받는 영상센서.
  8. 제4항에 있어서, 출력수단(T25, T26, T27, T21)은 P-채널 MOS 트랜지스터들(T26, T27)의 상호 접속된 소오스들의 전위에 따라 소정의 전원전압을 분배하는 전압분배 수단(T26, T27)을 포함하고, 분배된 전압이 상기 출력신호(Vo(max))인 영상센서.
  9. 제4항에 있어서, 전압분배수단(T36, T37)이 제1 및 제2 n-채널 MOS 트랜지스터로 이루어졌고, 제1 n-채널 MOS 트랜지스터(T36)의 드레인은 소정의 전원 전압(VA)을 공급받고, 소오스는 제2 n-채널 MOS 트랜지스터(T37)의 드레인에 접속되고, 게이트는 전위감시 수단의 n-채널 MOS 트랜지스터들(T31, T32, T33, T34)의 상호 접속된 소오스들에 접속되어 있으며, 제2 n-채널 MOS 트랜지스터(T37)의 소오스는 접지되고 게이트에 일정 바이어스 전압(VREF2)이 공급되는 영상센서.
  10. 제1항에 있어서, 각각의 다수의 전위감시 수단(T31-T34)이 n-채널 MOS 트랜지스터로 이루어졌고, 그 트랜지스터의 게이트는 해당 부동전극(71-74)에 접속되고 드레인은 소정의 전원 전압(VA)을 공급받고 소오스는 다른 전위감시 수단의 n-채널 MOS 트랜지스터들의 소오스들에 접속되는 영상센서.
  11. 제10항에 있어서, 출력수단(T35, T36, T37, T31)이 전위감시 수단(T31-T34)의 n-채널 MOS 트랜지스터들의 상호 접속된 소오스들을 바이어스 하는 바이어스 수단(R31, T35)으로 구성되는 영상센서.
  12. 제10항에 있어서, 바이어스 수단(R31, T35)이 접지에 연결된 저항(R31)과 MOS 트랜지스터(T35)중의 적어도 하나로 구성되어 있는 영상센서.
  13. 제10항에 있어서, 출력수단(T35, T36, T37, T31)이 n-채널 MOS 트랜지스터들의 상호 접속된 소오스들의 전위에 의하여 일정전원 전압을 분배하는 전압분배수단(T36, T37)으로 이루어졌고 분배전압이 상기출력신호(Vo(min))인 영상센서.
  14. 제10항에 있어서, 전압분배 수단(T36, T37)이 제1 및 제2 n-채널 MOS 트랜지스터로 이루어지며, 제1 n-채널 MOS 트랜지스터(T36)의 드레인에 소정의 전원 전압(VA)이 공급되고 소오스가 제2 n-채널 MOS 트랜지스터(T37)의 드레인에 접속되고 게이트가 전위감시 수단(T31-T34)의 n-채널 MOS 트랜지스터들의 상호 접속된 소오스들에 접속되며, 제2 n-채널 MOS 트랜지스터(T37)의 소오스가 접지되고 그의 게이트가 바이어스 전압(VREF2)을 공급받는 영상센서.
  15. 다수의 포토다이오드(5) ; 상기 각 포토다이오드(5)로부터 전송된 전하를 축적하고, 각 전하 축적 영역에 저장된 전하량에 따라 그 전위가 변하는 대응 부동전극들(71-74)로 이루어진 다수의 전하 축적영역(7) ; 소정의 전송클록(Φ1,Φ2)에 응하여 다수의 전하축적 영역(7)으로부터 전하를 전송하는 전하전송 수단(9) ; 부동전극(71-74)에 각각 접속되어 있으며, 각 부동전극들의 전위 변화를 개별적으로 감시하기 위한 다수의 전위 감시수단(T21, T22, T23, T24; T31, T32, T33, T34) ; 최상의 전위인 감시된 전위들 중에서 어느 하나에 응하여 변하는 제1출력신호(Vo(max))를 출력시키는 제1출력수단(T26, T27) ; 최하의 전위인 감시된 전위들 중에서 어느 하나에 응하여 변하는 제2출력신호(Vo(min))를 출력시키는 제2출력수단(T36, T37) 등으로 구성되어 있는 영상센서.
  16. 제15항에 있어서, 다수의 전위감시 수단(T21-T24; T31-T34)이 제1가변저항과 제2가변저항으로 이루어졌는데, 제1가변저항(T21-T24)은 관련 부동전극의 전위감소와 함께 그의 저항이 감소하고 제2가변저항(T31-T34)은 그 반대로 그의 저항이 증가하는 영상센서.
  17. 제16항에 있어서, 제1가변저항(T21-T24)은 P-채널 MOS 트랜지스터로 이루어졌고, 제2가변저항(T31-T34)은 n-채널 MOS 트랜지스터로 구성되어 있는 영상센서.
  18. 제16항에 있어서, 제1가변저항(T21-T24)은 각 부동전극(71-74)에 직접 접속되고, 상기 영상센서는 소정의 레벨로 각 부동 전극들의 전위를 쉬프트시키기 위하여 각 부동전극에 연결된 복수의 레벨 쉬프트 수단(L1, L2, L3, L4)을 더 포함하고, 부동전극들의 레벨 쉬프트된 전위들은 각 제2가변 저항들에 공급되는 영상센서.
  19. 제18항에 있어서, 레벨 쉬프트 수단(LS1-LS4) 각각은 제1n-채널 MOS 트랜지스터(T41, T43, T45, T47)와 제2n-채널 MOS 트랜지스터(T42, T44, T46, T48)로 이루어졌는데, 제1n-채널 MOS 트랜지스터의 게이트는 각 부동전극(71-74)에 연결되어 있고 제2n-채널 MOS 트랜지스터의 게이트는 정전압 신호(VBS)를 공급받고, 제1n-채널 MOS 트랜지스터의 드레인에는 일정 전원전압(VA)이 공급되고 그의 소오스는 관련 제2n-채널 MOS 트랜지스터들의 드레인들에 접속되어 있으며 제2n-채널 MOS 트랜지스터들의 소오스들이 접지되어 있는 영상센서.
  20. 제15항에 있어서, 제1 및 제2출력수단(T26, T27, T36, T37)으로부터 수신한 제1 및 제2출력신호(Vo(max), Vo(min))에 의거하여 전하축적 영역(7)에 저장된 전하를 전하 전송수단(9)으로 전송하는 타이밍을 정하는 클록신호(CTG)를 발생하기 위한 제어수단(50)을 더 포함하고 있는 영상센서.
KR1019880013048A 1987-06-29 1988-10-06 전하축적 영역이 있는 영상센서 KR920001292B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880013048A KR920001292B1 (ko) 1987-06-29 1988-10-06 전하축적 영역이 있는 영상센서

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019870006650A KR910001292B1 (ko) 1987-06-29 1987-06-29 선형보상기기의 고속 고정밀도 선형방식
JP?62-255678 1987-10-09
JP62255678A JPH0710097B2 (ja) 1987-10-09 1987-10-09 イメージセンサ
KR1019880013048A KR920001292B1 (ko) 1987-06-29 1988-10-06 전하축적 영역이 있는 영상센서

Publications (2)

Publication Number Publication Date
KR890007569A KR890007569A (ko) 1989-06-20
KR920001292B1 true KR920001292B1 (ko) 1992-02-10

Family

ID=17282105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880013048A KR920001292B1 (ko) 1987-06-29 1988-10-06 전하축적 영역이 있는 영상센서

Country Status (5)

Country Link
US (1) US4890164A (ko)
EP (1) EP0311529B1 (ko)
JP (1) JPH0710097B2 (ko)
KR (1) KR920001292B1 (ko)
DE (1) DE3854985T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2653627B1 (fr) * 1989-10-20 1996-11-15 Thomson Composants Militaires Detecteurs d'images a forte capacite de stockage par pixel.
JP2878376B2 (ja) * 1990-02-28 1999-04-05 キヤノン株式会社 光電変換装置
JPH08149376A (ja) * 1994-11-18 1996-06-07 Olympus Optical Co Ltd 固体撮像装置
JP3877360B2 (ja) * 1996-10-31 2007-02-07 オリンパス株式会社 固体撮像装置
JP3308904B2 (ja) * 1998-06-24 2002-07-29 キヤノン株式会社 固体撮像装置
KR101711205B1 (ko) 2009-12-21 2017-03-02 삼성전자주식회사 전계효과 트랜지스터 및 이에 기반한 센서

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390791A (en) * 1980-03-31 1983-06-28 Canon Kabushiki Kaisha Solid-state photoelectric transducer
JPS58127370A (ja) * 1982-01-25 1983-07-29 Toshiba Corp 固体撮像装置
JP2514314B2 (ja) * 1983-04-22 1996-07-10 旭光学工業株式会社 蓄積型光電変換器の蓄積時間制御方法および装置
JPS6074878A (ja) * 1983-09-30 1985-04-27 Canon Inc 光電変換器の蓄積時間補正装置
JPH0666914B2 (ja) * 1984-01-10 1994-08-24 シャープ株式会社 固体撮像装置
JPS60153274A (ja) * 1984-01-23 1985-08-12 Toshiba Corp 固体撮像装置
JPS61226953A (ja) * 1985-03-30 1986-10-08 Fujitsu Ltd イメ−ジセンサ

Also Published As

Publication number Publication date
EP0311529A2 (en) 1989-04-12
JPH0710097B2 (ja) 1995-02-01
KR890007569A (ko) 1989-06-20
DE3854985D1 (de) 1996-03-21
EP0311529B1 (en) 1996-02-07
US4890164A (en) 1989-12-26
DE3854985T2 (de) 1996-06-27
EP0311529A3 (en) 1991-09-11
JPH0198259A (ja) 1989-04-17

Similar Documents

Publication Publication Date Title
EP0942593B1 (en) Solid state image pickup apparatus
US9253422B2 (en) Solid-state imaging element having image signal overflow path
JP3871439B2 (ja) 固体撮像装置およびその駆動方法
US6323479B1 (en) Sensor pixel with linear and logarithmic response
US5748303A (en) Light sensing device
KR920001292B1 (ko) 전하축적 영역이 있는 영상센서
US5912483A (en) Output circuit provided with source follower circuit having depletion type MOS transistor
EP1041818A2 (en) Photoelectric converting device
US4906855A (en) Photosensitive matrix with two diodes per dot without specific resetting conductor
US9263494B2 (en) CMOS image sensor
KR100259032B1 (ko) 고체 촬상 장치
US7486322B2 (en) Light sensor circuit having source/drain voltage changing-over circuit to minimize afterglow
EP0280097B1 (en) Charge transfer device with booster circuit
US5576761A (en) Solid-state sensor having direct current control circuitry and logarithmic output signal
US7675562B2 (en) CMOS image sensor including column driver circuits and method for sensing an image using the same
JPH09163247A (ja) 昇圧回路、これを搭載した固体撮像装置並びにこれを用いたバーコードリーダ及びカメラ
JP3142943B2 (ja) 固体撮像装置
US5068526A (en) Photoelectric conversion device with voltage source means
JP3127569B2 (ja) 光センサ回路
JPH0193966A (ja) イメージセンサ
KR980012584A (ko) 리셋 트랜지스터의 게이트 전위 안정화 장치
Xu et al. A highly integrated CMOS image sensor architecture for low voltage applications with deep submicron process
JPH04142776A (ja) 固体撮像素子
JPS6232557B2 (ko)
JPS5976464A (ja) 固体イメ−ジセンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040120

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee