KR910010220B1 - 복합반도체결정체 - Google Patents

복합반도체결정체 Download PDF

Info

Publication number
KR910010220B1
KR910010220B1 KR1019890000035A KR890000035A KR910010220B1 KR 910010220 B1 KR910010220 B1 KR 910010220B1 KR 1019890000035 A KR1019890000035 A KR 1019890000035A KR 890000035 A KR890000035 A KR 890000035A KR 910010220 B1 KR910010220 B1 KR 910010220B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
substrate
semiconductor
region
composite
Prior art date
Application number
KR1019890000035A
Other languages
English (en)
Other versions
KR890012364A (ko
Inventor
고이치 기타하라
요시노리 나츠메
요시노리 호소키
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890012364A publication Critical patent/KR890012364A/ko
Application granted granted Critical
Publication of KR910010220B1 publication Critical patent/KR910010220B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

복합반도체결정체
제1도는 본 발명에 따른 복합반도체결정체의 제1실시예를 나타낸 단면도.
제2a도 내지 제2f도는 제1도에 나타낸 복합반도체결정체의 제조공정을 나타낸 단면도.
제3도는 절연막위치의 확인방법을 설명하기 위해 제2f도에 나타낸 점선원(Ⅲ)부분을 확대한 단면도.
제4a도 및 제4b도는 본 발명에 따르지 않는 결정체에서 절연막위치를 확인하는 방법을 나타낸 단면도.
제5도는 본 발명의 제2실시예에 따른 결정체를 나타낸 단면도.
제6도는 제5도에 나타낸 결정체의 응용예를 나타낸 집적회로 단면도.
제7도는 본 발명의 제3실시예에 따른 결정체를 나타낸 단면도.
제8도 및 제9도는 종래의 결정체에서 분리기술을 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 반도체기판 2 : 에피택셜층
3 : 소자분리영역 4 : 소자영역
5 : N형 반도체영역 6 : 산화실리콘막
7 : 다결정실리콘층 11 : 제1반도체기판(N형 실리콘)
12 : 제2반도체기판 13 : 절연막
13a,13b : 열산화막 14 : 에피택셜영역(N-형 실리콘)
15 : 고농도불순물층(N+불순물층) 18,41 : 에칭패턴
23 : N+형 실리콘반도체부 21,24 : 소오스
25 : 드레인 22,26 : 게이트
27 : 콜렉터 20,28 : 베이스
29 : 에미터 30 : 절연보호막
51 : 도랑 52 : 섬영역
61 : D-MOS형 FET 62 : P채널 MOSFET
63 : NPN 트랜지스터
[적용분야]
본 발명은 복합반도체결정체의 구조에 관한 것으로, 특히 소자분리를 필요로 함과 더불어 내압특성이 다른 복수의 기능 소자를 집적시키기에 적합한 복합반도체결정체(복합반도체기관)에 관한 것이다.
[종래의 기술 및 그 문제점]
하나의 기판에 복수개의 능동소자 또는 수동소자를 집적시킨 복합반도체장치에서는 각 소자를 서로 전기적으로 분리시킬 필요가 있는 바, 종래 소자분리방법에서는 역바이어스된 PN 접합이나 절연체를 이용하는 것이 일반적이었다.
제8도는 PN 접합에 의해 분리된 영역을 갖게 되는 반도체기판의 일례를 나타낸 것으로, P형 반도체기판(1)에 N형 에픽택셜층(2)이 퇴적되어 있고, 이 에피택셜층(2)의 표면에서 P+불순물을 확산시켜서 소자분리영역(3)이 상기 반도체기판(1)에 도달하도록 형성되어 있다. 이에 따라 PN 접합으로 둘러 쌓인 섬형태(島狀)의 소자영역(4)을 얻을 수 있게 되는데, 이 소자영역(4)은 상기 PN 접합에 역바이어스를 인가함으로써 다른 에피택셜층과 공핍층을 매개해서 전기적으로 분리되게 된다.
그런데 이러한 상기 PN 접합분리방식은 가격면에서는 저렴하지만, 상기 P+형 소자분리영역(3)을 형성시킬 때 깊이방향과 거의 같은 칫수의 횡방향 확산이 발생함으로써 소자분리영역(3)의 소요면적이 증대되고, 또 상기 PN 접합에 역바이어스를 인가할 경우 상기 P+형 소자분리영역(3)을 접지시켜 소자영역(4)의 전위를 높일 필요가 있기 때문에 이 소자영역(4)에 형성되는 집적회로의 바이어스회로가 복잡하게 되며, 또 상기 소자영역(4)내에 에미터층과 베이스층을 설치하면서 반도체기판(1)이 콜렉터로서 작용하게 되는 트랜지스터를 형성시키는 경우에는 상기 에미터층과 베이스층 및 P+형 소자분리영역(3)에 의해 기생트랜지스터가 발생하게 된다는 등의 문제가 있었다.
이어 제9도는 절연체에 의한 소자분리법에 따른 종래예의 하나를 나타낸 것으로, 산화실리콘막(6) 및 다결정실리콘층(7)에 의해 분리되어 보호되는 복수의 N형 반도체영역(5)이 섬영역으로써 형성되어 있다.
상기 절연체분리방식은 상기 PN 접합분리방식에서 필요했던 역바이어스회로가 필요하지 않고, 또한 기생소자에 의한 제약이 적다는 등의 이점이 있지만, 이 방식은 기판을 다결정실리콘으로 구성하므로 상당히 두꺼운 다결정실리콘(7)을 퇴적시킬 필요가 있기 때문에 경제적인 면에서 불리하게 된다. 또한 상기 소자를 형성시킨 반도체장치에서는 상기 기판의 다른 면(다결정실리콘층(7)쪽의 면)이 산화실리콘막(6)에 의해 절연되어 있기 때문에 상기 면을 전류경로로서 사용할 수가 없게 된다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 복합반도체장치를 용이하게 집적시킬 수 있는 새로운 구조의 복합반도체장치용 결정체를 제공하는데 그 목적이 있다.
[발명의 구성 및 작용]
상기 목적을 달성하기 위한 본 발명은, 제1반도체기판과 제2반도체기판이 적어도 한쪽이 기판표면에 형성된 절연막을 매개해서 경면접합(鏡面接合)된 복합기판과, 이 복합기판의 제1반도체기판 및 절연막을 선택적으로 식각해서 적어도 제2반도체기판에 도달하게 되는 식각부, 이 식각부에 노출된 제1반도체기판의 일부영역에 형성된 고농도 불순물층 및, 이 식각부 내의 제2반도체기판 상에 성장시킨 에피택셜영역을 구비해서 구성되어 있다.
따라서 본 발명의 복합반도체결정체의 내부에는 일부분이 식각부에 의해 제거된 절연막이 주면(主面)과 평행되게 매립되어 있고, 제2반도체기판이 상기 절연막을 매개해서 식각에 의해 남겨진 제1반도체기판과 접합하며, 상기 절연막이 제거된 식각부에는 제2반도체기판상에 성장시킨 에피택셜영역이 존재하게 된다. 그리고 남겨진 제1반도체기판과 에피택셜영역의 경계에는 고농도불순물층이 형성되어 있다.
상기 복합반도체결정체의 제1반도체기판과 에피택셜영역쪽의 주면은 소자형성을 위해 연마되게 되는 바, 이때 연마된 면을 살펴보면 복합기판중의 어디에 절연막이 매립되어 있는지 알 수 없게 되지만, 상기 연마면을 실리콘 에칭용 에칭액으로 에칭하면 연마면에 나타나는 상기 고농도불순물층이 빠르게 에칭되어 상기 고농도불순물층의 에칭패턴에 의해 복합기판 중에 존재하는 절연막의 위치를 용이하게 확인할 수 있게 된다.
그리고 상기 연마면으로부터 절연막에 도달하게 되면 소자분리영역이 만들어진 복합반도체결정체에 있어서, 상기 에피택셜 성장에 의한 영역에 내압이 큰 기능소자가 형성된 복합반도체장치를 얻을 수 있고, 또 접합에 의해 분리된 제1반도체영역에 내압이 작은 기능소자가 형성된 복합반도체장치를 얻을 수 있다.
[실시예]
이하 예시도면에 의거 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 결정체의 제1실시예를 나타낸 도면으로, 참조부호 11은 N형 제1반도체기판이고, 12는 N+형 제2반도체기판인데, 이들 제1반도체기판(11)과 제2반도체기판(12)은 SiO2절연막(13)을 매개해서 경면 접합되어 있다. 또 참조부호 14는 제1반도체기판(11)과 절연막(13)이 식각된 식각부 내에서 제2반도체기판(12)상에 성장시킨 에피택셜영역이고, 15는 제1반도체기판(11)과 에피택셜영역(14)의 경계를 나타내는 고농도불순물층으로, 이 불순물층(15)의 불순물농도는 제1반도체기판(11) 및 에피택셜영역(14)보다 고농도로 형성시킬 필요가 있는데, 본 실시예에서는 제2반도체기판(12)의 불순물농도와 거의 같은 농도의 N+형으로 형성되어 있다.
상기 실시예에 따른 복합반도체결정체는, 예컨대 다음과 같은 공정으로 만들어지게 된다.
즉, 먼저 제2a도에 나타낸 바와 같이 N형 실리콘기판(11)과 N+형 실리콘기판(12)에 각각 열산화막(13a,13b)을 1μm정도로 형성시키고, 상기 열산화막(13a,13b)을 경면 연마한 후, 상기 N형 실리콘기판(11)과 N+형 실리콘기판(12)의 열산화막경면끼리 충분하게 청정한 분위기하에서 밀착시킨 상태로 열처리를 함으로써, 제2b도에 나타낸 바와 같이 산화막(13)을 매개한 강고한 접합체를 얻을 수 있다. 상기 실시예에서는 충분한 두께의 산화막(13)을 얻기 위해 양 기판에 형성된 열산화막(13a,13b) 경면끼리 접합시켜 구성했지만, 그러한 경면접합은 열산화막경면과 실리콘 경면간에서도 가능하다.
이어 상기 접합체의 N형 실리콘기판(11)쪽의 면을 연마해서 그 두께가 100μm정도로 되도록 한 후, 이면에 예컨대 열산화막(16)을 형성시키고, 공지의 사진식각공정(寫眞蝕刻工程)을 실시해서 제2c도에 나타낸 참조부호 17a와 같이 N형 실리콘기판(11)을 열산화막(13)까지 식각시키며, 이후 제2d도에 나타낸 참조부호 17과 같이 노출된 열산화막(13)을 제거해서 N+형 실리콘기판(12)을 원하는 두께까지 식각시킨다.
이어 상기 식각된 부분(17)에 예컨대 Sb2O3증착 또는 POCl3증착 등에 의해 N+형 불순물을 확산시켜 제2e도에 나타낸 바와 같이 N+불순물층(15)을 형성시킨다. 최종적으로 제2e도에 나타낸 열산화막(16)을 제거하고 N_형 실리콘(14)을 상기 식각부(17)에 에칭 성장시킨 후 표면을 연마해서 평탄하게 하면 제2f도에 나타낸 바와 같이 제1도에 나타낸 실시예의 복합반도체결정체 구조를 얻을 수 있게 된다.
상기 제2f도의 복합반도체결정체에서는 표면 연마된 면을 육안 또는 현미경 등으로 관찰해도 매립된 산화막(13)의 위치를 알 수가 없는데, 상기 표면 연마된 면을 HF와 HNO3, CH3COOH 및 I2혼합액 등의 실리콘 에칭액으로 연마면을 에칭하면, 제2f도의 점선원(Ⅲ)의 부분확대도인 제3도와 같이 제1반도체기판(11)과 에피택셜영역(14)의 경계인 N+형 불순물층(15)이 빠르게 에칭되어 에칭패턴(18)이 나타남에 따라 상기 표면 연마된 면으로부터도 매립된 산화막(13)의 위치를 용이하게 알 수 있게 된다.
상기한 본 발명에서처럼 N+불순물층(15)을 설치하지 않는 경우에는, 제4a도에 나타낸 바와 같이 식각부(17)를 형성시킨 후 N+실리콘기판(12)의 면에 상기 식각부(17)의 평면형상과 동일한 패턴(41)을 실리콘에칭 등으로 만들어 놓고, 제4b도에 나타낸 바와 같이 N_형 실리콘(14)을 에피택셜 성장시켜 표면연마한 후 상기 패턴(41)에 의해 매립된 산화막(13)을 확인해서 기능소자를 기판표면에서 참조부호 42로 나타낸 곳에 만들어 넣을 필요가 있으나, 이에 반해 본 발명에서는 결정체 표면의 고농도불순물층(15)의 에칭패턴(18; 제3도 참조)을 이용하여 매우 용이하게 소자를 형성시킬 수 있는 바, 이러한 점이 고집적화된 집적회로에 본 발명의 복합반도체결정체를 실용화할 수 있게 만든다.
제5도는 기판표면에칭패턴(18)을 형성시킨 후에 소자분리 기술을 적용시킨 본 발명의 제2실시예에 따른 결정체를 나타낸 도면으로, N형 실리콘(11)의 두께(b)가 20μm인 복합반도체 결정체구조의 N형 실리콘(11)부에서 기판표면으로부터 RIE(Reactive Ion Etching)법에 의해 폭이 4~5μm인 복수의 도랑(51)을 상기 절연막(13)에 도달하도록 형성시켜 상기 도랑(51)내에 열산화막(51a)을 형성시키고, 이어 4~5μm 두께의 다결정 실리콘층(51b)을 도랑에 퇴적시키면 평탄한 표면을 얻을 수 있게 된다. 여기서 상기 절연막(13)과 RIE법에 의해 형성된 도랑(51)으로 둘러 쌓인 영역이 다른 영역과 전기적으로 절연되어 소위 섬영역(52)으로 된다.
제6도는 상기 제5도의 복합반도체결정체에 기능소자를 형성시킨 단면구조를 나타낸 도면으로, 상기 섬영역(52)에는 내압을 고다지 필요로 하지 않는 기능소자로서, 예컨대 에미터(29)와 콜렉터(27) 및 베이스(28)를 갖춘 NPN 트랜지스터(63)와 또 게이트(26)와 드레인(25) 및 소오스(24)를 갖춘 P챈널 MOSFET(62)를 각각 공지의 방법으로 형성시키고, 한편 N-형 실리콘영역(14)에는 전력소자로서 베이스(20)와 소오스(21) 및 게이트(22)를 갖춘 D-MOS형 FET(61)를 공지의 방법으로 형성시킨 것을 나타낸다. 한편 상기 전력소자(D-MOS형 FET)에 있어서 N+형 실리콘반도체기판(23)은 전류경로로서 동작한다. 여기서 참조부호 30은 절연보호막을 나타낸다.
상기 제5도에 나타낸 소자분리기술로는 RIE법을 이용한 실시예를 나타냈지만, P+영역에 의한 PN 접합분리법도 채택할 수가 있다. 또한 제2f도에서는 N형 실리콘(11)의 두께(b)보다 N-형 에피택셜영역(14)의 두께(a)가 두꺼운 경우를 나타냈지만, 두께(a)를 갖는 에피택셜영역(14)에 형성시킬 전력소자가 저내압·대전류인 경우에는 제7도에 나타낸 제3실시예와 같이 N형 실리콘(11)의 두께(b)와 N-형 에피택셜영역(14)의 두께(a)를 거의 동일하게 해주는 것이 좋은 바, 본 발명의 복합반도체결정체가 그렇게 응용될 수 있음은 물론이다.
[발명의 효과]
이상에서 설명한 바와 같이 본 발명에 따르면, 상기 제1 및 제2반도체기판끼리의 접합 및 에피택셜 성장을 채택함으로써, 응용될 반도체영역(제1실리콘영역과 제2실리콘영역 에피택셜영역)의 불순물농도와 두께에 차이를 두면서 내압특성이 다른 기능소자를 동일한 반도체기판에 모노리식으로 형성시킬 수 있고, 상기 기능소자로서 전력소자를 에피택셜영역에 형성시킨 경우 상기 복합반도체결정구조의 일부를 전류통로로서 유효하게 이용할 수 있으며, 또한 제2실시예와 같이 각 소자를 완전절연체에 의해 분리시키면 PN 접합분리와 같이 바이어스회로가 필요 없게 되어 회로구성상 제약을 받지 않게 된다.
또한 본 발명에 따르면 상기와 같이 소자분리를 시키기에 유효한 결정체가 제공되면서, 더욱이 식각부에 노출된 제1반도체기판에 형성되는 고농도불순물층에 의해 매립된 절연막의 위치가 용이하게 확인될 수 있기 때문에 웨이퍼공정상 극히 유효하다는 이점도 있다.

Claims (2)

  1. 제1반도체기관(11)의 한 주면과 제2반도체기판(12)의 한 주면이 절연막(13)을 매개해서 경면 접합된 복합기판과, 이 복합기판의 제1반도체기판(11) 및 절연막(13)을 선택적으로 식각해서 적어도 상기 제2반도체기판(12)에 도달하게 되는 식각부(17), 이 식각부(17)에 노출된 제1반도체기판(11)의 일부영역에 형성시킨 고농도불순물층(15) 및, 상기 식각부(17)내의 제2반도체기판(12)상에 형성시킨 에피택셜영역(14)을 구비해서 구성된 것을 특징으로 하는 복합반도체결정체.
  2. 제1항에 있어서, 상기 복합기판의 식각부(17)를 제외한 제1반도체기판(11)부분에 상기 기판부분의 표면으로부터 절연막(13)에 도달하게 되는 소자분리영역(51)을 설치한 것을 특징으로 하는 복합반도체결정체.
KR1019890000035A 1988-01-05 1989-01-05 복합반도체결정체 KR910010220B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63000465A JPH01179342A (ja) 1988-01-05 1988-01-05 複合半導体結晶体
JP63-465 1988-01-05

Publications (2)

Publication Number Publication Date
KR890012364A KR890012364A (ko) 1989-08-26
KR910010220B1 true KR910010220B1 (ko) 1991-12-21

Family

ID=11474545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000035A KR910010220B1 (ko) 1988-01-05 1989-01-05 복합반도체결정체

Country Status (5)

Country Link
US (1) US4985745A (ko)
EP (1) EP0323856B1 (ko)
JP (1) JPH01179342A (ko)
KR (1) KR910010220B1 (ko)
DE (1) DE68928087T2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2788269B2 (ja) * 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
US5332920A (en) * 1988-02-08 1994-07-26 Kabushiki Kaisha Toshiba Dielectrically isolated high and low voltage substrate regions
US5049968A (en) * 1988-02-08 1991-09-17 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
US5089863A (en) * 1988-09-08 1992-02-18 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with T-shaped gate electrode
US5272100A (en) * 1988-09-08 1993-12-21 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with T-shaped gate electrode and manufacturing method therefor
US5543646A (en) * 1988-09-08 1996-08-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with a shaped gate electrode
US5416354A (en) * 1989-01-06 1995-05-16 Unitrode Corporation Inverted epitaxial process semiconductor devices
EP0398468A3 (en) * 1989-05-16 1991-03-13 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
JPH03129854A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体装置の製造方法
FR2656738B1 (fr) * 1989-12-29 1995-03-17 Telemecanique Procede pour fabriquer un dispositif semiconducteur, dispositif et composant semiconducteur obtenus par le procede.
US5102809A (en) * 1990-10-11 1992-04-07 Texas Instruments Incorporated SOI BICMOS process
JP2609753B2 (ja) * 1990-10-17 1997-05-14 株式会社東芝 半導体装置
JPH08501900A (ja) * 1992-06-17 1996-02-27 ハリス・コーポレーション 結合ウェーハの製法
US5260233A (en) * 1992-11-06 1993-11-09 International Business Machines Corporation Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding
JP3116609B2 (ja) * 1992-11-25 2000-12-11 日本電気株式会社 半導体装置の製造方法
JP2773611B2 (ja) * 1993-11-17 1998-07-09 株式会社デンソー 絶縁物分離半導体装置
EP0661735B1 (en) * 1993-12-29 2001-03-07 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Process for the manufacturing of integrated circuits, particularly of intelligent power semiconductor devices
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JPH09331072A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
JP3595182B2 (ja) * 1999-02-10 2004-12-02 沖電気工業株式会社 半導体装置の製造方法
US6555891B1 (en) 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
JP2002217282A (ja) * 2001-01-19 2002-08-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005244020A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5334483A (en) * 1977-09-09 1978-03-31 Hitachi Ltd Substrate for semiconductor integrating circuit
US4261003A (en) * 1979-03-09 1981-04-07 International Business Machines Corporation Integrated circuit structures with full dielectric isolation and a novel method for fabrication thereof
US4283235A (en) * 1979-07-27 1981-08-11 Massachusetts Institute Of Technology Dielectric isolation using shallow oxide and polycrystalline silicon utilizing selective oxidation
FR2472268A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Procede de formation de caisson dans des circuits integres
US4408386A (en) * 1980-12-12 1983-10-11 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor integrated circuit devices
JPS57133637A (en) * 1981-02-13 1982-08-18 Hitachi Ltd Semiconductor integrated circuit device
US4661832A (en) * 1982-06-30 1987-04-28 International Business Machines Corporation Total dielectric isolation for integrated circuits
US4501060A (en) * 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4494303A (en) * 1983-03-31 1985-01-22 At&T Bell Laboratories Method of making dielectrically isolated silicon devices
JPS6081839A (ja) * 1983-10-12 1985-05-09 Fujitsu Ltd 半導体装置の製造方法
EP0156964A1 (en) * 1983-11-18 1985-10-09 Motorola, Inc. Means and method for improved junction isolation
JPS60113455A (ja) * 1983-11-24 1985-06-19 Hitachi Ltd 半導体集積回路装置
US4523370A (en) * 1983-12-05 1985-06-18 Ncr Corporation Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction
DE3583183D1 (de) * 1984-05-09 1991-07-18 Toshiba Kawasaki Kk Verfahren zur herstellung eines halbleitersubstrates.
JPS61184843A (ja) * 1985-02-13 1986-08-18 Toshiba Corp 複合半導体装置とその製造方法
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
JPH077798B2 (ja) * 1986-01-31 1995-01-30 日本電信電話株式会社 同一平面上に互いに分離しかつ複数の材料からなる島領域を有する複合基板の作製方法
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor

Also Published As

Publication number Publication date
JPH01179342A (ja) 1989-07-17
DE68928087T2 (de) 1997-10-16
EP0323856B1 (en) 1997-06-04
DE68928087D1 (de) 1997-07-10
US4985745A (en) 1991-01-15
EP0323856A3 (en) 1991-02-20
EP0323856A2 (en) 1989-07-12
KR890012364A (ko) 1989-08-26

Similar Documents

Publication Publication Date Title
KR910010220B1 (ko) 복합반도체결정체
CA1088215A (en) Fabrication of power field effect transistors and the resulting structures
US4837186A (en) Silicon semiconductor substrate with an insulating layer embedded therein and method for forming the same
US4948748A (en) Manufacture of a substrate structure for a composite semiconductor device using wafer bonding and epitaxial refill
US5004705A (en) Inverted epitaxial process
US5323059A (en) Vertical current flow semiconductor device utilizing wafer bonding
US6638807B2 (en) Technique for gated lateral bipolar transistors
US5476809A (en) Semiconductor device and method of manufacturing the same
US5356827A (en) Method of manufacturing semiconductor device
US4127860A (en) Integrated circuit mesa bipolar device on insulating substrate incorporating Schottky barrier contact
JPH1154748A (ja) 半導体装置およびその製造方法
US4625388A (en) Method of fabricating mesa MOSFET using overhang mask and resulting structure
US4884116A (en) Double diffused mosfet with potential biases
US5059547A (en) Method of manufacturing double diffused mosfet with potential biases
US5246877A (en) Method of manufacturing a semiconductor device having a polycrystalline electrode region
KR20000066467A (ko) 반도체 장치에서의 소자격리구조 및 소자격리방법
KR0171000B1 (ko) 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법
JPS6358817A (ja) 複合半導体結晶体構造
KR910003275B1 (ko) 반도체장치와 그 제조방법
JP2751220B2 (ja) 半導体装置及びその製造方法
JPH1051010A (ja) 半導体装置の製造方法
JPH0563948B2 (ko)
JPS6334949A (ja) 半導体装置及びその製造方法
KR100211948B1 (ko) Soi 기판을 이용한 전력소자 제조방법
KR900008818B1 (ko) 쌍극성 집적회로소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee