KR910008940A - 기준 전류 회로 - Google Patents
기준 전류 회로 Download PDFInfo
- Publication number
- KR910008940A KR910008940A KR1019890015366A KR890015366A KR910008940A KR 910008940 A KR910008940 A KR 910008940A KR 1019890015366 A KR1019890015366 A KR 1019890015366A KR 890015366 A KR890015366 A KR 890015366A KR 910008940 A KR910008940 A KR 910008940A
- Authority
- KR
- South Korea
- Prior art keywords
- channel mos
- mos transistor
- transistor
- source
- drain
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 기준 전류 회로도.
제3도는 본 발명과 종래 기술과의 특성을 비교하여 나타낸 그래프이다.
Claims (1)
- P채널 모스 트랜지스터(M1)(M2)와 N채널 모스 트랜지스터(M3)(M4)를 상호 접속시킨 회로에 있어서, 상기 P채널 모스 트랜지스(M1)의 소오스와 공급전압(VDD)단자 사이에 N채널 모스 트랜지스터(M6)의 게이트와 바이폴라 트랜지스터(Q1)의 에미터 및 P채널 모스 트랜지스터(M5)의 소오스를 공통 접속하여 P채널 모스 트랜지스터(M5)의 게이트와 드레인을 트랜지스터(Q1)의 베이스에 접속함과 아울러 저항(R2)을 통하는 N채널 모스 트랜지스터(M6)의 드레인에 접속하고, 상기 N채널 모스 트랜지스터(M6)의 벌크와 소오스를 공통 접속하여 트랜지스터(Q1)의 에미터와 N채널 모스 트랜지스터(M7)의 드레인에 접속하며, 이 N채널 모스 트랜지스터(M7)의 게이트를 상기 N채널 트랜지스터(M3)의 게이트와 드레인에 공통 접속함고 아울러 소오스를 접지하여서 구성된 기준전류 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890015366A KR0135173B1 (ko) | 1989-10-25 | 1989-10-25 | 기준 전류 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890015366A KR0135173B1 (ko) | 1989-10-25 | 1989-10-25 | 기준 전류 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910008940A true KR910008940A (ko) | 1991-05-31 |
KR0135173B1 KR0135173B1 (ko) | 1998-05-15 |
Family
ID=19291009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890015366A KR0135173B1 (ko) | 1989-10-25 | 1989-10-25 | 기준 전류 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0135173B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100802650B1 (ko) * | 2006-08-18 | 2008-02-14 | 김우식 | 옻칠을 이용한 표면 처리 방법 |
-
1989
- 1989-10-25 KR KR1019890015366A patent/KR0135173B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100802650B1 (ko) * | 2006-08-18 | 2008-02-14 | 김우식 | 옻칠을 이용한 표면 처리 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0135173B1 (ko) | 1998-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850006783A (ko) | 스위칭 회로 | |
KR930020835A (ko) | 증가-공핍 모드 캐스코드(cascode) 전류 미러 | |
KR870006728A (ko) | Bimos 회로 | |
KR910003940A (ko) | 반도체집적회로 | |
KR880001111A (ko) | 반도체 집적회로 | |
KR880001108A (ko) | Cmos 입력회로 | |
KR900002558A (ko) | 출력회로 | |
KR930015369A (ko) | 디지탈/아나로그 변환기용 전류 소자 | |
KR910008863A (ko) | 반도체 집적회로 | |
KR880012009A (ko) | BiMOS 논리회로 | |
KR890005995A (ko) | 바이폴라-상보형 금속 산화물 반도체 인버터 | |
KR850006987A (ko) | 캐스코드 전류원 장치 | |
KR910005448A (ko) | 반도체 집적회로 | |
KR860003712A (ko) | 논리게이트 회로 | |
KR900011152A (ko) | 전원전압 강하검파 및 초기화회로 재설정 회로 | |
KR940008267A (ko) | 시모스(cmos)버퍼회로 | |
KR910008978A (ko) | 출력회로 | |
KR940020669A (ko) | 바이어스 회로(bias circuit) | |
KR910014942A (ko) | 출력회로 | |
KR910008940A (ko) | 기준 전류 회로 | |
KR910010866A (ko) | Bi-CMOS회로 | |
KR900011153A (ko) | 반도체 논리회로 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR910010860A (ko) | 출력회로 | |
KR930011274A (ko) | 입력회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |