KR910006245B1 - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR910006245B1 KR910006245B1 KR1019880007646A KR880007646A KR910006245B1 KR 910006245 B1 KR910006245 B1 KR 910006245B1 KR 1019880007646 A KR1019880007646 A KR 1019880007646A KR 880007646 A KR880007646 A KR 880007646A KR 910006245 B1 KR910006245 B1 KR 910006245B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion region
- region
- semiconductor device
- insulating layer
- field plate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 239000004020 conductor Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 52
- 239000010410 layer Substances 0.000 description 39
- 239000000758 substrate Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1a도는 본 발명의 실시예에 관한 반도체장치의 구성을 도시해 놓은 단면도.
제1b도는 본 발명의 1실시예에 관한 반도체장치의 구성을 도시해 놓은 패턴 평면도.
제2a도는 본 발명의 다른 실시예에 관한 반도체장치의 구성을 도시해 놓은 단면도.
제2b도는 본 발명의 다른 실시예에 관한 반도체장치의 구성을 도시해 놓은 패턴 평면도.
제3a도는 본 발명의 또 다른 실시예에 관한 반도체장치의 구성을 도시해 놓은 단면도.
제3b도는 본 발명의 또 다른 실시예에 관한 반도체장치의 구성을 도시해 놓은 단면도.
제4도는 종래 반도체장치의 구성을 도시해 놓은 단면도 이다.
*도면의 주요부분에 대한 부호의 설명
10, 30 : P형 실리콘반도체기판 11, 12, 31 : N형 확산영역
13, 22 : 절연층 14, 15, 33 : 필드판(field plate)
16, 16A, 16B : 열린부 17, 35 : 절연층
18, 36 : 배선 18, 36 : 배선
19, 34 : 공핍층 20, 20A, 20B : 배선
21 : N형 확산영역 22 : 필드판
본 고안은 높은 내압성을 이룰 수 있도록된 된반도체장치에 관한 것이다.
반도체 집적회로(IC)와 같은 반도체장치에서는 반도체기판내에 형성되어져 있는 확산영역과 실리콘반도체기판 사이의 내압성이 향상되도록 하기 위해 필드판(field plate)이라고 칭하는 도전체층을 설치해 놓고 있는 것이 많다.
제4도는 이와 같은 필드판이 설치된 종래의 반도체장치를 단면도로 도시해 놓은 것으로서, P형 실리콘반도체기판(30)내에는 N형 확산영역(31)이 형성되어 있고, 이 N형 확산영역(31)의 끝부위 부근표면 위에는 절연층(32)을 매개로 다결정실리콘등으로 구성되는 필드판(33)이 설치되어 있다. 이 필드판(33)원 N형 확산영역(31)과 동전위로 설정되어있어 이 필드판(33)이 설치됨으로써 N자형 확산영역(31)으로부터 반도체기판(30)내부로 퍼져있는 공핍층(34)이 필드판(33)의 끝부분에서는 약하게 나타내져N형 확산영역(31)과 P형 실리콘반도체기판(30)사이의 내압향상이 이루어질 수 있게 된다.
그런데, 통상적인 반도체집적회로에서는 도시된 바와 같이 필드판(33) 위에 절연층(35)을 매개로 별개의 배선(36)이 마련되고 있는 것이 많은바, 그 경우 이 배선(36)과 필드판(33)사이의 전위차에 따른 영향으로 필드판(33)의 끝부위 부근에 전계가 집중되게 되어 배선(36)이 설치되어져 있지 않는 경우에 비해 N형 확산영역(31)과 P형 실리콘반도체기판(30)사이의 내압이 저하되는 것을 방지해주는 대책으로서 절연층(32)(35)의 막두께를 두껍게해주는 방법있으나, 이러한 방법에서는 절연막(32)(35)의 막두께가 얇아지는 모서리부위에서 배선(36)이 쉽게 단절되는 현상이 일어나게 되는등 공정 및 패턴상 제약이 따르게 될 뿐만 아니라, 그에 따른 절연막두께의 편차 때문에 내압특성의 편차도 커지게 된다고 하는 문제가 있었다. 또 절연층두께를 두껍게 해주는 방법은 절연층(35)내지 그 위에 형성되는 배선(36)등에 균열을 생겨나게 되므로서 신뢰성면에서도 문제가 있었다. 이상과 같이 필드판(33)이 설치된 종래의 반도체장치에서는 내압특성을 편차가 발생한다거나 신뢰성이 저하된다고 하는 문제가 있었다. 이에 본 발명은 상기와 같은 문제점을 해결하기 위해 발명된 것으로, 내압특성의 편차라던가 신뢰성의 저하가 일어나지 않고 고내압화를 도모할 수 있도록 된 반도체장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치는, 제1도전형 제1반도체영역과, 이 제1반도체영역내에 설치되어지는 제2도전형 제2반도체영역, 이 제2반도체영역의 표면을 포함한 상기 제1반도체영역의 표면위에 형성된 제1절연층, 상기 제2반도체영역의 표면위에 상기 제1절연층을 매개로 형성되어 제2반도체영역과 거의 같은 전위로 설정되어진 제1도전체층, 상기 제1반도체영역내에서 상기 제2반도체영역과는 분리되어 설치되면서 상기 제1절연층을 매개로 상기 제1도전체층을 일부와 겹쳐지도록 설치된 제2도전형 제3반도체영역, 상기 제1절연층에 형성된 열린부를 매개로 상기 제3반도체영역과 접속되면서 제3반도체 영역의 표면위에 상기 제1절연층을 매개로 형성된 제2도전체층 및, 상기 제1 및 제2도전체중 표면위에 제2절연층을 매개로 형성된 제3도전체층으로 구성되어져 있다.
이렇게 구성된 본 발명 반도체장치에서는, 제1절연층을 매개로 필드판으로 되는 제1도전체층의 일부와 겹쳐지도록 제3반도체영역이 설치됨으로서, 제3반도체영역의 전위를 제1도전체층의 전위보다 제1절연층의 막두께분 만큼 저해시켜 줄 수 있게 되고, 또 이 제3반도체영역표면 위에 제1절연층을 매개로 필드판으로 되는 제2도전체층이 설치됨으로써 제3반도체영역과 제1반도체영역사이의 전계가 약해지게 할 수가 있게 된다.
이하 예시도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 1실시예에 따른 반도체장치의 구성을 도시해 놓은 것으로, 제1a도는 단면도이고, 제1b도은 패턴 평면도 이다. 이들 도면에서 P형 실리콘반도체기판(10)내에 N자형 확산영역(11)(12)이 분리되어 형성되어져 있고, 이들 N자형 확산영역(11)(12)의 표면을 포함한 P형 실리콘반도체기판소정의 막두께 형성되어져 있다. 또 상기N형 확산영역(11)의 끝부분위 부근표면 위에는 상기 절연층(13)을 매개로 다결정실리콘으로 구성된 필드판(14)이 형성되면서 이 필드판(14)이 그 일부가 상기N자형 확산영역(12)의 끝부위 부근표면 위에도 상기 절연층(13)을 매개로 다결정실리콘으로 구성된 필드판(15)이 형성되어, 이 필드판(15)이 절연층(13)으로 형성된열린부(16)을 통해 하부의 N자형 확산영역(12)의 표면과 접속되어져 있다. 그리고 상기 양 필드판(14)(15)위에 2산화질리콘으로된 절연층(17)이 형성되면서 이 절연층(17) 위에는 알루미늄등으로 구성된 배선(18)이 형성되어져 있다. 한편 상기 필드판(15)과 N자형 확산영역(12)을 접속시켜 주는 열린부(16)는 제1b도의 패턴 평면도에 도시된 바와 같이 배선(18)의 하부에 위치되도록 열려져 있다.
여기서 예컨대 P형 실리콘반도체기판(10)은 기준전위(OV)로, N자형 확산영역(11)은 ＋100V 정도의 고전위로, 배선(18)도 기준전위(OV)로 각각 설정되어 있다하고, 또 한 한쪽의 필드판(14)은 도시되어 있지 않은 영역에서 N자형 확산영역(11)에 전기적으로 접속되어 그 전위가 N자형 확산영역(11)과 거의 같은 ＋100V정도의 전위로 설정되어 있다고 하자, 이와 같은 전위상태에서의 P형 실리콘반도체기판(10)에 발생하게 되는 공핍층의 퍼짐상태가 제1a도중 참조부호 19로 나타내어져 있는바, 즉 필드판(14)은 그 일부가 N자형확산영역(11)과는 분리되어진 N형 확산영역(12)과 겹쳐지도록 형성되어져 있고, 그 때문에 이 N형 확산영역(12)의 전위는 상기 N형 확산영역(11)(12) 상호간의 거리에도 의존하지만 거의 필드판(14)의 전위에서 절연층(13)의 막두께분 만큼 저하된 것으로 나타나게 된다. 이러한 N형 확산영역(12)의 전위는 예컨대 필드판(14)전위의 반즉＋50V정도로 저하된 것이 되고, 이 전위는 N형 확산영역(12)의 모든 부위에서도 거의 일정해지게 된다. 따라서, 이 확산영역(12)에 접속되어져 있는 필드판(15)의 전위도 ＋500V 정도가 된다. 여기서 배선(18)이 기준전위(OV)로 설정되어져 있기 때문에 필드판(15)의 끝부위와 배선(18)사이의 전계강도는, 필드판(15) 및 N자형 확산영역(12)이 설치되어 있지 않은 종래의 반도체장치인 경우에 비해 반감어지기 때문에, N형 확산영역(12)과 P형 실리콘반도체기판(10)사이의 내압이 대폭 향상되게 된다. 이상과 같은 본 발명의 1실시예에서는 층간절연층의 막두께를 증가시키지 않고 내압 향상을 도모할 수 있어서, 종래의 반도체장치에서 층간 절연층의 막두께를 증가시켜 놓으므로서 발생되고 있던 내압특성의 편차이나 신뢰성의 저하와 같은 문제가 전부 해소되게 된다. 또 내압의 향상을 도모할 수 있다고 바꿔말하면, 종래의 반도체장치와 마찬가지로 정도의 내압특성을 얻을 수 있다면 N자형 확산영역(11)에 대해 종래의 반도체장치보다도 높은 전위를 인가할 수 있고, 그에 따라 본 발명 반도체장치의 용도가 확대되게 된다는 효과를 얻을 수 있다.
제2도는 본 밥명의 다른 실시에 관한 반도체장치의 구성을 도시해 놓은 것으로, 제2a도단면도이고 제2b도는 패턴 평면도를 나타낸바, 즉 본 발명의 다른 실시예에 관한 반도체장치가 본 발명의 실시예에 관한 반도체장치와 다른점은 필드판(15)과N형 확산영역(12)을 접속하는 열린부(16)가 제2b도의 패턴 평면도에 도시된 바와 같이 배선(18)의 하부이외의 영역에 위치되도록 복수개로 설되고 있는 것이다. 여기서 2개를 1쌍으로 열린부(16)의 부위에는 알루미늄으로 구성되는 배선(20)이 각기 설치되어 각 배선(20)을 매개로 N자형 확산영역(12)과 필드판(15)이 접속되어져 있다.
제3도는 발명의 또 다른 실시예에 관한 반도체장치의 구성을 도시해 놓은 것으로, 제3a도는 단면도이고 제3b도는 패턴 평면도를 나타낸 바, 즉 본 발명의 또 다른 실시예에 관한 반도체장치에서는 고전위가 직접적으로 인가되는 N형 확산영역(11) 이외의 확산영역으로 상기 본 발명의 각 실시예에 관한 반도체장치와 마찬가지의 N형 확산영역(12)을 설치함과 더불어 이들 N형 확산영역(11)(12) 각각과 분리된 N형 확산영역(21)을 새롭게 설치하도록 된 것이다. 그 다음에 필드판(15)은 그 일부각상기N자형 확산영역(21)과 겹쳐지도록 형성되고 있어 N형 확산영역(21)의 끝부위 부근표면위에도 절연층(13)을 매개로다결정실리콘으로 구성된 필드판(22)이 형성되어져 있다.
그리고 이 필드판(15)은 제3b도에 도시된 바와 같이 제2도에 도시된 반도체장치인 경우와 마찬가지로 배선(18)의 하부이외의 영역으로 위치하도록 설치되는 열린부(16A)를 통해 알루미늄을 구성되는 배선(20A)을 개재시켜 N자형 확산영역(12)과 접속되고 있고, 또 필드판(22)은 상기 필드판(15)와 마찬가지로, 배선(18)의 하우이외의 영역으로 위치하도록 설치되는 열린부(16B)를 통해 알루미늄으로 구성되는 배선(20B)을 개재시켜 N형 확산영역(21)과 접속되고 있다.
본 발명의 또 다른 실시예에 관한 반도체장치에서 필드판(15)은 그 일부가 N형 확산영역(12)과 분리되는 N형 확산영역(21)과 겹쳐지도록 형성되어 있고, 그 때문에N형 확산영역(21)의 전위는 N형 확산영역(11)의 전위보다 저감된 N형 확산영역(12)의 전위로부터 절연층(13)의 막두께분만큼 저하된 것으로 된다. 이 N자형 확산영역(21)의 전위는 예컨대 필드판(15) 전위의 반, 즉 ＋25V 젖도로 저하된다. 따라서, 이 N형 확산영역(21)에 접속되어 있는 필드판(22)의 전위도 ＋25V 정도로 저하되고 있거나 필드판(22)의 끝부위와 배선(18)사이의 전계강도는 제1도 및 제2도에 도시된 반도체장치인 경우보다 더 저하되고, 그 때문에 N형 확산영역(21)과 P형 실리콘반도체기판(10)사이의 내압이 더 향상되게 된다.
한편 본 발명은 상기 실시예에 한정되는 것이 아니고 여러 종류의 변형이 그 요지가 벗어나지 않는 범위내에서 변형시키면 좋은바, 즉 상기 실시예에서는 N형 확산영역(11)의 다른 확산영역으로 1개의 N형 확산영역(12) 또는 필드판을 매개로 직렬적으로 설치되는 확산영역의 수를 필요에 따라 증가시켜 놓으므로써 보다 고내압화를 도모할 수 있게 된다. 더욱이 상기 실시에서는 P형 실리콘반도체기판내에 N형 확산영역을 형성시키는 경우에 대해 설명했지만, 이는 N자형 실리콘반도체기판내에 P형 확산영역을 설치시키도록 된 경우에도 적용할 수 있게 된다.
이상 설명한 바와 같이 본발명에 의하면, 내압특성의 편차라던가 신뢰성의 저하가 생겨나지 않는 고내압화를 도모할 수 있는 반도체장치가 제공될 수 있게 된다.
Claims (3)
- 제1도전형 제1반도체영역과, 이 제1반도체영역내에 설치되어지는 제2도전형 제2반도체영역, 이 제2반도체영역의 표면을 포함한 상기 제1반도체영역의 표면위에 형성된 제1절연층, 상기 제2반도체영역의 표면위에 상기 제1절연층을 매개로 형성되어 제2반도체영역과 거의 같은 전위로 설정되어진 제1도전체층, 상기 제1반도체영역내에 상기 제2반도체영역과는 분리되어 설치되면서 상기 제1절연층을 매개로 상기 제1도전체층의 일부와 겹쳐지도록 설치된 제2도전형 제3반도체영역 상기 제1절연층에 형성된 열린부를 매개로 상기 제3반도체영역과 접속되면서 제3반도체영역의 표면위에 상기 제1절연층을 매개로 형성된 제2도전체층, 및, 상기 제1 및 제2도전체층 표면위에 제2절연층을 매개로 형성된 제3도 전체층을 구비해서 이루어진 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 열린부가 상기 제3도전체층 하부에 위치하도록된 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 열린부가 상기 제3도전체층 하부 이외의 영역에 위치하도록 된 것을 특징으로 하는 반도체장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61308594A JPS63164362A (ja) | 1986-12-26 | 1986-12-26 | 半導体装置 |
| JP61-308594 | 1986-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900001025A KR900001025A (ko) | 1990-01-31 |
| KR910006245B1 true KR910006245B1 (ko) | 1991-08-17 |
Family
ID=17982919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880007646A KR910006245B1 (ko) | 1986-12-26 | 1988-06-24 | 반도체장치 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0347479B1 (ko) |
| JP (1) | JPS63164362A (ko) |
| KR (1) | KR910006245B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260538A (ja) * | 1989-03-31 | 1990-10-23 | Fujitsu Ltd | 半導体装置 |
| JPH03280071A (ja) * | 1990-03-29 | 1991-12-11 | Konica Corp | 印刷版の形成方法 |
| JP2812093B2 (ja) * | 1992-09-17 | 1998-10-15 | 株式会社日立製作所 | プレーナ接合を有する半導体装置 |
| JP3917211B2 (ja) * | 1996-04-15 | 2007-05-23 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57160159A (en) * | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
| JP2549834B2 (ja) * | 1982-10-06 | 1996-10-30 | 財団法人 半導体研究振興会 | 半導体デバイス |
| JPS5976466A (ja) * | 1982-10-25 | 1984-05-01 | Mitsubishi Electric Corp | プレ−ナ形半導体装置 |
| JPS59132648A (ja) * | 1983-01-19 | 1984-07-30 | Nec Corp | 複合半導体装置 |
-
1986
- 1986-12-26 JP JP61308594A patent/JPS63164362A/ja active Pending
-
1988
- 1988-06-22 EP EP88109922A patent/EP0347479B1/en not_active Expired - Lifetime
- 1988-06-24 KR KR1019880007646A patent/KR910006245B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0347479A1 (en) | 1989-12-27 |
| JPS63164362A (ja) | 1988-07-07 |
| EP0347479B1 (en) | 1994-04-13 |
| KR900001025A (ko) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053916A (en) | Silicon on sapphire MOS transistor | |
| US5017985A (en) | Input protection arrangement for VLSI integrated circuit devices | |
| US4070690A (en) | VMOS transistor | |
| US4041518A (en) | MIS semiconductor device and method of manufacturing the same | |
| US4835592A (en) | Semiconductor wafer with dice having briding metal structure and method of manufacturing same | |
| US3789503A (en) | Insulated gate type field effect device and method of making the same | |
| EP0068844A1 (en) | A protective device for a semiconductor integrated circuit | |
| US5270568A (en) | Structure for preventing electric field concentration in semiconductor device | |
| US6104053A (en) | Semiconductor device comprising capacitor in logic circuit area and method of fabricating the same | |
| KR900003029B1 (ko) | 칩을 갖는 집적회로 장치 | |
| KR910006245B1 (ko) | 반도체장치 | |
| KR890008949A (ko) | 반도체장치 및 그 제조방법 | |
| KR970030838A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| US5106780A (en) | Semiconductor device and method of manufacturing the same | |
| EP0067393B1 (en) | Semiconductor device having a resistor region with an enhanced breakdown voltage | |
| JP2825038B2 (ja) | 半導体装置 | |
| US5075754A (en) | Semiconductor device having improved withstanding voltage characteristics | |
| US4884121A (en) | Semiconductor device | |
| US3544861A (en) | Stabilized semiconductor device | |
| EP0104754A1 (en) | Metal insulator semiconductor device with source region connected to a reference voltage | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JP3035215B2 (ja) | 半導体装置 | |
| US5160990A (en) | MIS-FET with small chip area and high strength against static electricity | |
| US5014109A (en) | Miniaturization of a contact hole in a semiconductor device | |
| KR0148585B1 (ko) | 주변부에 메탈 배선을 가진 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070731 Year of fee payment: 17 |
|
| EXPY | Expiration of term |