KR910005597B1 - 분할된 정류회로를 가진 반도체 기억장치 - Google Patents

분할된 정류회로를 가진 반도체 기억장치 Download PDF

Info

Publication number
KR910005597B1
KR910005597B1 KR1019840003724A KR840003724A KR910005597B1 KR 910005597 B1 KR910005597 B1 KR 910005597B1 KR 1019840003724 A KR1019840003724 A KR 1019840003724A KR 840003724 A KR840003724 A KR 840003724A KR 910005597 B1 KR910005597 B1 KR 910005597B1
Authority
KR
South Korea
Prior art keywords
pads
pad
semiconductor memory
bonding
circuit
Prior art date
Application number
KR1019840003724A
Other languages
English (en)
Other versions
KR850000124A (ko
Inventor
요시히로 다께마에
도미오 나까노
기미아끼 사또오
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR850000124A publication Critical patent/KR850000124A/ko
Application granted granted Critical
Publication of KR910005597B1 publication Critical patent/KR910005597B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • B32B17/10005—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing
    • B32B17/10807—Making laminated safety glass or glazing; Apparatus therefor
    • B32B17/10816—Making laminated safety glass or glazing; Apparatus therefor by pressing
    • B32B17/10825—Isostatic pressing, i.e. using non rigid pressure-exerting members against rigid parts
    • B32B17/10834—Isostatic pressing, i.e. using non rigid pressure-exerting members against rigid parts using a fluid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

분할된 정류회로를 가진 반도체 기억장치
제1a도는 종래의 반도체 기억장치의 배치도.
제1b도는 설딥(cerrdip) 또는 플라스틱 패키지 위에 설치된 제1도 장치의 부분적인 배치도.
제2a도는 분 발명에 따른 반도체 기억장치의 제1실시예의 배치도.
제2b도는 제2a도의 장치의 상세배치도.
제2c도는 제2a도 장치의 수정 배치도.
제3a도는 본 발명에 따른 반도체 기억장치의 제2실시예의 배치도.
제3b도는 설딥 또는 플라스틱 패키지위에 장치된 제3a도 장치의 부분적인 배치도.
제3c도는 제3a도 장치의 변형 배치도.
제4a도는 본 발명에 따른 반도체 기억장치의 제3실시예의 배치도.
제4b도는 금속 밀봉형 패키지위에 장치된 제4도 장치의 배치도.
제4c도는 설딥 또는 플라스틱 패키지위에 장치된 제4a도의 장치의 배치도.
제4d도는 리이드레스 칩 캐리어위에 장치된 제4a도 장치의 배치도.
제5a, 5b, 5c 및 5d도는 제4a도의 패드에 대한 접속용회로의 회로도.
* 도면의 주요부분에 대한 부호의 설명
WL : 워어드선 BL : 비트선
1-1, 1-2 : 정규회로영역 2 : 비정규회로영역
P1내지 P16: 본딩패드영역
본 발명은 반도체 기억장치, 특히 반도체 칩 위의 본딩패드배치의 개량에 관한 것이다.
동적 또는 정적 등속호출 기억장치(RAM)와 같은 반도체 기억장치의 배치는 정규회로영역, 주변회로영역 및 본딩패드영역으로 크게 나뉘어진다. 정규회로영역내에는 워어드선 및/또는 비트선을 가진 선내에 규칙적으로 반복된 회로들이 갖추어져 있다. 예를들면 기억셀이 워어드선과 비트선과 일치하여 배치되고, 행(row) 디코우더는 워드선과 일치되며, 센스증폭기 및 열(column) 디코우더는 비트선과 일치하여 배치된다. 이와 반대로 주변회로영역내에는 어떠한 워드선 및 비트선도 갖추어지지 않는다. 즉, 주변회로영역내에는 비정규패턴회로가 갖추어진다. 정규회로영역, 비정규 또는 주변회로영역 및 본딩패드영역에 대한 배치는 반도체장치의 높은 수용능력을 고려할 때 중요한 사항이다.
종래의 한 반도체 기억장치의 배치에 있어서는 2개의 주변회로영역이 정규회로영역의 양측면에 배치되어 있었다. 더욱이 주변회로영역의 외측에는 본딩패드영역이 갖추어졌다. 이경우에 주변회로영역은 본딩패드영역의 각 패드에 직접 또는 간접으로 접속되어야만 한다. 그러므로 주변회로영역중의 하나는 그것의 반대측상에 위치된 각 패드 또는 그에 역에 있어서 실질적으로 접속되어야만 한다.
이 경우에 한 주변회로는 전원패드 및 그것의 반대측면에 위치된 몇 개의 패드에 직접 접속되며 다른 주변회로를 통하여 그것의 반대측면에 위치된 다른 신호패드에 접속된다. 결과적으로 주변회로 및 패드를 연결하고 정규회로영역을 바이패스하는 신호선 및 전원선의 전체선의 폭은 커지게 되며 이에 의해 정규회로영역의 영역은 감소되며 이것은 높은 수용능력을 갖는데에 단점이 된다.
또한 상기한 장치가 설딥 또는 플라스틱 패키지 위에 장치될 때 패키지의 일부 본딩포스트는 장치의 본딩 패드와 패키지의 본딩포스트 사이의 접속용량을 감소시키기 위하여 다른것에 중복 위치될 수도 있다. 이것은 장치의 전체영역을 감소시켜서 정규회로영역의 영역을 감소시키게 되어 이것 또한 높은 수용능력을 갖는데 단점이 된다.
또한 많은 형태의 패키지들이 있다. 예를들면 모양의 관점에서 보면 DIP, 리드레스패키지, 플랫패키지등이 있으며 재질 및 밀봉상태 측면에서 볼때는 금속밀봉패키지, 설딥패키지, 플라스틱패키지 등이 있다. 패키지의 본딩포스트의 구조는 패키지의 형태에 따른다. 그러나, 반도체장치에 있어서 각 패드는 다른 패드의 그것과는 다른 목적을 갖는다. 그러므로 반도체장치가 어떤 형태의 패키지에 대해 설계될때 이와 같은 반도체장치는 패키지의 본딩포스트의 상이한 배열로 인해 다른 형태의 패키지에는 장치될 수가 없다. 만약 이와 같은 반도체장치를 다른 형태의 패키지위에 강제로 설치할 경우는 본당패드 및 본딩포스트를 연결하는 접속이 과대하게 길게 되며 이에 의해 패키지의 캐비티를 감소시키며 그들의 용량을 증가시키게 된다. 또한 상기한 접속에 대한 와이어 본딩동작이 어렵게 되며 이에 의해 제조비가 상승되게 된다.
본 발명의 목적은 높은 수용능력의 반도체 기억장치를 제공하는 것이다. 본 발명의 다른 목적은 제조비가 작게되는 반도체 기억장치를 제공하는 것이다.
본 발명에 따르면 워어드선 및 비트선을 포함하고 있는 반도체 기억장치에 있어서 워어드선 및/또는 비트선과 규칙적으로 일치하여 배치된 소자들을 포함하는 정규회로영역이 다수의 블록으로 분할되어 있다. 분할된 블록들 사이에는 비정규 또는 주변회로영역들이 갖추어지며 이에 의해 주변회로영역과 패드를 연결하며 분할된 정규회로영역을 바이패스하는 신호 및 전원선의 전체선의 폭이 감소된다. 결과적으로 정규회로영역의 점유영역은 증가되어 그것의 수용능력을 증가시킨다.
또한 동일한 목적을 갖는 다수의 패드들이 구비된다. 동일한 목적을 갖인 패드들중 1개가 선택되어 요구된 패키지의 1본딩포스트에 접속되며 이에 의해 본딩패드 및 본딩포스트를 연결하는 접속이 짧아지게 된다. 결과적으로 패키지의 캐비티가 증가되고 또한 본딩패드와 본딩포스트 사이에 연결된 접속의 용량이 감소되며 더욱이 이들 접속에 대한 와이어 본딩동작이 쉽게되어 제조가격이 감소된다.
본 발명은 다음에 첨부된 도면을 참고로한 설명으로 좀더 확실하게 이해될 것이다.
제1a도에 있어서, 제1a도는 종래것으로서 16핀 동적 RAM의 예를 보여준다. 정규회로영역 (1)의 양측면에는 주변회로영역(2-1 및 2-2)이 갖추어진다. 정규회로영역(1)은 워어드선 및/또는 비트선과 일치하여 배치된 기억셀, 행디코우더, 열디코우더, 센스증폭기 등을 포함하고 있다.
주변회로영역(2-1 및 2-2)은 비정규패턴회로를 포함한다. 더욱이 주변회로영역(2-1 및 2-2)의 외측에는 본딩패드(P1내지 P16)가 갖추어져 있다. 여기에서, 패드(P16)는 전원(Vss)용이고, 패드(P8)는 전원(Vcc)용이며 다른 패드들은 제어신호 및 어드레스 신호용이다. 제1도의 장치는 듀얼-인라인형 패키지(DIP)에 적합하다.
제1도에서 주변회로영역(2-1 및 2-2) 양자는 패드(P1내지 P16)에 직접 또는 간접적으로 접속되어야 한다. 즉, 주변회로(2-1)는 전원단자(P8)에 직접 접속되며, 주변회로(2-2)를 경유하여 단자(P5,P6,P7,P8,P9,P10,P11및 P12)에 접속된다. 이 경우에 주변회로(2-2)는 패드(P5,P6,P7,P8,P9,P10,P11및 P12)로 부터의 신호를 타이밍신호, 제어신호 등으로 변환하며 그들은 영역(X 및 Y)의 신호선을 경유하여 주변회로(2-1)로 보낸다.
동일하게 주변회로(2-2)는 전원패드(P16)에 직접 접속되며 주변회로(2-1)를 경유하여 패드(P1,P2,P3,P4,P13,P14및 P15)에 접속된다. 이경우에 주변회로(2-1)는 패드(P1,P2,P3,P4,P13,P14및 P15)로 부터의 신호를 타이밍신호, 제어신호 등으로 변환하며 그들은 영역(X 및 Y)에 있는 신호선을 경유하여 주변회로(2-2)에 전송한다. 그러므로 패드(P5내지 P12)는 실질적으로 영역(X 및 Y)을 경유하여 주변회로영역(2-1)에 접속되며 반면에 패드(P1내지 P4및 P13내지 P16)는 실질적으로 또한 영역(X 및 Y)을 경유하여 주변회로영역(2-2)에 접속된다. 예를들면, 영역(X 및 Y)에서 패드(P8및 P16)용 각 전원선의 선폭은 약 100㎛이며 그 결과 그것의 저항은 충분하게 낮다.
더욱이 다른 패드용 각 신호선의 선 폭은 6㎛이고 그것은 수는 20 내지 30이다. 그러므로 영역(X 및 Y)에 있는 선의 총선폭은 100×2+6×(20-30)=300 내지 400㎛이다. 이 전체폭은 정규회로영역(1)의 영역에 제한하며 이것은 높은 수용능력을 갖는데 불리한점이 된다. 더욱이 제1b도에 표시된 바와 같이 제1a도의 장치가 본딩포스트(4-1,4-2,4-3,4-4,…,)를 갖고 있는 설딥 또는 플라스틱 패키지(3)위에 장치될 때 패드(P1,P2,P3및 P4)와 본딩포스트(4-1,4-2,4-3, 및 4-4) 사이의 와이어 (W)는 짧게되어 용량을 감소시킨다. 그러나 이경우에 제3핀의 본딩포스트(4-3)는 부분(Z)에 있는 제4핀의 본딩포스트(4-4)위에 증복하여 위치된다. 또한 이것은 제1도 장치의 영역을 제한하며 따라서 놓은 수용능력을 갖는데 불리한 점이 된다.
더욱이, 만약 제1a도의 장치가 리드레스 칩 캐리어위에 설치될 경우 본딩패드와 본딩포스트 사이에 연결된 일부 접속은 매우 길게되며 이에 의해 패키지의 캐비티를 감소시키고 그들의 용량을 증가시키며 접속에 대한 와이어 본딩동작이 어렵게 된다.
제2a도는 본 발명의 제1실시예를 보여주며 제2b도는 제2a도의 좀더 상세한 배치도이며 장치의 우측 및 좌측에 정규회로영역(1-1 및 1-2)이 갖추어져 있고 그들 사이에 주변회로영역(2)이 갖추어져 있다. 더욱이 본딩패드(P1내지 P16)가 정규회로영역(1-1 및 1-2)의 외측에 구비되어 있다.
제2b도에 표시된 바와 같이 각 정규회로영역(1-1 및 1-2)은 워어드선(WL)과 비트선(BL)사이의 교차점에 기억셀을 가지고 있는 4개의 기억셀 어레이(101,102,103,104), 모든 워어드선에 대해 1개의 행디코우더를 가지고 있는 2개의 행디코우더영역(105 및 106) 모든 비트선에 대해 1개의 열디코우더를 가지고 있는 2개의 열디코우더영역(107 및 108), 및 각 비트선상에 대해 1개의 센스증폭기를 가지고 있는 4개의 센스증폭기(109,110,111 및 112)로 이루어진다.
정규회로영역(1-1 및 1-2)에 대해 공통으로 어드레스신호, 비트선 충전신호, 워어드선 구동신호, 센스 증폭기 구동신호, 열디코우더 구동신호 등을 위한 선(5)이 갖추어져 있다
제2a도에서 주변회로영역(2)과 전원패드(P8및 P16) 사이의 거리는 제1a도에 표시된 장치의 반의 거리이다. 그러므로 주변회로영역(2)과 전원패드(P8및 P16) 사이의 전원선의 폭은 저항의 측면에서 볼때
Figure kpo00002
로 될 수 있으며 또한 영역(X' 및 Y')을 통하여 전원선의 수도 반으로 될 수 있다. 그러므로 영역(X' 및 Y')에서의 선의 전체폭은 다른선들을 고려할 때 제1a도에 표시된 장치의 거의
Figure kpo00003
이 된다. 정규회로영역(1-1 및 1-2)의 양측면 위의 영역(X' 및 Y')의 선수는 서로 다르기 때문에 Y방향의 정규회로영역(1-1 및 1-2)의 부분은 서로 상이할 수도 있다는 것을 유의하여야 한다.
제2c도에는 제2a도 장치의 변형이 표시되어 있으며 4개의 정규회로영역(1-1,1-2,1-3 및 1-4)이 갖추어져 있고 그들 사이에 3개의 주변회로영역(2-1,2-2, 및 2-3)이 갖추어져 있다, 더욱이 패드(P1내지 P16)는 정규회로영역(1-1 및 1-4)의 외측에 갖추어진다. 제2c도의 장치에서(2-1)과 같은 주변회로영역과 전원패드(P8)사이의 거리는 제1a도에 표시된 것과 비교할 때 약
Figure kpo00004
정도이다. 그러므로 주변회로와 전원 패드 사이의 전원선의 폭은 제1a도의 것과 비교할 때 저항의 측면에서 감소될 수 있다. 따라서 영역(X'' 및 Y'')에서 선의 전체폭은 제1a도의 것과 비교할 때 감소된다.
제2a 및 제2c도의 장치는 DIP위에 장착되어지지 않으면 안된다는 사실을 유의해야 한다.
제3a도는 본 발명의 제2실시에를 보여주며 여기에서 패드(P4,P5,P12및 P13)는 이경우에는 제3a도의 장치가 설딥 또는 플라스틱 패키지위에 설치되어야하므로 장치의 중앙에, 즉 주변회로영역(2)의 외측에 갖추어진다. 즉, 제3b도에 표시된 바와 같이 제3a도의 장치가 설딥 또는 플라스틱 패키지위에 설치될 때 제3핀의 본딩포스트(4-3)는 제4핀의 본딩포스트(4-4)위에 중첩되지 않으며 그 결과 패키지의 가장자리가 증가되어 제3a도의장치의 수용능력이 증가된다.
제3a도 장치의 변형이 제3c도에 나타나 있으며 이것은 또한 제2c도에 대응한다. 즉, 제2c도의 장치와 비교할 때 패드(P14및 P3)가 주변회로영역(2-1)의 외측에 배치되어 있고 패드(P13,P12,P4및 P5)는 주변회로영역(2-2)의 외측에 배치되어 있으며 패드(P11및 P6)가 주변회로영역(2-3)의 외측에 배치되어 있다. 제3c도에 표시된 형태의 장치는 또한 설딥 또는 플라스틱 패키지위에 장치되어야만 한다. 따라서 정규회로영역을 바이패스하는 전체선폭은 감소될 수 있으며 이에 의해 장치는 큰 수용능력을 얻게된다.
제4a도는 본 발명의 제3실시예를 보여주며 여기에서는 패드(P'4,P'5,P'12, 및 P'13)가 제2a도의 소자에 가해진다. 패드(P'4,P'5,P'12및 P'13)는 각각 패드(P4,P5,P12및 P13)와 동일한 목적을 갖는 다른 것을 유의해야 한다. 그러므로 패드(P4및 P'4)중 하나 패드(P5및 P'5)중의 하나, 패드(P12및 P'12)중의 하나, 패드(P13및 P'13)중의 하나가 선택되어 패키지의 각 본딩포스트에 와이어 본딩동작에 의해 접속된다. 결과적으로 제4a도의 장치는 여러 가지 형태의 패키지위에 장치될 수 있다.
제4b도는 제4a도의 장치가 금속밀봉형 세라믹 패키지위에 장치되는 경우를 보여준다. 이경우에는 본딩포스트가 패키지(표시되지 않음)의 양측면에 배치되어 있다. 즉, 포스트 (4-1,4-2,4-3,4-4,4-13,4-14,4-15 및 4-16)가 패키지의 좌측에 배치되어 있으며 한편 패드(4-5,4-6,4-7,4-8,4-94-10,4-11 및 4-12)는 패키지의 우측에 배치되어 있다. 그러므로 이경우에 장치의 패드(P1내지 P16)는 와이어(W)에 의해 각각 본딩패드(4-1 내지 4-16)에 접속되며 패드 (PF,P'15,P'12및 P'13)는 본딩포스트에 어떠한 접속도 없게된다.
금속밀봉형의 패키지의 상하측상의 본딩포스트의 준비는 그것의 캐비티를 감소시킨다는 것을 유의해야 한다. 그러므로 이와 같은 본딩포스트는 통상적으로 갖추어져 지지 않는다.
제4c도는 제4a도의 장치가 설딥 또는 플라스틱 패키지위에 장치된 경우를 보여준다. 이경우에도 또한 본딩포스트가 패키지(표시 않됨)의 상·하측에 제공되어 있다. 즉, 설딥 또는 플라스틱 패키지의 양측면위에 모든 본딩포스트를 배치하는 것은 쉽지 않다. 따라서 패드(P'4,P'5,P'12및 P'13)는 와이어(W)에 의해 각각 본딩패드(4-4,4-5,4-12 및 4-13)에 접속되며 패드(P4,P5,P12및 P13)는 본딩포스트에 어떠한 접속도 하지 않는다. 이는 패드(P'4,P'5,P'12및 P'13)가 패드(P4,P5P12및 P13)보다 본딩패드(4-4,4-5,4-12 및 4-13)에 더 근접되어 있기 때문이다.
제4d도는 제4a도의 장치가 리드레스 칩 캐이어 위에 장치된 경우를 보여준다. 이경우에 있어서는 본딩포스트는 캐리어(표시되지 않음)의 모든 측면위에 동일거리고 배치되며 모든 본딩포스트에 대해 와이어 본딩동작을 수행하는 것이 필요하지는 않다. 그러므로 패드(P'4,P'5,P'12및 P'13)는 와이어(W)에 의해 각 본딩포스트(4-4,4-5,4-12 및 4-13)에 접속되며 패드(P4,P5,P12및 P13)는 포스트에 접속되지 않으며 포스트(4-17 내지 4-24)도 패드에 접속되지 않는다, 따라서 동일한 목적을 가진 다수의 패드가 반도체장치 위에 갖추어지기 때문에 동일한 목적을 가진 패드중 하나가 어떤 형태 패키지의 본딩포스트의 배치에 대해 선택된다.
상기한 동일목적을 갖는 패드들은 장치의 내부회로에 서로 접속되어야만 한다. 이를 위해 동일한 목적을 가진 패드를 서로 접속시키기 위한 회로가 준비되어 있다. 이와 같은 패드(13 및 13')를 위한 회로가 제5a, 5b, 5c 또는 5d도에 표시되어 있다.
제5a도에는 패드(P13및 P'13)가 알루미늄층과 같은 동일한 도전층에 직접 접속되며 그것은 장치의 내부회로로 유도된다. 그러나 제5a도 회로에서 패드(P13)가 사용될 때 또한 패드(P'13)의 용량은 패드(P13)의 용량으로 제공되어 이에 의해 신호의 전파속도가 감소된다.
제5b도에서 패드(P13및 P'13)는 내부회로내에 병렬로 접속된 게이트(G1및 G2)에 접속된다. 그러므로 제5b도의 회로는 제5a도 장치의 결점을 해결한다. 그러나 P'13와 같은 비사용패드가 플로팅상태에 있기 때문에 게이트(G2)는 잡음등과 같은것에 의해 동작할 수도 있어서 오동작이 발생할 수 있다. 게이트(G1및 G2)는 금속산화 반도체(MOS)를 트랜지스터 형이나 바이폴라 트랜지스터와 같은 다른형의 게이트가 장치의 형태에 따라서 사용될 수도 있다는 것을 유의해야 한다.
제5c도에서는 디플리션형 트랜지스터(G3및 G4)가 제5b도의 소자에 더해진다. 그러므로 P'13와 같은 비사용 패드는 트랜지스터(G4)에 의해 접지되어 패드(P'13)가 플로팅상태로 되는 것을 방지한다. 따라서 제5b도 회로의 단점이 해결된다.
물론 디플리션형 트랜지스터(G'3및 G'4)의 전도도는 P13과 같이 사용된 패드의 전위가 적당한 값이라고 고려하여 설계된다. 엔헨스먼트형의 드레인-게이트 접속 트랜지스터가 디플리션형 트랜지스터(G3및 G4)대신 사용될 수도 있다는 것을 유의하여야 한다.
제5d도에 있어서 엔헨스먼트형 트랜지스터(G'3및 G'4)가 비사용패드가 플로팅상태가 되는 것을 막는 수단으로 사용된다. 트랜지스터(G'3및 G'4)는 선택회로, 디플리션형 트랜지스터(G5및 G6) 엔헨스먼트형 트랜지스터(G7)에 의해 선택된다. 부가패드(VCC*)가 제공되어 있다. 트랜지스터(G6및 G7)는 반전기(INV)를 구성하고 있는데 주의해야 한다.
제5d도의 회로에 있어서 패드(VCC*)가 개방될 때, 즉 패드(VCC*)가 단지 노드(N1)에만 접속될 때 노드(N1)의 전위는 접지 전위로되며 그 결과 트랜지스터(G'3)는 차단된다. 따라서 패드(P13)는 사용상태로 된다. 더욱이 노드(N2)의 전위는 ＂H＂(high)로 되어 트랜지스터(G'4)를 동작시킨다. 결과적으로 패드(P'13)는 접지되며 이에 따라 패드(P'13)는 비사용상태로 된다.
제5d도의 회로에 있어서 패드(VCC*)가 전원(VCC)용 패드(P8)에 접속될 때 노드(N1)의 전위는 ＂H＂로 되며 트랜지스터(G'3)를 동작시킨다. 따라서 패드(P13)는 비사용상태로 된다. 더욱이 노드(N2)의 전위가 ＂L＂(low)로 되어 트랜지스터(G'4)를 차단시킨다. 따라서 패드(P'13)는 사용상태로 된다. 따라서 제5d도의 회로에서 비사용패드는 선택되며 접지되어서 비사용패드가 플로팅상태로 되는 것을 방지한다.
앞에서 설명한 바와 같이 메모리셀을 포함하는 정규회로영역은 증가될 수 있으며 이에 의해 그것의 수용능력이 향상된다.

Claims (6)

  1. 다수의 워어드선(WL) : 다수의 비트선(BL) : 각각이 상기 워어드선 및 상기 비트선과 일치하여 규칙적으로 배치된 소자를 포함하는 적어도 2개의 분할된 정규회로 영역수단(1-1,1-2) : 상기 분할된 정규회로들 사이에 배치되어 각각이 상기 워어드선 및 상기 비트선에 대해 불규칙하게 배치된 소자를 포함하는 비정규회로영역수단(2) : 및 장치의 주변에 배치된 본딩패드영역(P1내지 P16)으로 이루어지는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 본딩패드영역은 상기 장치의 주변에 상기 분할된 정규회로영역수단 외측에 배치된 패드를 포함하는 것을 특징으로 하는 반도체 기억장치.
  3. 제2항에 있어서, 상기 본딩패드영역은 더욱이 상기 장치주위의 상기 비정규회로영역수단 외측에 배치된 패드(P'4,P'5,P'12P'13)를 더 포함하는 것을 특징으로 하는 반도체 기억장치.
  4. 제3항에 있어서, 상기 주변회로영역수단의 외측에 배치된 상기 패드 (P'4,P'5,P'12,P'13)는 상기 분할된 정규회로영역수단의 외측에 배치된 상기 배드중 대응하는 일패드(P4,P5,P12,P13)와 동일한 목적을 갖는 것을 특징으로 하는 반도체 기억장치.
  5. 제4항에 있어서, 더욱이 동일한 목적을 가진 상기 패드(P13,P'13)를 상호간에 접속시키기 위한 전기적인 수단을 더 포함하는 것을 특징으로 하는 반도체 기억장치.
  6. 제5항에 있어서, 상기 전기적인 접속수단은 병렬로 접속된 다수의 게이트(G1,G2)를 포함하며 상기 게이트 각각은 동일한 목적을 가진 상기 패드(P13,P'13)중의 하나에 접속되는 것을 특징으로 하는 반도체 기억장치.
KR1019840003724A 1983-06-29 1984-06-29 분할된 정류회로를 가진 반도체 기억장치 KR910005597B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP115878 1983-06-29
JP58115878A JPS609152A (ja) 1983-06-29 1983-06-29 半導体装置

Publications (2)

Publication Number Publication Date
KR850000124A KR850000124A (ko) 1985-02-25
KR910005597B1 true KR910005597B1 (ko) 1991-07-31

Family

ID=14673401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840003724A KR910005597B1 (ko) 1983-06-29 1984-06-29 분할된 정류회로를 가진 반도체 기억장치

Country Status (5)

Country Link
US (1) US4660174A (ko)
EP (1) EP0130798B1 (ko)
JP (1) JPS609152A (ko)
KR (1) KR910005597B1 (ko)
DE (1) DE3485625D1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3585756D1 (de) * 1984-07-02 1992-05-07 Fujitsu Ltd Halbleiterschaltungsanordnung in hauptscheibentechnik.
JPH0652784B2 (ja) * 1984-12-07 1994-07-06 富士通株式会社 ゲートアレイ集積回路装置及びその製造方法
JPS61227289A (ja) * 1985-03-30 1986-10-09 Fujitsu Ltd 半導体記憶装置
EP0204177A1 (de) * 1985-05-31 1986-12-10 Siemens Aktiengesellschaft Anschlussanordnung für einen integrierten Halbleiterschaltkreis
JPS62122139A (ja) * 1985-11-21 1987-06-03 Nec Corp 半導体記憶装置
JP2659179B2 (ja) * 1985-12-20 1997-09-30 日本電気株式会社 半導体記憶装置
JPS62180594A (ja) * 1986-02-04 1987-08-07 Fujitsu Ltd 半導体記憶装置
JPS62192086A (ja) * 1986-02-18 1987-08-22 Matsushita Electronics Corp 半導体記憶装置
US5265045A (en) * 1986-10-31 1993-11-23 Hitachi, Ltd. Semiconductor integrated circuit device with built-in memory circuit group
JPS6379871U (ko) * 1986-11-14 1988-05-26
US5243208A (en) * 1987-05-27 1993-09-07 Hitachi, Ltd. Semiconductor integrated circuit device having a gate array with a ram and by-pass signal lines which interconnect a logic section and I/O unit circuit of the gate array
US5287000A (en) * 1987-10-20 1994-02-15 Hitachi, Ltd. Resin-encapsulated semiconductor memory device useful for single in-line packages
DE3776798D1 (de) * 1987-11-23 1992-03-26 Philips Nv Schnell arbeitender statischer ram-speicher mit grosser kapazitaet.
US5014242A (en) * 1987-12-10 1991-05-07 Hitachi, Ltd. Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit
JP2585738B2 (ja) * 1988-08-12 1997-02-26 株式会社日立製作所 半導体記憶装置
JPH081945B2 (ja) * 1988-10-24 1996-01-10 日本電気株式会社 半導体記憶装置
US5278802A (en) * 1988-10-28 1994-01-11 Texas Instruments Incorporated Decoding global drive/boot signals using local predecoders
JPH0772991B2 (ja) * 1988-12-06 1995-08-02 三菱電機株式会社 半導体記憶装置
US6069814A (en) * 1989-05-26 2000-05-30 Texas Instruments Incorporated Multiple input buffers for address bits
JP2542706B2 (ja) * 1989-10-05 1996-10-09 株式会社東芝 ダイナミックｒａｍ
EP0428785B1 (de) * 1989-11-24 1994-02-16 Siemens Aktiengesellschaft Halbleiterspeicher
JP3242101B2 (ja) * 1990-10-05 2001-12-25 三菱電機株式会社 半導体集積回路
JPH05308136A (ja) * 1992-04-01 1993-11-19 Nec Corp マスタスライス集積回路
JP3073610B2 (ja) * 1992-09-22 2000-08-07 株式会社東芝 半導体記憶装置
US5517442A (en) * 1995-03-13 1996-05-14 International Business Machines Corporation Random access memory and an improved bus arrangement therefor
US5936877A (en) 1998-02-13 1999-08-10 Micron Technology, Inc. Die architecture accommodating high-speed semiconductor devices
DE19907922C1 (de) * 1999-02-24 2000-09-28 Siemens Ag Leseverstärkeranordnung mit gemeinsamen durchgehendem Diffusionsgebiet der Leseverstärker-Transistoren
KR100380409B1 (ko) * 2001-01-18 2003-04-11 삼성전자주식회사 반도체 메모리 소자의 패드배열구조 및 그의 구동방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936812A (en) * 1974-12-30 1976-02-03 Ibm Corporation Segmented parallel rail paths for input/output signals
JPS5258327A (en) * 1975-11-08 1977-05-13 Hitachi Ltd Semiconductor memory unit
US4527254A (en) * 1982-11-15 1985-07-02 International Business Machines Corporation Dynamic random access memory having separated VDD pads for improved burn-in

Also Published As

Publication number Publication date
US4660174A (en) 1987-04-21
EP0130798A3 (en) 1988-08-31
JPS64822B2 (ko) 1989-01-09
EP0130798A2 (en) 1985-01-09
DE3485625D1 (de) 1992-05-07
KR850000124A (ko) 1985-02-25
JPS609152A (ja) 1985-01-18
EP0130798B1 (en) 1992-04-01

Similar Documents

Publication Publication Date Title
KR910005597B1 (ko) 분할된 정류회로를 가진 반도체 기억장치
US4945395A (en) Semiconductor device
US6777801B2 (en) Semiconductor device and method of manufacturing same
US4733288A (en) Gate-array chip
KR100212094B1 (ko) 반도체 집적회로 장치
US7714447B2 (en) Semiconductor chip arrangement
US5895887A (en) Semiconductor device
KR20040065176A (ko) 반도체장치
US4631705A (en) Semiconductor integrated circuit memory device
US4591894A (en) Semiconductor device having a plurality of CMOS I/O cells located at the periphery of the chip arranged in a direction perpendicular to the sides of the chip
US5708610A (en) Semiconductor memory device and semiconductor device
JP3644138B2 (ja) 半導体集積回路及びその配置配線方法
US4831433A (en) Semiconductor device
US5835395A (en) Eprom pinout option
KR0130777B1 (ko) 반도체 집적회로장치
JPH0763066B2 (ja) 半導体装置
GB2170657A (en) Semiconductor memory device
JPH04287360A (ja) 半導体記憶装置
KR100280929B1 (ko) 반도체 장치
JPH0236563A (ja) 半導体集積回路装置
JPS5972742A (ja) マスタスライスｌｓｉのマスタ方法
JP3501880B2 (ja) 半導体集積回路装置の製造方法および半導体ウエハ
JPH01293560A (ja) 入力保護手段を有する半導体装置
JPH0314265A (ja) 半導体装置
JPH06188380A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000726

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee