KR910003277B1 - 발광다이오우드 어레이의 제조방법 - Google Patents

발광다이오우드 어레이의 제조방법 Download PDF

Info

Publication number
KR910003277B1
KR910003277B1 KR1019880004005A KR880004005A KR910003277B1 KR 910003277 B1 KR910003277 B1 KR 910003277B1 KR 1019880004005 A KR1019880004005 A KR 1019880004005A KR 880004005 A KR880004005 A KR 880004005A KR 910003277 B1 KR910003277 B1 KR 910003277B1
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
forming
emitting diode
electrode
Prior art date
Application number
KR1019880004005A
Other languages
English (en)
Other versions
KR890016688A (ko
Inventor
김기준
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019880004005A priority Critical patent/KR910003277B1/ko
Publication of KR890016688A publication Critical patent/KR890016688A/ko
Application granted granted Critical
Publication of KR910003277B1 publication Critical patent/KR910003277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

내용 없음.

Description

발광다이오우드 어레이의 제조방법
제1도는 종래의 일반적인 발광다이오우드 어레이의 개략도.
제2도는 종래의 일반적인 발광다이오우드 어레이의 조립도.
제3a-3f도는 본 발명에 따른 제조공정도.
제4a도는 본 발명에 따른 발광다이오우드 어레이의 평면도이고, 제4b도는 제4a도를 A'-A"로 절단한 단면도.
제5도는 본 발명에 따른 발광다이오우드 어레이의 조립도.
본 발명은 발광다이오우드 어레이의 제조방법에 관한 것으로, 특히 P형 전극과 n형 전극을 발광면의 반대면에 형성하여 발광다이오우드 어레이를 세라믹등의 기판에 조립할때 별도의 금선으로 연결하지 않고 기판에 소자를 부착하는 것만으로 외부배선과 전기적으로 연결될 수 있는 발광다이오우드 어레이의 제조방법에 관한 것이다. 최근 고도정보화 시대를 맞아 컴퓨터등의 자동화기기의 정보처리 능력이 향상되고, 그 출력기기로서의 프린터에도 고속, 고화질 다기능화가 요구되고 있다. 전자 사진기술을 이용한 광프린터중 발광다이오우드 어레이 방식을 상기의 요구에 맞춰 고출력, 고집적화가 진행되고 있다. 고화질을 실현하기 위한 발광다이오우드 어레이 방식은 매우 높은 고집적화가 진행되고 있는데, 발광다이오우드도 어레이의 고집적화가 진행됨에 따라 상기 어레이를 세라믹등의 기판에 조립하는 공정이 매우 어려워지고 있다.
제1도는 종래의 일반적인 발광다이오우드 어레이중 일부분을 도시한 것이다. 도면을 참조하면 참조번호(1)는 갈륨비소(GaAs) 기판이고, (2)는 갈륨비소인(GaAsP) 박막이며, (3)은 절연막이고, (4)는 아연이 확산된 영역이며, (5a) 및 (5b)는 제1 및 제2 발광다이오우드의 P형 개별전극이고, (6)은 n형 공통전극이다. 상기 공통전극(6)과 제1 및 제2 발광다이오우드의 개별전극(5a), (5b)에 전압을 인가하면 발광면(7a), (7b)을 통해서 빛이 방출된다. 상기와 같이 제작된 발광다이오우드 어레이는 개별 발광다이오우드의 전극(5a), (5b)이 발광면(7a), (7b)쪽에 위치하고 공통전극(6)은 기판쪽에 위치하고 있으므로 제2도와 같이 조립할 수 있다.
제2도를 참조하면 공통전극 배선(14)과 외부배선(12)이 형성된 세라믹기판(11)등에 발광다이오우드 어레이(13)를 조립을 할때 발광소자의 공통전극(6)은 세라믹기판(11)의 공통전극배선(14)과, 접속하고, 각 발광소자의 전극(5a), (5b)은 하나 하나 금선(Gold wire)(15)으로 외부배선(12)과 연결하여야 한다. 그러나 이와 같이 금선으로 연결을 한 경우에 있어서 일반 글자인쇄인 240DPl(Dot Per Inch)의 밀도로 A4용지를 인쇄 하기 위해서는 총 2048개의 금선연결이 필요하며, 고화질인 400DPI의 밀도로 A4용지를 인쇄하기 위해서는 3584개의 금선연결이 필요하고 금선간의 간격도 1000㎛ 정도가 되므로 고도의 조립기술과 높은 수율의 연결 기술이 요구된다.
따라서 본 발명의 목적은 별도의 금속연결을 하지않고 소자의 부착만으로 세라믹 기판위에 형성된 외부 회로와의 전기적 연결이 가능한 발광다이오우드 어레이의 제조방법을 제공함에 있다. 상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명은 제 1도전형의 반도체기판 상부에 상기 제1도전형과 반대도전형인 제2도전형의 반도체영역을 형성하여 발광면을 형성하는 제1공정과, 상기 기판 상부에 상기 기판과는 절연되 고 상기 발광면과 접촉되는 상부전극을 형성하는 제2공정과, 상기 상부전극 하부에 소정부분의 기판영역을 기판의 하부로 부터 식각하여 기판을 관통하는 구멍을 형성하는 제3공정과, 상기 발광면과 대칭되는 기판 하부에 제1전극을 형성하고 상기 기판과 절연되고 상기 기판하부에서 상기 구멍을 통하여 상기 상부전극에 접촉되는 제2전극을 형성하는 제4공정을 구비하여 상기 공정의 연속으로 이루어짐을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제3a-3f도는 본 발명에 따른 갈륨피소인(CaAsP)계 발광다이오우드 어레이의 제조방법에 의한 단면을 나타낸 도면이고, 제4a도는 완성된 소자의 평면도이며, 제4b도는 제4a도를 A'-A"로 절단한 단면도이다.
제3a-3f도의 공정개략도를 참조하여 본 발명의 한 실시예인 갈륨비소인(GaAsP)계의 발광다이오우드 어레이의 제조방법을 상세히 설명하면 하기와 같다. 출발물질은 n형 고농도 단결정 갈륨비소(GaAs) 기판(21)이다. 먼저, 상기 기판(21) 상부에 통상의 액상결정성장법(Liquid Epitaxy)을 이용하여 n형 갈륨비소인(GaAsP) 박막(2)을 제3a도와 같이 성장 시킨후, 제3b도와 같이 아연 확산을하여 상기의 갈륨비소인(GaAsP) 박막(22)의 소정부분을 발광부인 P형 영역(24)으로 만들어 P-n접합을 만든다. 이때 아연 확산은 진공봉입방식의 일반적인 확산법과 질화막을 이용한 선택확산법으로 소정영역만을 아연확산 시킬수 있음은 이분야의 통상의 지식을 가진자는 쉽게 알수 있을 것이다. 그다음 P-n접합이 형성된 기판면 상부 전면에 통상의 CVD(Chemical Vapor Deposition) 방법으로 산화막층(23)을 도포한 후 사진식각방법 (Photolithographic Process)으로 발광면인 P형 영역(24)상부에 창(41)을 형성한다. 그다음 리프트 오프(Lift-off) 방법으로 상기 기판상에 발광면의 P형 영역(24)과 전기적으로 연결이 되는 소정형상의 상부전극(25)을 제3c도와 같이 형성한다. 이하 제3d-3f도는 편의상 상기 기판의 하부를 위로 향하게 도시하였다. 그다음 기판의 하부(43) 즉 상부 전극(25)이 형성된 반대쪽의 기판표면에 포토레지스트를 도포하고 통상의 사진식각법으로 식각하여 기판(21), 박막(22)과 산화막(23)을 통과하는 구멍(Via hole)(45)을 제 3d도와 같이 형성한다. 이때 식각은 구멍의 형상등을 고려하여 습식식각 또는 건식식각이 가능하나, 습식식각은 옆면에칭(Side Etching)이 심하므로 고밀도 발광다이오우드 어레이의 제작에 있어서는 건식식각이 유리한 점이 있다.
그다음 상기 구멍(45)이 형성된 기판면 전면에 CVD 방법으로 산화막층(26)을 도포한후 제3e도와 같이 상기 상부전극(25)과 접해 있는 구멍영역의 산화막층(26)과 n형전극을 형성하기 위한 기판영역의 산화막층(26)을 사진식각법으로 제거하여 접속창(47) 및 (49)를 형성한다. 상기 산화막층(26)은 기판과의 전기적 절연을 위한 것이다. 그다음 상기 산화막(26)이 형성된 기판면 상부 전면에 n형 전극으로 쓰이는 AuGe/Ni/ Au를 순차적으로 도포하고 사진식각방법으로 제3f도와 같이 p형 전극(27)과 n형 전극(28)을 형성한다. 상기에서는 금속에칭 방법으로 p형 및 n형 전극(27), (28)을 형성하였으나 리프트오프 방법으로도 형성할 수 있음을 유의하여야 한다.
상기 p형 전극(27)은 상기 상부전극(25)과 전기적으로 연결만 하는 것이므로 상기 p형 및 n형 전극을 모두 일반적으로 n형 전극으로 사용되는 AuGe/Ni/Au를 사용하여 동시에 제작할 수 있다. 상기와 같이 제작된 발광다이오우드 어레이의 평면도가 제4a도와 같고 제4a도를 A'-A"로 절단한 단면도인 우측면도가 제4b도와 같으며 제3a-3f도와 동일한 부분에서 동일한 부호를 사용하였다. 상기 평면도는 종래 발광다이오우드 어레이와 비슷한 형상을 갖지만 상부전극(25)에는 직접외부전압이 인가되는 것이 아니라 외부회로의 배선과 접속된 기판하부의 p형 전극(27)을 통해 상부전극(25) 전압이 인가된다. 또는 상기 우측면도에 도시된 바와같이 p형 전극(27)은 각 발광다이오우드마다 따로 형성되어 이후 조립과정에서 외부배선과 접속된다. 제5도는 n형 공통전극 배선(34)과 외부배선(32)이 형성된 세라믹기판(31)상에 본 발명에 따른 발광다이오우드 어레이(33)를 부착한 것을 나타내는 도면이다. 상기의 발광다이오우드 어레이의 p형 전극과 n형 전극이 기판쪽에 형성되어 있으므로 세라믹기판(31)상의 외부배선을 상기 소자 어레이의 기판쪽의 p형 전극과 위치가 맞도륵 사전에 제작함으로써 별도의 금선 연결없이도 외부회로와의 연결배선(32)과 공통전극(34) 위에 소자 어레이(33)를 부착하는 것만으로 연결이 가능해진다. 상기에서는 갈륨비소인(GaAsP)계의 재료에 아연확산을 사용한 발광다이오우드 어레이의 제조방법을 설명한 것이지만 본 발명의 사상을 벗어남이 없이 상기와 다르게 실시할 수 있음을 쉽게 이해할 수 있을 것이다. 예를들면 갈륨비소(GaASP)계의 재료에 박막성장을 하여 p-n접합을 만든후 메사에칭을 사용하는 소자에서도 갈륨비소(GaAs) 기판쪽에 구멍(Vra hole)을 뚫어 p형 및 n형 전극을 발광면의 반대쪽에 형성하는 본 발명의 기술을 사용하여 제조할 수 있다.
상술한 바와같이 본 발명은 소자를 관통하는 구멍을 뚫어 발광면측에 있는 전극을 기판쪽으로 제조할 수 있으므로 소자의 부착만으로 외부회로의 연결이 가능하게 된다. 따라서 별도의 금선 연결이 필요하지 않으므로 발광다이오우드 어레이들의 조립이 용이해지며, 기계적 접촉에 의하여 금선연결이 파손될 위험이 없으므로 매우 신뢰성이 높은 조립이 가능해진다.

Claims (2)

  1. 발광다이오우드의 제조방법에 있어서, 제1도전형의 반도체 기판상부에 상기 제 1도전형과 반대도전형인 제2도전형의 반도체 영역을 형성하여 발광면을 형성하는 제1공정과, 상기 기판상부에 상기 기판과는 절연되고 상기 발광면과 접촉되는 상부전극을 형성하는 제2공정과, 상기 상부전극 하부의 소정부분의 기판 영역을 기판의 하부로 부터 식각하여 기판을 관통하는 구멍을 형성하는 제3공정과, 상기 발광면과 대칭되는 기판하부에 제1전극을 형성하고, 상기 기판과 절연되고 상기 기판 하부에서 상기 구멍을 통하여 상기 상부전극에 접촉되는 제2전극을 형성하는 제4공정을 구비하여 상기 공정의 연속으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에서 있어서, 제4공정의 제1 및 제2전극을 동일물질로 동시에 형성됨을 특징으로 하는 반도체 장치의 제조방법.
KR1019880004005A 1988-04-09 1988-04-09 발광다이오우드 어레이의 제조방법 KR910003277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880004005A KR910003277B1 (ko) 1988-04-09 1988-04-09 발광다이오우드 어레이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880004005A KR910003277B1 (ko) 1988-04-09 1988-04-09 발광다이오우드 어레이의 제조방법

Publications (2)

Publication Number Publication Date
KR890016688A KR890016688A (ko) 1989-11-29
KR910003277B1 true KR910003277B1 (ko) 1991-05-25

Family

ID=19273522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004005A KR910003277B1 (ko) 1988-04-09 1988-04-09 발광다이오우드 어레이의 제조방법

Country Status (1)

Country Link
KR (1) KR910003277B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376864A (zh) * 2010-08-10 2012-03-14 晶元光电股份有限公司 发光元件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376864A (zh) * 2010-08-10 2012-03-14 晶元光电股份有限公司 发光元件
CN102376864B (zh) * 2010-08-10 2014-12-31 晶元光电股份有限公司 发光元件

Also Published As

Publication number Publication date
KR890016688A (ko) 1989-11-29

Similar Documents

Publication Publication Date Title
KR910006706B1 (ko) 발광다이오드 어레이 헤드의 제조방법
US8395159B2 (en) Semiconductor apparatus with thin semiconductor film
US6211537B1 (en) LED array
CN100502027C (zh) 光元件
KR910003277B1 (ko) 발광다이오우드 어레이의 제조방법
JP2000323750A (ja) 発光ダイオードアレイ
KR910006705B1 (ko) 발광다이오드 어레이 및 그 제조방법
JPH0531955A (ja) 半導体発光装置
JP4382902B2 (ja) Ｌｅｄアレイおよびその製造方法
JP4683832B2 (ja) 発光ダイオードアレイ装置及びそれを用いた発光ダイオードプリンタ
JP2000150958A (ja) 半導体発光素子
JPH07254731A (ja) 発光素子
JP3219463B2 (ja) 発光ダイオードアレイ
JPS63278285A (ja) 光プリンタ用発光ダイオ−ドアレイとその製造方法
JP2001077431A (ja) 発光素子アレイ
JPH0554712B2 (ko)
JPH05243610A (ja) 半導体発光素子
KR920000329B1 (ko) 발광소자 어레이
JP3464124B2 (ja) 発光ダイオードアレイ
JPH0945958A (ja) 端面発光型ｌｅｄアレイ及びその製造方法
JPS62156884A (ja) アレイ型半導体発光装置
JPH058958U (ja) 発光ダイオード装置
JP2000294830A (ja) 発光素子アレイ
JPS6328510B2 (ko)
JP2000228542A (ja) 発光ダイオード及び発光ダイオードアレイ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050407

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee