KR910001592A - 프린터헤드의 에이징 테스트회로 - Google Patents

프린터헤드의 에이징 테스트회로 Download PDF

Info

Publication number
KR910001592A
KR910001592A KR1019890009081A KR890009081A KR910001592A KR 910001592 A KR910001592 A KR 910001592A KR 1019890009081 A KR1019890009081 A KR 1019890009081A KR 890009081 A KR890009081 A KR 890009081A KR 910001592 A KR910001592 A KR 910001592A
Authority
KR
South Korea
Prior art keywords
pin
signal
clock
output
data
Prior art date
Application number
KR1019890009081A
Other languages
English (en)
Other versions
KR910008428B1 (ko
Inventor
하배영
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019890009081A priority Critical patent/KR910008428B1/ko
Publication of KR910001592A publication Critical patent/KR910001592A/ko
Application granted granted Critical
Publication of KR910008428B1 publication Critical patent/KR910008428B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/027—Test patterns and calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음

Description

프린터헤드의 에이징 테스트회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 테스트회로.
제2도 및 제3도는 제1도는구체회로도.

Claims (2)

  1. 프린터헤드의 에이징 테스트회로에 있어서, 초기동작시 리세트신호를 출력하며 스타트 스위칭시 스타트신호를 발생하는 리세트회로(10)와. 상기 리세트회로(10)의 스타트신호 출력에 의해 제1클럭CP1와 이에 소정 지연된 스트로브핀 마스크신호 S.PIN MASK신호를 발생하는 제어신호 발생부(12)와, 상기 제어신호 발생부(12)의 스트로브핀 마스크 신호 S.PIN MASK 출력에 의해 인에이블되어 일정주기의 듀티비를 가지는 헤드프린트온 구동 신호인 헤드구동신호 HOP를 발생하는 구동신호 출력부(14)와. 상기 구동신호 출력부(14)의 출력의 에지상태를 검출하여 제2클럭CP2를 발생출력하는 클럭발생부(16)와, 상기 제어신호부(12)의 제1클럭CP1에 의해 인에어블되고 상기 스트로브핀 마스크신호 S.PIN MASK신호에 의해 내부 딥스위치에 의한 핀데이터를 로드하여 상기 클럭발생부(16)의 클럭CP2 입력상태에 따라 로드된 핀테이터를 시프트 출력하는 핀데이터 생성부(18)와. 상기 핀데이터 생성부(18)의 출력과 상기 구동신호 출력부(14)의 헤드구동신호 HOP을 입력하여 상기 헤드구동신호 입력시간 동안 상기 핀데이터로서 헤드핀을 구동하는 헤드핀 구동부(20)와 전원전압(VIN)의 입력을 설정시간 동안 상기 각 회로에 제고하는 타이머 전원부(5)로 구성됨을 특징으로 하는 회로.
  2. 제1항에 있어서 핀데이터 생성부(18)가 테스트할 핀데이타의 듀티를 설정하여 듀티데이터를 출력하는 딥스위치부(22a)와. 제1클럭CP1의 입력에 의해 인에어블되며 스트로부핀 마스크신호 S.PIN MASK신호에 의해 상기 딥스위치(22)의 듀티데이터를 로딩하여 제2클럭CP2으로 로딩신호를 시프트하여 핀데이터를 출력하는 시프트 레지스터(20a)와 상기 시프트 레지스터(20a)의 출력을 반전 버퍼링 하는 버퍼(24a)로 구성되을 특징으로 하는 회로.
    ※ 참고 사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890009081A 1989-06-29 1989-06-29 프린터헤드의 에이징 테스트회로 KR910008428B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890009081A KR910008428B1 (ko) 1989-06-29 1989-06-29 프린터헤드의 에이징 테스트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890009081A KR910008428B1 (ko) 1989-06-29 1989-06-29 프린터헤드의 에이징 테스트회로

Publications (2)

Publication Number Publication Date
KR910001592A true KR910001592A (ko) 1991-01-31
KR910008428B1 KR910008428B1 (ko) 1991-10-15

Family

ID=19287590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890009081A KR910008428B1 (ko) 1989-06-29 1989-06-29 프린터헤드의 에이징 테스트회로

Country Status (1)

Country Link
KR (1) KR910008428B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422038B1 (ko) * 2001-09-10 2004-03-11 삼성전기주식회사 편향요크

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422038B1 (ko) * 2001-09-10 2004-03-11 삼성전기주식회사 편향요크

Also Published As

Publication number Publication date
KR910008428B1 (ko) 1991-10-15

Similar Documents

Publication Publication Date Title
KR970024134A (ko) 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals)
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
KR950020069A (ko) 데이타 구동기
KR900015434A (ko) 신호 발생회로
KR930018726A (ko) 반도체 집적회로 장치
JP2007163301A (ja) バーンインテスト信号発生回路及びバーンインテスト方法
KR910001592A (ko) 프린터헤드의 에이징 테스트회로
KR950012706A (ko) 반도체 메모리 장치
KR960032501A (ko) 반도체 집적 회로 장치에 사용하는 스캔 테스트 회로
KR940006230A (ko) 반도체 집적회로장치 및 그 기능시험방법
KR970060222A (ko) 동기형 반도체 메모리 장치
KR950013205A (ko) 제어 전압 및 제어 전압의 종류를 표시하는 신호에 따라 아날로그 회로를 제어하는 제어 장치
KR940020670A (ko) 캐패시터와 저항기로 구성된 필터 회로(filter circuit including resistor and capacitor)
KR940008248A (ko) 리세트회로
KR970009136A (ko) 램프구동장치에서 다이나믹/스태틱신호 변환회로 및 방법
KR20040063924A (ko) 반도체 디바이스 시험 장치
JP4422223B2 (ja) Ｉｃ試験装置
JP2598580Y2 (ja) Ｉｃ試験装置
KR20050040499A (ko) 컴퓨터 시스템에서의 파워 온 시퀀스 생성장치
JP4077786B2 (ja) パルス回路
JP3327414B2 (ja) パルス幅変調回路
KR950002349Y1 (ko) 냉장고의 제상주기 제어회로
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR930020851A (ko) 출력회로
KR910010790A (ko) 밧데리 충전회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000929

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee