KR900019228A - 다층구조를 갖는 적층캐패시터 형성방법 - Google Patents
다층구조를 갖는 적층캐패시터 형성방법 Download PDFInfo
- Publication number
- KR900019228A KR900019228A KR1019890006698A KR890006698A KR900019228A KR 900019228 A KR900019228 A KR 900019228A KR 1019890006698 A KR1019890006698 A KR 1019890006698A KR 890006698 A KR890006698 A KR 890006698A KR 900019228 A KR900019228 A KR 900019228A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive material
- electrode
- photosensitive material
- exposed
- dielectric film
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims 26
- 239000000463 material Substances 0.000 claims 16
- 238000000151 deposition Methods 0.000 claims 9
- 238000005530 etching Methods 0.000 claims 8
- 239000010410 layer Substances 0.000 claims 5
- 150000004767 nitrides Chemical class 0.000 claims 5
- 238000004321 preservation Methods 0.000 claims 4
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
- H01L21/10—Preliminary treatment of the selenium or tellurium, its application to the foundation plate, or the subsequent treatment of the combination
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2g도는 본 발명에 따라 MOSFET에 적층캐패시터가 형성되는 공정을 도시한 상태의 단면도,제3a도 내지 제3F도는 본 발명의 일실시예에 따라 MOSFET에 적층캐패시터가 형성되는 공정을 도시한 상태의 단면도.
Claims (4)
- 게이트, 소오스 및 드레인 전극이 형성되는 MOSFET소자에 전하보존전극을 다층구조로 형성한후 이전극표면 전체에 캐패시터 유전체막 침착한 다음 셀 플레이트 전극용 전도물질을 침착하는 공정으로 형성되는 적층캐패시터 형성방법에 있어서, 상기 MOSFET소자의 게이트전극 상부에 층간절연체(8)를 형성하고 상기 MOSFET드레인전극(7)상에 드레인콘택 영역을 형성하는 단계와, 상기 드레인콘택트영역 상부 및 층간절연체 상부 일정부분까지 1차 전하보존 전극용 전도물질을(9)을 형성하고 , 그 위에 전체적으로 캐패시터 유전체막(10) 및 1차 셀플레이트 전극용 전도물질(11)을 차례로 침착하는 단계와, 상기1차 셀 플레이트 전극용 전도물질 상부에 다시 캐패시터 유전체막(12)과 2차 전하보존극용 전도물질(13)을 침착한후, 이 전도물질 상부에 감광물질(14)을 침착하여 전하보존극 콘택 마스크를 형성하는 단계와, 상기 전하보존전극 콘택에 의해 노출된 상기 2차 전하보존 전극용 전도물질(13), 캐패시터 유전체막(12), 1차 셀플레이트 전극용 전도물질(11) 및 캐패시터 유전체막(10)을 차례로 식각한후, 상기 감광물질(14)을 제거하는 단계와, 상기 식각공정 및 감광물질(14) 제거공정에 의해 노출된 부분에 캐패시터 유전체막(15) 및 전하보존 전극용 전도물질(16)을 침착함는 단계와, 상기 전도물질(16)을 일정부분에 다시 감광물질(18)을 코팅하는 단계와, 상기 감광물질(18)을 마스크로 하여 노출된 상기 전하보존 전극용전도물질(17 및 13)을 식각하고 상기 감광물질(18)을 제거한후, 그위에 다시 캐피시터 유전체막(19) 및 2차 셀플레이트 전극용 전도물질(20)을 다시 침착하는 단계로 이루어진 것을 특징으로 하는 다층 구조를 갖는 적층캐패시터 형성방법.
- 제1항에 있어서, 상기 전하보존전극용 전도물질(16)의 전도물질스페이서는 비등방성 식각으로 형성되는 것을 특징으로 하는 다층구조를 갖는 적층캐패시터 형성방법.
- 제1항에 있어서, 상기 1차 셀 플레이트 전극용 전도물질(11)을 침착하는 단계후에 그 전도물질(11)상부에 감광물질(14)을 코팅한후, 이 감광물질(14)을 일정부분 제거하여 전하보존극 콘택 마스크를 형성하는 단계와, 상기 감광물질(14)을 마스크층으로 하여 노출된 상기 1차 셀 플레이트 전극용 전도물질(11)을 식각하고 상기 감광물질(14)을 제거하는 단계와, 상기 식각에 의해 노출된 상기 캐패시터 유전체막(10)을 식각한다음 다시 캐패시터 유전체막 (12), 2차 전하보존 전극용 전도물질(13) 및 질화막 (21) 을 차례로 침착한다음, 전체적으로 감광물질(22)을 코팅하는 단계와, 상기 감광물질(22)과 질화막(21)을 선택적으로 에치백하되, 전하보존전극 콘택하부에만 상기 질화막(21)을 남게하여, 이를 산화막 성장의 장벽층으로하여 상기 2차 전하보존 전극용 전도물질(13)상부에 산화막 (23)을 성장시키는 단계와, 상기 하부의 질화막(21)을 식각한 후 상기 산화막 (23)을 마스크로 하여 노출된 상기 전하보존 전극용 전도물질(13)을 식각한 다음 상기 산화막(23)과 노출된 캐패시터 유전체막(12)을 제거하는 단계와, 상기 전하보존 전극용 전도물질 (13)의 잔여부분의 노출된 상기 전하보전 전극용 전도물질(9) 상부에 2차 전하보존 전극용 전도물질(17)을 침착한후, 그 상부 일정부분에 감광물질 (18)을 다시 코팅하는 단계와, 상기 감광물질 (18)을 마스크층으로 하여 상기 노출된 전하보존 전극용 전도물질(17)을 식각한후 상기 감광물질(18)을 제거한 다음 노출된 상기 전하보존 존극용 전도물질 (17)상부에 캐패시터 유전체막(19)과 2차 셀플레이트 전극용 전도물질(20)을 다시 침착하는 단계를 포함하는 것을 특징으로 하는 다층구조를 갖는 적층캐패시터 형성방법.
- 제4항에 있어서, 상기 감광물질(22)과 질화막(2) 에치백(Etch Back)식각 비율이 동일한 비율인 것을 특징 으로 하는 다층 구조를 갖는 적층 캐패시터 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890006698A KR920004659B1 (ko) | 1989-05-19 | 1989-05-19 | 다층구조를 갖는 적층캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890006698A KR920004659B1 (ko) | 1989-05-19 | 1989-05-19 | 다층구조를 갖는 적층캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900019228A true KR900019228A (ko) | 1990-12-24 |
| KR920004659B1 KR920004659B1 (ko) | 1992-06-12 |
Family
ID=19286305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890006698A KR920004659B1 (ko) | 1989-05-19 | 1989-05-19 | 다층구조를 갖는 적층캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920004659B1 (ko) |
-
1989
- 1989-05-19 KR KR1019890006698A patent/KR920004659B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920004659B1 (ko) | 1992-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
| KR930018659A (ko) | 고집적 소자용 미세 콘택 형성방법 | |
| KR880004562A (ko) | 반도체 기판의 단차부 매립방법 | |
| KR900019228A (ko) | 다층구조를 갖는 적층캐패시터 형성방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR950012704A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR910010748A (ko) | 적층형 캐패시터 및 제조방법 | |
| KR900017167A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR900015319A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR920010968A (ko) | 적층캐패시터 제조방법 | |
| KR970018744A (ko) | 반도체 메모리장치 제조방법 | |
| KR920010976A (ko) | 적층캐패시터 및 그제조방법 | |
| KR950012727A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR940016786A (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR910020902A (ko) | Dram셀 제조방법 | |
| KR910010515A (ko) | 적층 캐패시터 및 제조방법 | |
| KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| KR920010836A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR960008575B1 (en) | Manufacture method of semiconductor memory device | |
| KR960032738A (ko) | 고밀도 반도체 메모리장치의 제조방법 | |
| KR950025995A (ko) | 적층 캐패시터 제조방법 | |
| KR950021663A (ko) | 반도체 소자의 스택 캐패시터 제조방법 | |
| KR970054112A (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050523 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |