KR900015453A - 두개의 이진수 신호를 비교하기 위한 비교회로, 비교회로 시스템 및 그런 비교 회로를 포함한 처리 회로 - Google Patents

두개의 이진수 신호를 비교하기 위한 비교회로, 비교회로 시스템 및 그런 비교 회로를 포함한 처리 회로 Download PDF

Info

Publication number
KR900015453A
KR900015453A KR1019900002805A KR900002805A KR900015453A KR 900015453 A KR900015453 A KR 900015453A KR 1019900002805 A KR1019900002805 A KR 1019900002805A KR 900002805 A KR900002805 A KR 900002805A KR 900015453 A KR900015453 A KR 900015453A
Authority
KR
South Korea
Prior art keywords
signal
comparison
comparison circuit
comparing
binary signals
Prior art date
Application number
KR1019900002805A
Other languages
English (en)
Inventor
헨리쿠스 요세프 펠트브루게 프레데리쿠스
Original Assignee
프레데릭 얀 스미트
엔. 브이. 필립스 글로아이람펜바브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔. 브이. 필립스 글로아이람펜바브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR900015453A publication Critical patent/KR900015453A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

내용 없음.

Description

두 개의 이진수 신호를 비교하기 위한 비교 회로, 비교회로 시스템 및 그런 비교 회로를 포함한 처리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명에 따른 처리 회로의 도시도,
제 2도는 본 발명에 따른 비교 회로의 도시도,
제 3도는 비교 회로의 제2실시예의 도시도.

Claims (11)

  1. 두 개의 이진수 신호가 각기 최소 간격동안 안정되었지만 서로 상이한 상태를 검출하기 위한 마스크 수단이 제공되며, 상기 상태의 검출에 의거해서만 "비-대응"신호가 공급되고, 그렇지 않을 경우 상기 "비-대응"신호가 마스크되는 것을 특징으로 하는 두 개의 이진수 신호를 비교하기 위한 회로
  2. 제1항의 비교 회로에 있어서, 오로지 비동기적으로 작동하는 회로에 의해 구성되는 두 개의 이진수 신호를 비교하기 위한 비교 회로.
  3. 제1항의 비교 회로에 있어서, 상기 각 최소 간격중 어느 하나를 측정하기 위한 지연 수단을 포함하며, 상기 진여 수단을 제외한 나머지 수단이 오로지 비동기적으로 작동하는 회로로 구성되는 두개의 이진수 신호를 비교하기 위한 비교 회로.
  4. 제1,2또는 3항의 비교 회로에 있어서, 두 개의 이진수 신호에 대해 그 신호에 조합된 최소간격을 발생시키기 위한 지연 소자를 제공하며, 상기 이진수 신호에 대한 입력에 부가하여, 상기 지연 소자에 의해 얻어지는 입력을 포함하는 마스크 수단 및 상기"비-대응"신호를 공급하기 위한 출력 게이트를 특징으로 하는 두 개의 이진수 신호를 비교하기 위한 비교 회로.
  5. 제1,2 또는 3항의 비교회로에 있어서, 두 개의 이진수 신호에 대해, 그에 조합된 최소간격을 발생시키기 위한 지연 소자를 제공하며, 두 개의 비교 게이트를 포함하는 비교 회로에 있어서, 한 게이트는 제1이진수 신호 및 그의 지연된 변형을 비반전된 형태로 수신하고 동시에 제2이진수 신호 및 그의 지연된 변형을 반전된 형태로 수신하며, 상기 모든 논리값은 제2비교 게이트에 대해 반대로 되며, 두 개의 비교 게이트의 동일한 싸인의 출력신호에 의해 출력 게이트가 얻어지는 것을 특징으로 하는 두 개의 이진수 신호를 비교하기 위한 비교회로.
  6. 제1항의 비교 회로에 있어서, 두 개의 이진수 신호에 대해, 그에 조합된 최소간격만큼 지연되는 지연 소자를 제공하며, 네 개의 비교소자를 포함하는 비교 회로에서, 각 소자는 제1신호 및 제2신호, 제1지연된 신호 및 제2신호, 제1신호 및 제2지연된 신호 및 제1지연 및 제2지연 신호를 수신하고, 네 개의 비교 소자중 어떤 소자도 대응상태에 응답하여 상기 "비-대응"신호를 공급하기 위하여 대응상태를 검출하지 않음을 검출하는 출력 게이트를 특징으로 하는 두 개의 이진수 신호를 비교하기 위한 비교 회로.
  7. 제1 내지 4항의 어느 한 항의 병렬로 연결된 비교회로 시리즈로 구성된 비교 회로 시스템에서, 즉, 그의 각 이진수 신호쌍에 대한 회로에 있어서, "비-대응"신호를 형성하기 위해 각 이진수 신호쌍에 관계하는 "비-대응"신호를 OR-함수로 결합시키기 위한 결합 게이트가 제공되는 것을 특징으로 하는 비교 회로 시스템.
  8. 두 개의 상호 대응하거나 둥기적인 서브-장치를 포함하며, 각 서브-장치는 부-결과를 초래하고, 상기 서브-장치에 연결된 제5항의 비교 회로를 포함하는 처리 회로에 있어서, "비-대응"신호에 응답하여, 처리 회로의 외부 출력상에서 상기 부-결과를 억제하기 위해 상기 일반적인 "비-대응"신호에 의해 제어되는 억제 소자가 제공되는 것을 특징으로 하는 상기 비교 회로를 포함하는 처리 회로.
  9. 제8항의 처리 회로에 있어서, 두 개의 서브-장치가 상호 동기적으로 작동하는 것을 특징으로 하는 상기 비교 회로를 포함하는 처리회로
  10. 제8항의 처리 회로에 있어서, 두 개의 서브-장치가 상호 비동기적으로 작동하는 것을 특징으로 하는 처리 회로
  11. 여분에 기초를 두고 있으며 제6,7 또는 8항의 처리 회로 형태의 출력장치를 포함하며, 상기 "비-대응"신호가 경보 상태를 표시하는 데이터 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900002805A 1989-03-07 1990-03-05 두개의 이진수 신호를 비교하기 위한 비교회로, 비교회로 시스템 및 그런 비교 회로를 포함한 처리 회로 KR900015453A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8900549 1989-03-07
NL8900549A NL8900549A (nl) 1989-03-07 1989-03-07 Vergelijkschakeling bevattende een maskeermechanisme voor transiente verschillen, vergelijkschakelingssysteem, en verwerkingsinrichting bevattende zulke vergelijkschakelingen.

Publications (1)

Publication Number Publication Date
KR900015453A true KR900015453A (ko) 1990-10-27

Family

ID=19854251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002805A KR900015453A (ko) 1989-03-07 1990-03-05 두개의 이진수 신호를 비교하기 위한 비교회로, 비교회로 시스템 및 그런 비교 회로를 포함한 처리 회로

Country Status (5)

Country Link
US (1) US5157673A (ko)
EP (1) EP0386831A1 (ko)
JP (1) JPH02272907A (ko)
KR (1) KR900015453A (ko)
NL (1) NL8900549A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617569B2 (ja) * 1996-04-24 2005-02-09 沖電気工業株式会社 多ビット一致回路
US5754458A (en) * 1996-05-30 1998-05-19 Hewlett-Packard Company Trailing bit anticipator
US5784386A (en) * 1996-07-03 1998-07-21 General Signal Corporation Fault tolerant synchronous clock distribution
US5881224A (en) * 1996-09-10 1999-03-09 Hewlett-Packard Company Apparatus and method for tracking events in a microprocessor that can retire more than one instruction during a clock cycle
US5867644A (en) * 1996-09-10 1999-02-02 Hewlett Packard Company System and method for on-chip debug support and performance monitoring in a microprocessor
US5887003A (en) * 1996-09-10 1999-03-23 Hewlett-Packard Company Apparatus and method for comparing a group of binary fields with an expected pattern to generate match results
US6003107A (en) * 1996-09-10 1999-12-14 Hewlett-Packard Company Circuitry for providing external access to signals that are internal to an integrated circuit chip package
US5956476A (en) * 1996-10-31 1999-09-21 Hewlett Packard Company Circuitry and method for detecting signal patterns on a bus using dynamically changing expected patterns
US5880671A (en) * 1996-10-31 1999-03-09 Hewlett-Packard Company Flexible circuitry and method for detecting signal patterns on a bus
US5956477A (en) * 1996-11-25 1999-09-21 Hewlett-Packard Company Method for processing information in a microprocessor to facilitate debug and performance monitoring
US5881217A (en) * 1996-11-27 1999-03-09 Hewlett-Packard Company Input comparison circuitry and method for a programmable state machine
US6009539A (en) * 1996-11-27 1999-12-28 Hewlett-Packard Company Cross-triggering CPUs for enhanced test operations in a multi-CPU computer system
US6374370B1 (en) 1998-10-30 2002-04-16 Hewlett-Packard Company Method and system for flexible control of BIST registers based upon on-chip events
DE102005049232A1 (de) * 2005-10-14 2007-04-26 Infineon Technologies Ag Integrierter Schaltkreis und Verfahren zum Betreiben eines integrierten Schaltkreises
JP2012103882A (ja) * 2010-11-10 2012-05-31 Nippon Signal Co Ltd:The ２重系演算処理装置の監視装置
US9964597B2 (en) * 2016-09-01 2018-05-08 Texas Instruments Incorporated Self test for safety logic

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634769A (en) * 1969-12-12 1972-01-11 Relex Corp Sequential gating circuit
US3660647A (en) * 1969-12-24 1972-05-02 Us Navy Automatic signal delay tracking system
US3618015A (en) * 1970-06-30 1971-11-02 Gte Automatic Electric Lab Inc Apparatus for discriminating between errors and faults
US3810119A (en) * 1971-05-04 1974-05-07 Us Navy Processor synchronization scheme
IT1111606B (it) * 1978-03-03 1986-01-13 Cselt Centro Studi Lab Telecom Sistema elaborativo modulare multiconfigurabile integrato con un sistema di preelaborazione
US4342112A (en) * 1980-09-08 1982-07-27 Rockwell International Corporation Error checking circuit
JPS5952492A (ja) * 1982-09-17 1984-03-27 Fujitsu Ltd スタテイツク型半導体記憶装置
DE3306724A1 (de) * 1983-02-25 1984-08-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zum betrieb einer fehlererkennungsschaltung
US4566101A (en) * 1983-02-28 1986-01-21 United Technologies Corporation Oscillatory failure monitor
DE3335156A1 (de) * 1983-09-28 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erkennung des ausfalls eines oder mehrerer uebertragungskanaele in einem redundant ausgelegten optischen uebertragungssystem
US4821271A (en) * 1987-07-30 1989-04-11 Intel Corporation Methods and circuits for checking integrated circuit chips having programmable outputs

Also Published As

Publication number Publication date
NL8900549A (nl) 1990-10-01
JPH02272907A (ja) 1990-11-07
US5157673A (en) 1992-10-20
EP0386831A1 (en) 1990-09-12

Similar Documents

Publication Publication Date Title
KR900015453A (ko) 두개의 이진수 신호를 비교하기 위한 비교회로, 비교회로 시스템 및 그런 비교 회로를 포함한 처리 회로
KR950003948A (ko) 다중 주파수출력 클럭 발생기 시스템
KR830009695A (ko) 중재회로
KR900014970A (ko) 동기 회로
KR960009774A (ko) 전전자 교환기의 클럭 폴트 검출회로
KR880008563A (ko) 동기회로
KR930006553A (ko) 디지탈 컴퓨터 시스템
KR840001410A (ko) 프로그램 가능 논리장치
KR960024426A (ko) 마이크로 컨트롤러의 테스트회로
US3385980A (en) Latching circuit having minimal operational delay
KR850004669A (ko) 연산 기능 회로 내의 선택 및 로킹회로
JPH04306013A (ja) ラッチ回路装置
KR910014941A (ko) 반도체 기억장치
KR910021030A (ko) 스큐 클램프 회로
KR950024078A (ko) 컴퓨터의 버스중재오동작 방지회로
KR970076160A (ko) 이중화 회로 및 그 제어 방법
KR970019023A (ko) 검출 에러없이 입력신호의 에지를 검출하기 위한 에지 검출 회로(edge detection circuit for detecting edge of input signal without erroneous detection)
KR900002190A (ko) 다중 채널 제어기
KR970002614A (ko) 프로그램 카운터 데이타를 이용한 오동작 방지회로
KR910021050A (ko) 디코더 회로
KR910012919A (ko) 주(main) CPU 감시장치
KR920013104A (ko) 3단계 파이프 라인을 사용한 마이크로 프로세서에서 데이타의 상관성 충돌방지회로
KR910021042A (ko) 타이머 시스템
KR930003594A (ko) 디지틀 동기 다중화기의 경보표시신호 상태 검출기
KR940015859A (ko) 타이콤 시스템의 인터럽트 중재장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid