KR900006821B1 - 듀티싸이클 가변식 클럭발생회로 - Google Patents
듀티싸이클 가변식 클럭발생회로 Download PDFInfo
- Publication number
- KR900006821B1 KR900006821B1 KR1019870012558A KR870012558A KR900006821B1 KR 900006821 B1 KR900006821 B1 KR 900006821B1 KR 1019870012558 A KR1019870012558 A KR 1019870012558A KR 870012558 A KR870012558 A KR 870012558A KR 900006821 B1 KR900006821 B1 KR 900006821B1
- Authority
- KR
- South Korea
- Prior art keywords
- duty cycle
- flip
- switch
- duty
- flop
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electric Clocks (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명에 따른 듀티싸이클을 가변시킬 수 있는 클럭발생회로도.
제 2 도는 본 발명에 의해 얻어질수 있는 클럭파형 예시도,
*도면의 주요부분에 대한 부호의 설명
1 : 기본발진기 2 : 분주기
A1-A5: 듀티싸이클 지정스위치 Bl-B4: 분주지정스위치
FFl-FF5: 플립플롭 R1-R16: 풀업저항
본 발명은 디지틀 신호를 처리하는 회로에 있어서 듀티싸이클(Duty Cycle)을 임의로 가변할 수 있는 클럭신호를 발생시키기 위한 듀티싸이클 가변식 클럭발생회로에 관한 것이다.
디지틀 신호를 처리하는 장치 예컨대, 컴퓨터와 같은 장치는 다양한 종류의 클럭을 필요로 하는 바, 종래의 클럭발생회로는 발진주파수만을 제어할 수 있었기 때문에 디지틀 회로에 필요한 클럭의 듀티싸이클을 용이하게 가변시킬수가 없었다.
따라서, 본 발명의 목적은 듀티사이클을 임의로 가변시켜 디지틀 회로에 필요한 클럭신호를 효율적으로 공급하도록한 듀티싸이클 가변식 클럭발생회로를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명을 컴부된 도면에 의거하여 상세히 설명하면 다음과 같다
제 1 도는 본 발명의 회로도로서 이에 도시한 바와같이, 기본발진기(1)와 리셋스위치(RESET)가 연결된 분주기(2)의 데이타단자(DD)(DC)(DS)(DA)에 분주지정스위치(Bl)(B2) (B3)(B4)를 연결하고, 상기 분주기(2)의 단자(RCO)는 인버터(I)를 경유하여 로드단자(LOAD)에 연결하며, 상기 분주기(2)의 출력단자(Q)에는 J-K 플릅플롭(FFl-FF5)을 직렬로 연결하고 상기 J-K 플립플롭(FF1-FF5)의 클리어단자(CLR)와 프리셋트단자()에는 듀티싸이클 지정스위치(A1-A5)를 각각 연결하여 구성한 것으로서 도면중 미설명부호Rl-R16는 풀업(Pull up)저항인바, 본 발명의 작동을 설명하면 다음과 같다.
우선, 리셋스위치(RESET)를 눌러 분주기(2)를 디스에이블 시키고, 분주지정스의치(Bl-B4)를 소정의 값으로 셋트한다. 그리고 듀티싸이클 지정스위치(A1-A5)를 조작하여 각각의 J-K 플립플롭(FF1-FF5)의 상태를 셋트시킨다. 그다음, 리셋스위치(RESET)를 오프시키면 기본발진기(1)에서 발생된 일정한 주파수의 펄스가 분주기(2)의 클릭단자(CLK)에 입력됨에 따라 분주기(2)는 분주지정스위치(Bl-B4)의 상태에 의해 데이타단자(DD-DA)에 입력된 신호를 2분주에서 16분주까지 분주하는데, 분주되는 값은 분주지정스위치(B1-B4)의 상태에 따라 달라지는바, 분주지정스위치(Bl-B4)의 상태와 분주되는 값은 표 1과 같다
[표 1]
예컨대, 분주지정스위치(Bl, B2, B3)가 온되고, 분주지정스위치(B4)가 오프되었을 경우 분주기(2)는 클럭신호(CLK)를 2분주하게 되어 그의 출력단자(Q)를 통해 플립플롭(FF1-FF5)의 클럭단자(CLK)에 제공하고, 분주지정스위치(Bl, B2, B3, B4)가 모두 온되었을 경우에는 16분주신호가 분주기(2)의 출력단자(Q)를 통해 플릅플롭(FFl-FF5)의 클럭신호로 제공될수가 있다. 따라서, 기본발진기(1)에서 입력되는 클럭신호는분주지정스위치(Bl-B4)에 의해 용이하게 분주되어 플립플롭(FFl-FF5)에 제공될수가 있다.
이렇게 분주기(2)의 출력은 듀티싸이클을 임의로 가변시킬수 있는 J-K 플립플롭(FFl-FF5)의 각각의 클럭단자(CLK)에 입력되는바, 이러한 클럭신호에 의해 J-K 플립플롭(FF1-FF5)의 상태는 FF1→FF2→FF3→FF4→FF5→FF2…으로 순차적으로 옮겨지게 된다. 각각의 J-K 플립플롭(FFl-FF5)에 대해 듀티싸이클 지정스위치(Al-A5)를 이용하여 각각의 J-K 플립플롭(FF1-FF5)의 프리셋단자()와 클리어단자()를 통해 각각의 J-K 플립플롭을 피리셋 또는 클리어할수 있도록하여 출력단자에서는 다양한 듀티싸이클을 얻을수 있는바, 듀티싸이클 지정스위치(A1-A5)의 상태에 의한 듀티싸이클의 비는 하기의 표 2와 같다.
[표 2]
예컨대, 듀티싸이클 지정스위치(Al)(A2)(A3)를 접점에, 듀티싸이클 지정스위치(A4)(A5)를 접점에 위치시키면 듀티싸이클의 비가 3 : 2가 되며 각각의 J-K 플립플롭(FFl-FF5)은 제 2 도와 같은 신호를 출력하게 된다.
또한, 듀티싸이클 지정스위치(Al)(A2)(A3)(A4)를 접점에 위치시키고, 지정스위치(A5)를 접점에 위치시키면 듀티싸이클의 비는 4 : 1이 된다.
이와같이 동작하는 본 발명은 분주지정스위치에 의해 기본발진신호를 임의로 분주시킬수 있고, 분주된 신호를 입력으로하여 듀티싸이클 지정스위치를 이용하여 소정의 듀티싸이클을 갖는 클럭신호를 발생시킬 수 있는 특징을 지닌 것이다.
비록 본 발명이 5개의 플립플롭을 이용하여 듀티싸이클을 가변시킬수 있도록 하였으나, 본 발명은 이에 한정되는 것이 아니라 플립플롭의 갯수를 증가시키면 좀더 세밀한 듀티싸이클을 갖는 클럭신호를 발생시킬수도 있다. 예컨대 플립플롭이 10개 있을 경우 듀티싸이클비를 1 : 9에서부터 9 : 1까지 가변시킬수도 있다.
또한 분주기(2)의 분주비는 분주지정스위치를 늘리므로써 다양하게 가변시킬수도 있다.
Claims (1)
- 기본발진기(1)에 출력되는 클럭신호를 분주지정스위치(B1-B4)에 의해 소정의 분주비로 분주하는 분주기(2)를 구비한 클럭발생회로에 있어서 ; 상기의 분주기(2)에서 출력되는 신호를 입력으로 소정의 듀티싸이쿨을 갖는 클럭신호를 발생시키기 위한 다수의 플립플롭과, 상기의 플립플롭에서 출력되는 신호의 듀티싸이클을 지정하기 위한 다수의 스위치로 구성시켜서 됨을 특징으로 하는 듀싸이클 가번식 클럭발생회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019870012558A KR900006821B1 (ko) | 1987-11-07 | 1987-11-07 | 듀티싸이클 가변식 클럭발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019870012558A KR900006821B1 (ko) | 1987-11-07 | 1987-11-07 | 듀티싸이클 가변식 클럭발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890009088A KR890009088A (ko) | 1989-07-13 |
KR900006821B1 true KR900006821B1 (ko) | 1990-09-21 |
Family
ID=19265871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870012558A KR900006821B1 (ko) | 1987-11-07 | 1987-11-07 | 듀티싸이클 가변식 클럭발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900006821B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100390152B1 (ko) * | 1996-04-25 | 2003-09-19 | 주식회사 하이닉스반도체 | 듀티 사이클 주기 보정회로 |
-
1987
- 1987-11-07 KR KR1019870012558A patent/KR900006821B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890009088A (ko) | 1989-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4344036A (en) | Skip count clock generator | |
JPS5467753A (en) | Pulse swallow type programmable frequency divider | |
US3264457A (en) | Hybrid digital-analog nonlinear function generator | |
GB1221490A (en) | Methods of producing tones | |
KR900006821B1 (ko) | 듀티싸이클 가변식 클럭발생회로 | |
GB1399200A (en) | Tone generator for generating selected frequencies | |
EP0147791A2 (en) | Dual-tone multiple-frequency-signal generating apparatus | |
USRE24053E (en) | Source | |
JP2998650B2 (ja) | 分周器用dc選別回路 | |
JPH1198007A (ja) | 分周回路 | |
US3119071A (en) | Digital pattern generator | |
US3546597A (en) | Frequency divider circuit | |
US3713046A (en) | Waveform generator with accurate mark to space ratio | |
KR930003902Y1 (ko) | 펄스 발생회로 | |
KR0120482Y1 (ko) | 디지틀 필터회로 | |
KR890000088B1 (ko) | 펄스 정밀 지연회로 | |
KR0170268B1 (ko) | 데드타임 발생회로 | |
JPS6422106A (en) | Duty ratio control circuit for pulse signal | |
JPH0633716Y2 (ja) | 周波数可変装置 | |
KR940006091Y1 (ko) | 다중 스위치의 온/오프 선택동작 표시 기능을 갖는 인테페이스 회로 | |
KR920000698Y1 (ko) | 클럭 소스 선택시 글리치 제거회로 | |
KR800000333Y1 (ko) | 약탕기의 전자식 타이머 | |
KR970006625B1 (ko) | 계단파 발생회로 | |
JPS63229917A (ja) | 奇数分の1分周器 | |
KR940002620B1 (ko) | 레이저 가공기의 펄스 및 듀티가변 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19980827 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |