KR900004054B1 - 반도체 기판의 표면세정 방법 - Google Patents

반도체 기판의 표면세정 방법 Download PDF

Info

Publication number
KR900004054B1
KR900004054B1 KR1019870004881A KR870004881A KR900004054B1 KR 900004054 B1 KR900004054 B1 KR 900004054B1 KR 1019870004881 A KR1019870004881 A KR 1019870004881A KR 870004881 A KR870004881 A KR 870004881A KR 900004054 B1 KR900004054 B1 KR 900004054B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
substrate
cleaning
halogen
atmosphere
Prior art date
Application number
KR1019870004881A
Other languages
English (en)
Other versions
KR870011680A (ko
Inventor
린시 스기노
다까시 이또
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR870011680A publication Critical patent/KR870011680A/ko
Application granted granted Critical
Publication of KR900004054B1 publication Critical patent/KR900004054B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02054—Cleaning before device manufacture, i.e. Begin-Of-Line process combining dry and wet cleaning steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning In General (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 기판의 표면세정 방법
제 1 도는 본 발명에 의한 양호한 방법의 흐름도.
제 2 도는 본 발명에 의한 방법에 사용될 수 있는 식각 시스템의 개략도.
본 발명은 반도체 기판의 표면을 처리하기 위한 방법에 관한 것으로, 특히 기판상에 에피택셜층, CVD충, 열산화물충, 열질화물층 또는 다른 피막층을 형성하기 전에 반도체 기판의 표면을 세정하기 위한 방법에 관한 것이다.
반도체 기판의 표면을 세정하기 위한 종래의 방법에서는 표면을 과산화수소와 암모니아를 함유하는 수성용액(예,1970. 6월호 RCA 리뷰지 l87-206페이지)으로서 습식세정 한다. 그러나 이 방법의 세정효율은 만족스럽지 못하다.
반도체 기판의 표면세정을 위한 좀더 효과적인 방법이 공지되어 있는데 이 방법에서는 반도체 기판의 표면을 상술한 바와같이 습식세정하기 전에 미리 산화(또한 헌신적인 산화로서 호칭됨)시킨다. 이 방법은 예를 들어, 기판을 습식세정한다음, 기판의 표면을 산화시키고, 기판으로부터 산화층을 제거한다음, 다시 기판의 표면을 습식세정하고, 그 다음 기판의 표면상에 필요한 층을 형성하는 순차단계들을 포함한다. 그러나, 이 방법은 산화단계를 포함하여 많은 복잡한 단계들을 포함하는 것이 단점이다. 더우기, 산화에 필요한 열처리는 오염물이 반도체 기판내로 확산되는 원인이 되며, 따라서 오염물의 제거는 더욱 어려워진다. 특히, M0S-VLSI의 게이트 절연층과 같은 지극히 얇은 층이 기판의 세정된 표면상에 형성될 때 그러한 나머지 오염물들은 지극히 얇은 층을 불량하게 하는 원인이 된다.
본 발명의 주요목적은 반도체 기판의 표면을 처리하기 위한 방법을 제공하는데 있는 것으로 손상되지 않는 층을 기판의 처리표면상에 형성시킬 수 있는 방법을 제공하는데 있다.
본 발명의 기타 목적, 특징 및 장점들은 반도체 기판의 표면을 처리하기 위한 한 방법을 제공함으로서 실현되는데, 이 방법은 할로겐함유 분위기내에 반도체 기판을 놓고, 반도체 기판위의 분위기와 반도체 기판의 표면의 적어도 일부를 자외선(UV선)으로 조사함으로서 반도체 기판의 표면을 식각시킨다음 반도체 기판의 표면을 세정용액으로 습식세정하는 단계를을 포함한다.
자외선들이 할로겐함유 분위기내에 조사될 때 할로겐은 여기되어 기상태(radical state) 또는 이온상태로 유도되어 반도체 기판의 표면을 식각시킨다. 이 경우에, 열이 가해지지 않기 때문에 표면상에 인접하여 존재하는 오염물들은 반도체 기판내로 확산되지 않는다. 그러므로, 식각에 의해 쉽게 완전히 제거된다. 그와 동시에, 반도체 기판내의 알카리 또는 기타 금속들과 같은 오염물들은 할로겐기를과의 화학적 결합으로 인해 효과적으로 추출된다.
비록 할로겐 및 기판 구성재들 예를 들어 실리콘으로부터 형성된 반응생성물들이 할로겐 식각 후 반도체기판의 표면상에 남아있지만, 이 반응생성물들은 과산화수소와 암모니아를 함유하는 수성용액으로 기판을 순차적으로 습식세정함으로서 쉽게 제거된다.
본 발명을 첨부도면을 참조하여 설명하면 다음과 같다.
제 1 도는 후술되는 바와같이 반도체 기판의 표면을 처리하기 위한 양호한 방법의 흐름도이다.
제 2 도는 식각 시스템의 도면으로서, 여기서 참조번호 1은 식각실, 2는 반도체 기판, 3은 기판 2을 지지하기 위한 지지기, 4는 IR 히터, 5는 자외선 전송을 위한 석영창, 6은 거울, 7은 자외선 소오스, 8은 진공펌프에 대한 연결구, 9는 염소용기, 10은 발브이다.
예를 들어 P-형 실리콘 기판 2를 식각실 1내의 지지기 3상에 놓인다음 약 100℃로 가열시켰다. 식각가스로서 고순도 염소가스가 염소용기 9로부터 식각실 1로 도입되었으며 또한 식각실 1은 약 20Torr로 진공되었다.
자외선 소오스 7로부터, 150-350mm의 파장을 갖는 자외선이 1-5분간 10-200mW/㎠ 강도로 창5를 통해 기판 2를 향해 조사되었다.
이러한 조사는 염소가스를 여기시켜서 기상태로 해주므로, 실리콘 기판 2의 표면이 10-100nm의 깊이로 식각된다.
그 다음 기판 2는 순환하는 탈이온수로 헹군다음 비등하는 탈이온수내에 침지시켜서 헹군다. 그 다음 기판을 종래의 습식 세정용액으로 세정했다. 세정시 우선 기판을 3% 수성불소산 용액으로 습식세정한다음, 순환하는 탈이온수와 비등하는 탈이온수로 헹군다음, 22% 과산화수소와 16% 암모니아를 함유하는 수성용액으로 습식세정했다.
마지막으로, 기판을 순환 탈이온수로 헹군다음 비등 탈이온수내에 침지시켰다.
이것으로 본 발명에 의한 실리콘 기판의 표면처리 또는 세정이 완료된다.
실리콘 기판의 표면을 상술한 바와같이 세정한 후, 실리콘 기판의 세정표면은 20nm의 두께를 갖는 실리콘 이산화물층을 형성하도록 10분동안 1000℃로 산화시켰다. 실리콘 이산화물층의 파괴전압은 10.5MV/cm이었다.
비교하기 의해 상기와 동일한 실리콘 기판을 할로겐함유 분위기내에서 UV선의 조사없이 상술한 바와 동일한 습식용액 세정을 행한 다음 20nm의 두께를 갖는 실리콘 이산화물층을 형성하도록 산화시켰다. 이 실리콘 이산화물층의 파괴전압은 9.5MV/cm이었다.
최종 두 실리콘 기판들의 표면오염을 심사하도록 원자 흡수분광을 행했다. 그 결과들을 다음 표에 나타낸다.
[표 1]
Figure kpo00001
위로부터 실리콘 기판의 표면은 종래의 방법보다 오히려 본 발명에 의한 방법에 의해 더욱 효과적으로 세정되었음을 알 수 있다.
염소를 F2또는 Br2와 같은 기타 할로겐, HCI, HF 또는 HBr과 같은 수소할로겐화물, BCl3, BF3또는BBr3과 같은 붕소할로겐화물, CIF와 BrF와 같은 할로겐간 화합물, NF3또는 N2F2와 같은 질소할로겐화물, XeF2, KrF2또는 XeCl2등과 같은 희가스 할로겐화물로서 대치함으로서 동일효과를 얻을 수 있다. 반도체 기판은 화합물 반도체 기판일 수도 있다. 기타 습식세정용액들로서, 예를 들어 할로겐 염화물함유 용액 및 과산화수소(HCl, H2O2, H2O) 또는 질산(HNO3)용액이 사용될 수도 있다.

Claims (6)

  1. 할로겐함유 분위기내에 반도체 기판을 올려놓고, 반도체 기판위의 분위기와 반도체 기판의 표면의 적어도 일부분을 자외선으로 조사하여 반도체 기판의 표면을 식각시킨 다음, 반도체 기판의 표면을 세정용액으로 습식세정하는 단계들을 포함하는 반도체 기판의 표면세정 방법.
  2. 제 1항에서, 상기 분위기는 Cl2, F2, Br2, HCl, HF, HBr, BCl3, BF3, BBr3, ClF, BrF, NF3, N2F2, XeF2, KrFe2, CCl4및 XeCl2로 구성되는 그룹중의 적어도 하나를 포함하는 것이 특징인 반도체 기판의 표면세정 방법.
  3. 제 1 항에서, 상기 습식세정 단계는 우선 불소산 용액으로 그 다음 과산화수소와 암모니아함유 용액으로 반도체 기판의 표면을 습식세정하는 단계를 포함하는 것이 특징인 반도체 기판의 표면세정 방법.
  4. 제 1 항에서, 상기 반도체 기판은 실리콘으로 제조되는 것이 특징인 반도체 기판의 표면세정 방법.
  5. 할로겐함유 분위기내에 반도체 기판을 올려놓고, 반도체 기판위의 분위기와 반도체 기판의 표면의 적어도 일부분을 자외선으로 조사하여 반도체 기판의 표면을 식각시키고, 기판을 헹구고, 수성불소산 용액으로 기판의 표면을 습식세정하고, 기판을 헹구고, 과산화수소와 암모니아를 함유하는 수성용액으로 기판의 표면을 습식세정하고, 그 다음 기판을 헹구는 단계들을 포함하는 반도체 기판의 표면세정 방법.
  6. 제 5 항에서, 상기 헹구는 절차들은 모두 순환하는 탈이온수로서 기판의 표면을 우선 세정한 다음, 비등 탈이온수내에 기간을 침지시킴으로서 시행되는 것이 특징인 반도체 기판의 표면세정 방법.
KR1019870004881A 1986-05-20 1987-05-18 반도체 기판의 표면세정 방법 KR900004054B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP116423 1986-05-20
JP61116423A JPS62272541A (ja) 1986-05-20 1986-05-20 半導体基板の表面処理方法
JP61-116423 1986-05-20

Publications (2)

Publication Number Publication Date
KR870011680A KR870011680A (ko) 1987-12-26
KR900004054B1 true KR900004054B1 (ko) 1990-06-09

Family

ID=14686718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870004881A KR900004054B1 (ko) 1986-05-20 1987-05-18 반도체 기판의 표면세정 방법

Country Status (3)

Country Link
EP (1) EP0246802A3 (ko)
JP (1) JPS62272541A (ko)
KR (1) KR900004054B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134932A (ja) * 1987-11-19 1989-05-26 Oki Electric Ind Co Ltd 基板清浄化方法及び基板清浄化装置
US5225355A (en) * 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
JP2686762B2 (ja) * 1988-02-26 1997-12-08 富士通株式会社 ゲッタリング方法
US4849375A (en) * 1988-12-23 1989-07-18 Eastman Kodak Company Gaseous cleaning method for silicon devices
JPH0748482B2 (ja) * 1989-10-14 1995-05-24 大日本スクリーン製造株式会社 酸化膜等の被膜除去処理後における基板表面の洗浄方法
JP2853211B2 (ja) * 1989-11-01 1999-02-03 富士通株式会社 半導体装置の製造方法
JPH03211832A (ja) * 1990-01-17 1991-09-17 Fujitsu Ltd 半導体装置の製造方法
JP2804700B2 (ja) * 1993-03-31 1998-09-30 富士通株式会社 半導体装置の製造装置及び半導体装置の製造方法
US5814562A (en) * 1995-08-14 1998-09-29 Lucent Technologies Inc. Process for semiconductor device fabrication
US5922219A (en) * 1996-10-31 1999-07-13 Fsi International, Inc. UV/halogen treatment for dry oxide etching
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP3341763B2 (ja) * 2000-04-27 2002-11-05 住友電気工業株式会社 化合物半導体装置の製造方法および化合物半導体装置の製造装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264374A (en) * 1978-09-25 1981-04-28 International Business Machines Corporation Cleaning process for p-type silicon surface
JPS58127328A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体基板の絶縁保護膜の蝕刻方法
JPS5986222A (ja) * 1982-11-10 1984-05-18 Toshiba Corp ドライエツチング方法
JPS59124124A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体装置の製造方法
JPS6153732A (ja) * 1984-08-23 1986-03-17 Daikin Ind Ltd シリコン酸化膜の光照射によるエツチング方法

Also Published As

Publication number Publication date
JPS62272541A (ja) 1987-11-26
EP0246802A2 (en) 1987-11-25
KR870011680A (ko) 1987-12-26
EP0246802A3 (en) 1988-05-25

Similar Documents

Publication Publication Date Title
US5221423A (en) Process for cleaning surface of semiconductor substrate
KR100391840B1 (ko) 반도체기판표면상의절연막형성방법및그형성장치
KR900004054B1 (ko) 반도체 기판의 표면세정 방법
US5534107A (en) UV-enhanced dry stripping of silicon nitride films
US6124211A (en) Cleaning method
EP0688045A1 (en) Cleaning method
JPH06314679A (ja) 半導体基板の洗浄方法
JPH08264500A (ja) 基板の洗浄方法
Hattori et al. Contamination Removal by Single‐Wafer Spin Cleaning with Repetitive Use of Ozonized Water and Dilute HF
US6465374B1 (en) Method of surface preparation
JPH09321009A (ja) 半導体装置の製造方法
JPS62136827A (ja) 半導体装置の製造方法
JPH03136329A (ja) シリコン基板表面の清浄化方法
JPH05129263A (ja) 半導体基板の処理方法
JPH0529292A (ja) 基板表面の洗浄方法
US7238291B2 (en) Method for removing oxides from a Ge semiconductor substrate surface
JP2002543616A (ja) 選択エッチングによるシリコンボディの欠陥の除去法
JPH0536653A (ja) 基板表面処理方法
JPH05304089A (ja) 基板表面からのレジストの除去方法並びに装置
JP2843946B2 (ja) シリコン基板表面の清浄化方法
JPS6286731A (ja) レ−ザ−ビ−ム照射Ｓｉ表面処理装置
KR900001065B1 (ko) 실리콘 반도체 장치의 표면 메탈증착전 처리방법
KR19990008631A (ko) 반도체 소자의 세정방법
JP3489329B2 (ja) シリコンウエーハ表面の処理方法
JPH0821560B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020522

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee