JPH0821560B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0821560B2
JPH0821560B2 JP60182197A JP18219785A JPH0821560B2 JP H0821560 B2 JPH0821560 B2 JP H0821560B2 JP 60182197 A JP60182197 A JP 60182197A JP 18219785 A JP18219785 A JP 18219785A JP H0821560 B2 JPH0821560 B2 JP H0821560B2
Authority
JP
Japan
Prior art keywords
substrate
silicon
reaction tank
silicon substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60182197A
Other languages
English (en)
Other versions
JPS6242530A (ja
Inventor
林志 杉野
清 小沢
隆司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60182197A priority Critical patent/JPH0821560B2/ja
Publication of JPS6242530A publication Critical patent/JPS6242530A/ja
Publication of JPH0821560B2 publication Critical patent/JPH0821560B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法において、光照射により塩素ガ
ス・ラジカルを発生せしめ、シリコン基板をエッチング
した後、引続き薄膜形成を行なう事により、優れた特性
の熱酸化膜を形成する。
〔産業上の利用分野〕
本発明は、半導体基板上に薄膜を形成する技術に係
り、特に、ドライ・プロセスにより半導体基板表面を清
浄化して熱酸化薄膜を形成する点に特徴を有する半導体
装置の製造方法に関する。
〔従来の技術〕
半導体基板上に薄膜を成長するための前処理として、
基板表面の正常化は極めて重要である。
従来、この清浄な半導体表面を得るために、ドライ・
プロセス或いはウェット・プロセスにより半導体基板表
面を僅かにエッチングすることがなされている。
一般に、ドライ・プロセスは半導体基板にダメージを
与えることから、基板表面の前処理には化学エッチング
等のウェット・プロセスが用いられている。
以下に、従来のウェット・プロセスの例を示す。
(1)NH4OH,H2O2,H2Oの混合溶液で処理する。
(2)流水で洗浄する。
(3)HNO3で煮沸する。
(4)流水で洗浄する。
(5)3%HFで処理する (6)流水で洗浄する。
(7)H2Oで煮沸する。
(8)HCl,H2O2,H2Oで処理する。
(9)流水で洗浄する。
(10)蒸留水で煮沸する。
以上の各工程はそれぞれ10分程度を要し、従ってこの
清浄化工程は、100分程度かかることになる。
このように、従来のウェット・プロセスでは、工程数
が多く処理時間が長い、高純度で高価な薬品の使用量が
多い、自動化が困難であるといった欠点がある。清浄化
処理後のシリコン基板を移動する間に空気中のダストや
微粒子が付着してしまい、後続の薄膜形成の障害になる
こともある。
一方、ドライ・プロセス、例えばプラズマ・エッチン
グ等では、前記の半導体基板のダメージを与える欠点の
他、Cl2ガスの高純度化において避けられない程度の極
微量を不純物、例えばCO2等が基板と作用してしまい、
表面の清浄化が不十分になるという欠点がある。
第4図に、シリコン(Si)基板1の表面に汚染物質2
が存在するような場合の酸化膜の形成を示している。
図示のように、シリコン(Si)基板1の表面に形成さ
れた酸化膜(SiO2)3は、膜厚或は膜質が均一に得られ
ず、その結果、所定の酸化膜の耐圧が得られなくなる。
〔発明が解決しようとする課題〕
本発明の目的はシリコン基板上に膜厚、膜質が均質で
良質な熱酸化膜を形成することができる半導体装置の製
造方法を提供することにある。
〔課題を解決するための手段〕
本発明においては、シリコン基板上に熱酸化膜を形成
するにあたり、該反応槽内に塩素ガスを導入すると共に
所定の温度(100℃〜500℃)に加熱したシリコン基板装
填部に光を照射して塩素ラジカルを発生し、それにより
前記シリコン基板表面のエッチングを行ない、その後、
該反応槽内から塩素ガスを除去し、引き続き薄膜形成用
ガスを該反応槽内に導入して前記シリコン基板上に熱酸
化膜を形成する。
従って、本発明の構成は以下に示す通りである。即
ち、本発明は反応槽(11)内にシリコン基板(13)を装
填し該反応槽(11)内を排気する第1の工程と、しかる
後、該反応槽(11)内に塩素ガス(17)を導入すると共
に該シリコン基板(13)を100℃〜500℃の温度に加熱す
る第2の工程と、該反応槽(11)内に塩素ガス(17)を
導入しつつ加熱し、該シリコン基板充填部に光を照射し
て塩素ラジカルを発生し、それにより該シリコン基板
(13)表面のエッチングを行なう第3の工程と、その
後、該反応槽(11)内から塩素ガス(17)を除去し、薄
膜形成用ガス(18)を該反応槽(11)内に導入して前記
シリコン基板(13)上に熱酸化膜を形成する第4の工程
とを有することを特徴とする半導体装置の製造方法とし
ての構成を有する。
〔作用〕
上記によれば、光照射により十分低温で塩素ラジカル
を生成することができ、CO2等の混入が避けられない微
量の不純物がSi基板に作用することを防止できる。塩素
ガスは他のハロゲン・ガスの弗素等と比較して比較的に
腐食性が弱く、配管系、反応槽、サセプタ等を侵して管
内雰囲気を汚染することが少ない利点があり、一方、比
較的低温(100℃〜500℃)で光照射によるラジカルを発
生でき、Si基板の表面でのエッチング反応を促進するこ
とができる。そして、熱力学的に取り扱えないよう極微
量な、しかしデバイスに影響する量の不純物をシリコン
(Si)基板表面を薄く除去することで取り除くことがで
き、引き続いて薄膜成長を行なうことにより、良質の熱
酸化膜を形成することができる。
尚、シリコン(Si)基板温度が100℃以下では表面清
浄化が十分でなく、形成される酸化膜等の耐圧が得られ
ない。又、500℃以上ではサセプタが塩素で侵され、雰
囲気は汚染されるため、シリコン(Si)基板の清浄化が
できなくなる。以上の観点からいうと、250℃〜350℃が
最も望まいし範囲である。
〔実施例〕
第1図に、本発明に用いる装置を示している。図にお
いて、11は反応槽で石英管であり、その中にサセプタ12
とシリコン(Si)基板(ウエハ)13が装填されている。
14はシリコン(Si)基板加熱用の赤外線源であり、15
はシリコン(Si)基板に照射する紫外線光源である。
石英管11の中に真空ポンプ16で排気されるようになっ
ており、一方、エッチング・ガス(Cl2)17及び薄膜形
成用ガス18が石英管11内に供給されるようになってい
る。
シリコン(Si)基板の温度調節は、赤外線源14で行な
うようにしており、紫外線光源15の全面のウィンドウ19
に特定波長(200〜300nm)のみを通すガラスを配設して
いる。
以下、SiO2(酸化膜)薄膜を形成する実施例を示す。
(1)石英管11内を10-3Torr以下の真空度に引く。
(2)純水素雰囲気(200Torr),シリコン(Si)基板
温度450℃で5分間加熱する。
(3)管内を10-3Torr以下に引く。
(4)シリコン(Si)基板温度を100℃以下に下げる。
(5)純N2で案内をリークする。
(6)HF:H2(3:100)でシリコン(Si)基板の自然酸化
膜を除去する。
(8)乾いた該シリコン(Si)基板13をセットする。
(9)高純度な塩素ガス(99.999%)を管内圧50Torrに
なるまで導入する。
(11)赤外線源(ランプ)14を点灯し、シリコン(Si)
基板13を300℃に加熱する。
(12)塩素ガスの流量系を50cc/分にしたまま真空ポン
プ16の吸引量を調節し、管内圧を20Torrに保つ。
(13)紫外線光源15を点灯し、シリコン(Si)基板13に
紫外線を照射する。照射強度は400〜600W/cm2程度とす
る。その際のエッチング速度は600Å/分程度であり、
約1分間紫外線を照射し、その後紫外線源15を切り塩素
ガスを止め、エッチングを止める。
以上の工程は一連に行なうことができ、それにより、
シリコン(Si)基板13の清浄化が達成される。その後、
引き続いて薄膜形成用ガスとしてO2を10リットル/分の
流量で導入し、シリコン(Si)基板13温度1000℃で8分
間酸化し、150Åの熱酸化膜(SiO2膜)を形成した。
第2図に、管内圧とシリコン(Si)基板のエッチング
速度の関係を示してあり、管内圧15〜30Torrで大きなエ
ッチング速度が得られる。
第3図に本実施例による酸化膜の耐圧分布図を示して
あり、実線が本実施例であり、点線が比較例の先に従来
例とした示して10工程からなるウェット・プロセスの場
合であり、本実施例はドライ・プロセスであるにも拘わ
らず殆ど遜色がない。
以上、特に熱酸化膜形成の実施例で説明したが、本発
明はこれに限ることなく多くの他の薄膜形成に適用でき
るものであり、例えば、原料ガスとしてシラン・ガス或
はジシラン・ガスを用いることにより、シリコン薄膜を
形成することができる。
〔発明の効果〕
以上のことから明らかなように、本発明によれば、従
来のように薬品を用いるウェット・プロセスによらず、
ドライ・プロセスで、ダメージを誘起することなく十分
にシリコン(Si)基板の清浄化を行なうことができ、引
き続いてシリコン(Si)基板を反応槽から取出すことな
く薄膜の形成を行なうことにより、シリコン(Si)基板
上に膜圧、膜質が均質で良質な熱酸化膜を形成すること
ができる。
【図面の簡単な説明】
第1図は本発明の実施例の構成図、第2図は第1図の装
置における管内圧とエッチング速度の関係を示す図、第
3図は本発明と従来例の酸化膜の耐圧分布の比較図、第
4図は従来の表面が清浄でない場合の酸化膜形成図であ
る。 1,13……シリコン(Si)基板(ウエハ) 2……汚染物質 3……SiO2(薄膜)(熱酸化膜) 11……石英管 12……サセプタ 14……赤外線源 15……紫外線光源 16……真空ポンプ 17……エッチング・ガス(塩素ガスCl2) 18……薄膜形成用ガス(O2) 19……ウィンドウ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−124124(JP,A) 特開 昭60−63930(JP,A) 特公 昭49−390(JP,B2)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】反応槽内にシリコン基板を装填し、該反応
    槽内を排気する第1の工程と、しかる後、該反応槽内に
    塩素ガスを導入すると共に該シリコン基板を100℃〜500
    ℃の温度に加熱する第2の工程と、該反応槽内に塩素ガ
    スを導入しつつ加熱し、該シリコン基板充填部に光を照
    射して塩素ラジカルを発生し、それにより該シリコン基
    板表面のエッチングを行なう第3の工程と、その後、該
    反応槽内から塩素ガスを除去し、薄膜形成用ガスを該反
    応槽内に導入して前記シリコン基板上に熱酸化膜を形成
    する第4の工程とを有することを特徴とする半導体装置
    の製造方法。
JP60182197A 1985-08-20 1985-08-20 半導体装置の製造方法 Expired - Lifetime JPH0821560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60182197A JPH0821560B2 (ja) 1985-08-20 1985-08-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60182197A JPH0821560B2 (ja) 1985-08-20 1985-08-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6242530A JPS6242530A (ja) 1987-02-24
JPH0821560B2 true JPH0821560B2 (ja) 1996-03-04

Family

ID=16114044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60182197A Expired - Lifetime JPH0821560B2 (ja) 1985-08-20 1985-08-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0821560B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS649621A (en) * 1987-07-01 1989-01-12 Fujitsu Ltd Surface treatment of semiconductor substrate
JPH06103682B2 (ja) * 1990-08-09 1994-12-14 富士通株式会社 光励起ドライクリーニング方法および装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5021503B2 (ja) * 1972-04-15 1975-07-23
JPS59124124A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体装置の製造方法
JPS6063930A (ja) * 1983-09-17 1985-04-12 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6242530A (ja) 1987-02-24

Similar Documents

Publication Publication Date Title
US5221423A (en) Process for cleaning surface of semiconductor substrate
US5534107A (en) UV-enhanced dry stripping of silicon nitride films
US5725677A (en) Dry cleaning process for cleaning a surface
US5178721A (en) Process and apparatus for dry cleaning by photo-excited radicals
JPS61117822A (ja) 半導体装置の製造装置
US6914208B2 (en) Method for semiconductor wafer etching
JP3256549B2 (ja) 基板からのシリコン酸化膜気相エッチング方法
US6395192B1 (en) Method and apparatus for removing native oxide layers from silicon wafers
JPH0821560B2 (ja) 半導体装置の製造方法
WO2001052309A1 (en) Method of surface preparation
JP3484480B2 (ja) 半導体装置の製造方法
TWI608133B (zh) 一種形成氧化層和磊晶層的方法
JP2874241B2 (ja) 半導体装置のドライクリーニング方法
JPS62136827A (ja) 半導体装置の製造方法
JPS6286731A (ja) レ−ザ−ビ−ム照射Si表面処理装置
JPH0529285A (ja) クリーニング方法及び半導体製造装置
JP3398904B2 (ja) 基板表面の乾式洗浄方法
JPH0536653A (ja) 基板表面処理方法
Inoue et al. Reduction of interface‐state density by F2 treatment in a metal‐oxide‐semiconductor diode prepared from a photochemical vapor deposited SiO2 film
JPS62272540A (ja) 半導体装置の製造方法
JPH04290219A (ja) 多結晶シリコン膜の形成方法
KR940005281B1 (ko) 반도체 기판 표면의 처리방법
JP2928538B2 (ja) 基板処理方法
JPH0281430A (ja) 半導体装置の処理装置
JPS6276632A (ja) 表面処理装置