KR900002384B1 - 잡음 저감 회로 - Google Patents

잡음 저감 회로 Download PDF

Info

Publication number
KR900002384B1
KR900002384B1 KR1019850004112A KR850004112A KR900002384B1 KR 900002384 B1 KR900002384 B1 KR 900002384B1 KR 1019850004112 A KR1019850004112 A KR 1019850004112A KR 850004112 A KR850004112 A KR 850004112A KR 900002384 B1 KR900002384 B1 KR 900002384B1
Authority
KR
South Korea
Prior art keywords
circuit
noise reduction
reduction circuit
limiter
signal
Prior art date
Application number
KR1019850004112A
Other languages
English (en)
Other versions
KR860001664A (ko
Inventor
유따까 이찌노이
Original Assignee
니뽕 빅터 가부시끼가이샤
이노우에 도시야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽕 빅터 가부시끼가이샤, 이노우에 도시야 filed Critical 니뽕 빅터 가부시끼가이샤
Publication of KR860001664A publication Critical patent/KR860001664A/ko
Application granted granted Critical
Publication of KR900002384B1 publication Critical patent/KR900002384B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/213—Circuitry for suppressing or minimising impulsive noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Abstract

내용 없음.

Description

잡음 저감 회로
제 1 도는 본 발명에 따른 회로의 한 실시예의 블록 계통도.
제 2 도 및 3 도는 각각 무 상관 부분 검출 회로의 블록 계통도 및 그 작동 설명용 신호 파형도.
제 4 도는 리미터의 통과 레벨을 가변하는 작동을 설명하기 위한 회로도.
제 5 도는 일반적인 잡음 저감 회로의 블록 계통도.
제 6 도는 라인내, 라인간, 필드간에서 각 상관의 방향을 설명하기 위한 도면.
제 7 도는 각종 잡음 저감 회로와 지연 회로의 출력 신호 와의 관계를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 영상신호 단자 21내지 23, 51내지 53: 감산기
31내지 33: 리미터 회로 41내지 43, 141내지 146: 감쇄기
6 : 출력단자 7 : 저감 필터
8 : 1H 지연 회로 9 : 1필드 지연 회로
101내지 103: 무 상관 부분 검출 회로
151내지 153: 가산기 A, B, C : 잡음 저감 회로부
본 발명은 잡음 저감 회로에 관한 것으로서, 라인내 상관, 라인간 상관, 필드간 상관 등을 대상으로 하는 상관이 다른 잡음 저감 회로부를 복수 종속 접속한 잡음 저감 회로에 관한 것이다.
제 5 도는 종래에 제안되어 있는 각종 잡음 저감 회로의 기본이 되는 블록 계통도를 도시한 것으로서, 단자(11)에 들어간 영상기호(a) 및 단자(12)에 들어간 영상신호(
Figure kpo00001
: 예로서 영상신호 a를 1H 지연한 신호)는 감산기(2)에 공급되고, 여기서 신호(a)는 신호(
Figure kpo00002
)를 감산시킨다.
이 감산에 의해 잡음 성분이 취출되고, 리미터(3)에서 진폭이 제한된 후 감쇄기(4, 이득)에서 레벨이 감쇄되어 감산기(5)에 공급되며, 여기서 신호(a)로부터 잡음 성분을 감산시키고, 잡음 성분을 경감시킨 영상신호(b)가 얻어져 단자(6)로부터 취출된다. 여기서 영상신호의 상관성의 방향에 대해서 고려해본다. 제 6 도에 도시한 바와 같이 수평 주사선(1)에 대해서 ①은 라인내에 있어서의 전방의 상관성, ②는 그 후방의 상관성, ③은 라인간(또는 필드내)에 있어서의 전방의 상관성, ⑤는 필드간(또는 프레임관)에 있어서의 전방의 상관성, ⑥은 그 후방의 상관성의 방향을 각각 나타낸 것이다.
즉 상관성은 어떤 방향에서 보는가에 따라 라인내, 라인간(필드내), 필드간(프레임간)으로 분류되고, 다시 각각에 대하여 전방(시간이 흐름에 따라 예측), 후방(시간이 흐름에 따라 예측)의 구별이 된다. 이것을 정돈하면 표에 도시한 바와 같이 6종류로 나타낼 수 있다.
Figure kpo00003
상기 상관성에 대하여 이용되는 잡음 저감 회로와 신호(
Figure kpo00004
)와의 관계는 제 7 도에 도시한 바와 같은데, 예로서 VTR들의 기기에서는 이러한 회로를 적당히 종속 접속하여 잡음의 경감을 도모하고 있다.
그런데 종래의 종속 접속된 잡음 저감 회로의 각 리미터에 있어서의 각 리미터의 레벨은 각각 다른 잡음 저감 회로에 악영향을 미치지 않을 정도로 좁게 설정되어 있었다. 그래서 SN비의 개선 효과가 낮고, 화면의 모든 부분에서의 최적의 잡음 경감 효과를 얻을 수 없는 등의 문제점이 있었다.
본 발명은 어떠한 상관에 대하여 잡음 경감을 행하는 경우에 다른 상관에 대한 잡음 저감 회로부에 악영향을 미치지 않고 SN비를 양호하게 얻을 수 있으며, 화면의 모든 부분에서의 최적의 잡음 경감 효과를 얻을 수 있는 잡음 저감 회로를 제공하는 것을 목적으로 한다.
제 1 도중 101, 102, 103은 각각 잡음 저감 회로부(A, B, C)에서 있어서 상관이 없는 기간을 검출하고, 그 검출 신호(f1, f2, f3)를 출력하는 무 상관 부분 검출 회로이며, 31, 32, 33은 상기 검출 신호(f1, f2, f3)가 공급된 기간만큼 통과 레벨을 넓게 하는 리미터인데, 본 발명은 상기와 같이 구성하여 잡음 저감 회로부(A, B, C)중 잡음 저감 회로부에 있어서의 감산기 출력을 슬라이스한 기간을 검출하고, 이 검출기간만큼 잡음 저감 회로부(A, B, C)중 하나의 잡음 저감 회로부 이외의 다른 잡음 저감 회로부에서 리미터의 통과 레벨을 넓게 한 것이다.
제 1 도는 본 발명의 따른 회로의 한 실시예를 블록계통도로 도시한 것으로서, A는 라인내 상관에 대한 잡음 저감 회로부, B는 라인간 상관에 대한 잡음 저감 회로부, C는 필드간 상관에 대한 잡음 저감 회로부이며 이것들은 종속 접속되어 있다. 신호 (
Figure kpo00005
)를 만드는 회로로서 상기 각 회로부에는 저역 필터(7), 1H지연 회로(8) 및 1필드 지연 회로(9)가 설치되어 있다.
101, 102, 103은 무 상관 부분 검출 회로(이하, 검출 회로라 함)로서 제 2 도에 도시한 바와 같이 구성되어 있다. 단자(10a)에 들어간 감산기(예로서, 21)의 출력 신호C (제 3 도 A)는 상축 슬라이스 회로(11a), 하측 슬라이스 회로(11b)에서 각각 상측 슬라이스 레벨, 하측 슬라이스 레벨을 시점으로 슬라이스 된다. 여기서 영상 신호에 상관(예로서 라인내 상관)이 없는 경우에는 제 3 도 A에 도시한 바와 같이 1H 기간내에 있어서 대 진폭 부분(P1, P2)을 발생시키고, 상측 슬라이스 회로(11a), 하측 슬라이스 회로(11b)에서 대 진폭 부분(P)을 슬라이스 시켜 신호(d, e, 제 3 도의 B, C)로 된다. 다음에 신호(e)는 반전 회로(12)에서 반전되고, 가산기(13)에서 신호(d)에 가산되어 신호(f, 제 3 도의 D)로 되며, 출력 단자(10b)로부터 취출된다.
신호(f)는 무 상관부분 검출 신호(이하, 검출 신호라 함)로서 다음의 각 회로에 공급된다. 검출 회로(101, 102)로부터 검출된 검출 신호는 감쇄기(141, 142)를 개입시켜 가산기(151)에서 가산된 후 리미터 회로(33)에 공급 되고, 검출 회로(101, 103)로부터 취출된 검출 신호는 감쇄기(142, 146)를 개입시켜 가산기(153)에서 가산 된 후 리미터 회로(32)에 공급되며, 검출 회로(102, 103)로부터 취출된 검출 신호는 감쇄기(143, 145)를 개입시켜 가산기(152)에서 가산된 후 리미터 회로(31)에 공급된다.
리미터 회로(31, 32, 33)는 제 4 도에 도시한 바와 같이 대략 리미터(3a)와 반전 회로(3b)로 구성되어 있다. 제 4 도의 회로는 제 1 도 중 어떤 하나의 잡음 저감 회로에 있어서의 리미터 회로(30) 및 상기 잡음 저감 회로부와는 별도로 다른 두 개의 잡음 저감 회로부에 있어서의 검출 회로(10a, 10b)를 나타낸 것이다.
검출 회로(10a, 10b)로부터 취출된 검출 신호는 감쇄기(14a,14b)에 레벨 조절되고, 가산기(15)에서 가산된 후 가변 저항(VR2)에 공급되는 한편 반전 회로(3b)에서 반전되어 가변 저항(VR1)에 공급된다. 여기서 가산기(15)로부터의 신호에 의해 가변 저항(VR2)의 중점 변위가 전원(Vc)측에 상승함으로써 또 반전회로(3b)로부터의 신호에 의한 가변 저항(VR1)의 중접 변위가 접지측에 하강함으로써 리미터(3a)와 통과레벨이 넓게 되도록 설정되어 있다.
예를들면 단자(1)에 들어간 영상 신호에 라인내 상관이 없을 경우, 검출 회로(101)로부터 검출 신호(f1)가 취출되고, 감쇄기(142)와 가산기(153)를 개입시켜 리미터 회로(32)에 공급하는 한편 감쇄기(141)와 가산기(151)를 개입시켜 리미터 회로(33)에 공급하여 그 각각의 통과 레벨을 넓게 한다. 이러한 경우에 리미터회로(31)에서 대 진폭 부분(P1, P2)의 기간이 슬라이스 되므로 가산기(51)로부터는 그 기간에 잡음 성분을 포함하는데 대 진폭 신호 성분이 취출된다.
상기 대 진폭 신호 성분은 감산기(22)와 통과 레벨을 넓게 한 리미터 회로(32)를 그대로 통과시키는데, 감쇄기(42)에서 레벨이 감쇄되어 감산기(52)에 공급된다. 감산기(52)에 있어서 감산기(51)로부터 출력된 상기 잡음 성분을 포함하는 대 진폭 신호 성분으로부터 감쇄기(42)의 출력이 감산되고, 이것에 의해 대 진폭부분(P1, P2)이 기간 대 진폭 신호 성분에 포함되는 잡음 성분이 경감되어 취출된다.
이때에 리미터 회로(33)의 통과 레벨도 넓어지기 때문에 감산기(54)로부터의 신호는 감산기(23)와 리미터회로(33)를 그대로 통과하여 감산기(53)에서 대 진폭부분(P1,P2)의 주기의 잡음 성분을 경감시켜 단자(6)로부터 취출된다.
이와같이 라인내 상관이 없는 경우에는 잡음 저감회로부(A)에서 경감시킬수 없었던 대 진폭 부분(P1, P2)에 있어서의 잡음 성분은 잡음 저감 회로부(B, C)에서 경감되어 보다 큰 진폭의 부분에 있어서의 잡음 성분을 유효하게 경감시킬수 있는 것이다.
반대로 라인내 상관이 있는 경우에는 리미터 회로(32, 33)의 통과 레벨은 원래대로 좁게 되어 있기 때문에 잡음 저감 회로부(B, C)에 의해 잡음 저감 회로부(A)의 출력을 감산시켜 버리는 것이 아니고 잡음 저감 회로부(B, C)의 영산 신호에 대한 악영향을 적게할 수 있는 것이다.
한편 라인간 상관이 없는 경우, 검출 회로(102)로부터 취출된 검출 신호(f2)에 의해 리미터 회로(31, 33)의 통과레벨이 넓게 되고, 잡음 저감 회로부(B)에서 경감되지 않는 대 진폭 부분 기간에 있어서의 잡음 성분은 잡음 저감 회로부(A, C)에서 경감된다. 마찬가지로 필드간 상관이 없는 경우, 검출 회로(103)로부터 취출된 검출 신호(f3)에 의해 리미터 회로(31, 32)의 통과 레벨이 넓게 되고, 잡음 저감 회로부(C)에서 경감되지 않는 대 진폭 부분 기간에 있어서의 잡음 성분은 잡음 저감 회로부(A, B)에서 경감된다.
또 잡음 저감 회로부(A, B, C)의 종속 접속 순서는 제 1 도의 것에 한정되는 것은 아니고 적당히 교체해도 좋다. 그외에도 잡음 저감 회로부의 수는 반드시 3개로 할 필요는 없고 예로서 2개로 해도 좋다.
또한 리미터 회로(31, 32, 33)의 리미터 레벨을 가변시킬 때 디지탈적으로 리미터 레벨을 교체하면, 화면의 상관성이 교체한 임계값 레벨 근처에서 일치할 때 잡음 등에 의해 화면이 아른거리는 현상이 발생하지만, 본 발명의 실시예에서는 아날로그적으로 리미터 레벨을 교체하기 때문에 상기와 같이 화면이 아른거리는 현상이 발생될 염려가 없다.
본 발명에 따른 회로는 복수의 잡음 저감 회로부중 하나의 잡음 저감 회로부에 있어서의 제 1 감산기의 출력을 소정 레벨로 슬라이스 시키고, 슬라이스된 기간을 검출하며, 이 검출기간만큼 복수의 잡음 저감 회로부중 하나의 잡음 저감 회로부 이외의 잡음 저감 회로부에서 리미터의 통과 레벨을 넓게 하도록 구성했기 때문에 상관이 없는 영산 신호가 입력된 경우, 무 상관을 검출하는 하나의 잡음 저감 회로부에서 경감되지 않는 잡음 성분을 다른 잡음 저감 회로부에서 경감시킬 수 있으며, 또 상관이 있는 경우에는 다른 잡음 저감 회로부에 있어서 리미터의 통과 레벨은 본래의 좁은 상태이기 때문에 다른 잡음 저감 회로부에 따른 악영향을 적게할 수 있고, SN비를 양호하게 얻을 수 있으며, 화면의 모든 부분에 최적의 잡음 경감 효과를 얻을 수 있는 등의 장점을 갖는다.

Claims (2)

  1. 입력 영상 신호를 지연시키는 지연 회로(7, 8, 9)와, 상기 입력 영상 신호와 상기 지연 회로(7, 8, 9)의 출력을 감산시키는 제 1 감산기(21, 22, 23)와, 상기 제 1 감산기(21, 22, 23)의 출력을 진폭 제한하는 리미터(31, 32, 33)와, 상기 입력 영상 신호로부터 상기 리미터(31, 32, 33)의 출력을 감산시키는 제 2 감산기(51, 52, 53)로 구성되는 잡음 저감 회로부(A, B, C)를 복수 종속 접속시키고, 상기 복수의 잡음 저감부(A, B, C)의 각 지연회로를 저역 필터(7), 1H 지연 회로(8), 1필드 지연 회로(9) 등 각각 다른 어느 지연 회로에서 구성한 잡음 저감 회로에 있어서, 상기 복수의 잡음 저감 회로부(A, B, C)중 하나의 잡음 저감 회로부(A, B 또는 C)에 있어서 상기 제 1 감산기(21, 22또는 23)의 출력을 소정 레벨로 슬라이스 하여 슬라이스된 기간을 검출하고, 그 검출 신호(f1, f2, f3)를 출력시키는 검출 회로(101, 102또는 103)를 구비하며, 상기 검출회로에서 출력된 검출 신호(f1, f2또는 f3)를 상기 복수의 잡음 저감 회로부중 하나의 잡음 저감 회로부 이외의 잡음 저감 회로부(A, 21, 101의 경우에는 B, C)에서 상기 리미터에 공급하고, 상기 리미터(32, 33)를 상기 검출 신호(f1)가 공급된 기간만큼 통과 레벨이 넓어지도록 설정하며 이루어지는 것을 특징으로하는 잡음 저감 회로.
  2. 제 1 항에 있어서, 상기 리미터가 상기 통과 레벨을 아날로그적으로 가변시키는 것을 특징으로하는 잡음 저감 회로.
KR1019850004112A 1984-07-13 1985-06-12 잡음 저감 회로 KR900002384B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP145691 1984-07-13
JP14569184A JPS6125377A (ja) 1984-07-13 1984-07-13 ノイズリダクシヨン回路

Publications (2)

Publication Number Publication Date
KR860001664A KR860001664A (ko) 1986-03-20
KR900002384B1 true KR900002384B1 (ko) 1990-04-13

Family

ID=15390865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850004112A KR900002384B1 (ko) 1984-07-13 1985-06-12 잡음 저감 회로

Country Status (5)

Country Link
US (1) US4635120A (ko)
EP (1) EP0169052B1 (ko)
JP (1) JPS6125377A (ko)
KR (1) KR900002384B1 (ko)
DE (2) DE3585339D1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239670A (ja) * 1986-04-11 1987-10-20 Ikegami Tsushinki Co Ltd 輪郭強調装置
JPH07123307B2 (ja) * 1986-05-20 1995-12-25 ソニー株式会社 Ｙ／ｃ分離回路
JPS62299181A (ja) * 1986-06-18 1987-12-26 Sanyo Electric Co Ltd テレビジヨン信号のノイズ低減方式
JPS63296478A (ja) * 1987-05-28 1988-12-02 Nippon Hoso Kyokai <Nhk> 固体撮像装置
JP2508442B2 (ja) * 1987-06-09 1996-06-19 ソニー株式会社 ノイズ除去回路
JPH02121574A (ja) * 1988-10-31 1990-05-09 Nippon Television Network Corp Ｔｖ垂直周波数信号の振幅特性の改善方式
US4987481A (en) * 1989-04-28 1991-01-22 Walker Digital Audio Video Systems, Inc. Video noise reduction system
JPH03112275A (ja) * 1989-09-27 1991-05-13 Sony Corp 雑音低減回路
US5105275A (en) * 1990-01-31 1992-04-14 Sanyo Electric Co., Ltd. Noise reduction circuit for video signal recording/reproduction device
JPH0468923A (ja) * 1990-07-09 1992-03-04 Sony Corp ノンリニアプリエンファシス・デエンファシスシステム
JP2698263B2 (ja) * 1990-12-20 1998-01-19 三洋電機株式会社 波形検出回路
JP3094903B2 (ja) * 1995-06-08 2000-10-03 松下電器産業株式会社 テレビジョン信号変換装置、および画像符号化装置
JP5328809B2 (ja) * 2008-12-22 2013-10-30 パナソニック株式会社 画像ノイズ除去装置及び方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910621B2 (ja) * 1975-01-08 1984-03-10 日本電気株式会社 デ−タ伝送復調器
US4459700A (en) * 1975-05-28 1984-07-10 The United States Of America As Represented By The Secretary Of The Navy Adaptive MTI system
JPS592228B2 (ja) * 1978-12-14 1984-01-17 松下電器産業株式会社 テレビジョン信号の雑音除去方式
US4563704A (en) * 1981-06-19 1986-01-07 Victor Company Of Japan, Ltd. Noise reduction circuit for a video signal
US4434438A (en) * 1981-07-10 1984-02-28 Matsushita Electric Industrial Co., Ltd. Low cost automatic equalizer
US4457007A (en) * 1982-11-29 1984-06-26 The United States Of America As Represented By The Secretary Of The Army Multipath interference reduction system

Also Published As

Publication number Publication date
EP0169052A2 (en) 1986-01-22
DE169052T1 (de) 1986-04-30
EP0169052B1 (en) 1992-02-05
EP0169052A3 (en) 1988-03-16
DE3585339D1 (de) 1992-03-19
JPS6125377A (ja) 1986-02-04
US4635120A (en) 1987-01-06
JPH0358233B2 (ko) 1991-09-04
KR860001664A (ko) 1986-03-20

Similar Documents

Publication Publication Date Title
KR900002384B1 (ko) 잡음 저감 회로
US4646138A (en) Video signal recursive filter with luma/chroma separation
US6094233A (en) Video signal noise reduction apparatus with variable S/N improving amount
US4291333A (en) Noise filter
US4288815A (en) Video picture processing including movement detection
US4549213A (en) System for reduction of noise in a television signal
JPS63121371A (ja) 映像信号処理装置
KR890001071A (ko) 잡음 제거회로
JPH0693780B2 (ja) 信号処理回路
KR900001115B1 (ko) 영상신호 처리장치
KR940027590A (ko) 움직임 검출 회로
JP3263791B2 (ja) Ｙｃ分離回路
KR900000128B1 (ko) 빗살형 필터
KR940020851A (ko) 휘도/색신호 분리회로
KR880000529B1 (ko) 영상신호 처리회로
JPH06217171A (ja) 映像信号のノイズ除去回路
US4607284A (en) Movement-adaptive transversal-recursive noise suppression circuit for a television signal
JPS58223973A (ja) ノイズリダクシヨン回路
JP2798562B2 (ja) 信号補正回路
KR0139782B1 (ko) 노이즈 제거회로
KR100213024B1 (ko) 보간을 이용한 디지탈 잡음저감장치
KR900001768B1 (ko) 반송 색신호 재생장치
JPS6455969A (en) Device for improving s/n of television video signal
KR100234241B1 (ko) 적응 잡음 경감장치
JP2523676B2 (ja) ノイズ低減装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040227

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee