KR890003034B1 - 음극선관 표시장치의 창경계선 발생회로 - Google Patents

음극선관 표시장치의 창경계선 발생회로 Download PDF

Info

Publication number
KR890003034B1
KR890003034B1 KR1019850000885A KR850000885A KR890003034B1 KR 890003034 B1 KR890003034 B1 KR 890003034B1 KR 1019850000885 A KR1019850000885 A KR 1019850000885A KR 850000885 A KR850000885 A KR 850000885A KR 890003034 B1 KR890003034 B1 KR 890003034B1
Authority
KR
South Korea
Prior art keywords
window
signal
gate
horizontal
latch
Prior art date
Application number
KR1019850000885A
Other languages
English (en)
Other versions
KR850008013A (ko
Inventor
유지 고다
신뻬이 와따나베
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
제이.에이취.그래디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 제이.에이취.그래디 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR850008013A publication Critical patent/KR850008013A/ko
Application granted granted Critical
Publication of KR890003034B1 publication Critical patent/KR890003034B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/143—Circuits for displaying horizontal and vertical lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Abstract

내용 없음.

Description

음극선관 표시장치의 창경계선 발생회로
제1도 및 제2도는 본 발명에 의한 창경계선 발생회로의 한 실시예를 도시하는 블럭도.
제3도는 본 발명에 의하여 CRT 표시화면상에 표시되는 창경계선을 도시하는 설명도.
제4도는 제1도의 회로의 각부의 신호파형을 도시하는 파형도.
제5도는 제2도의 회로의 각부의 신호파형을 도시하는 파형도.
* 도면의 주요부분에 대한 부호의 설명
12 : 창영역 수평시점 레이지터 14 : 창영역 수평종점 레지스터
16,18,36,38,54 : 비교기 20,40,64 : 래치
32 : 창영역 수직시점 레지스터 34 : 창영역 수직종점 레지스터
22,42 : 지연회로 24,44 : 배타적 논리합 게이트
26,46,56,58,62 : AND 게이트 60 : NOT회로
70 : OR게이트
발명은, 음극선관(이하, CRT로 약칭) 표시장치에 관한 것으로서, 특히 창의 경계선을 발생하는 회로에 관한 것이다.
종래, CRT표시장치에 있어서 창의 경계선을 표시한데에는, 화상메모리의 경계선에 대응하는 위치에 도트를 기억함에 의하여 행하여지고 있지만, 이것은 메모리 용량을 크게하지 않으면 아니되는 문제점이 있다.
본 발명은, 간단한 하드웨이어 구성으로, 창의 경계선을 발생할 수 있는 CRT 표시장치용 창경계선 발생회로를 제공하는 것을 목적으로 한다.
본 발명은, CRT표시장치의 화면주사기간중 소요의 창영역에 대응하는 기간 제1의 상태를 취하고 창영역에 대응치 않은 기간 제2의 상태를 취하는 창영역 지정신호를 발생하고, 이 신호와 이 신호를 지연시킨 신호와의 배타적 논리합 신호를 타이밍신호로서 창의 경계선을 발생하는 것이다.
제1도 및 제2도의 본 발명에 의한 CRT 표시장치용 창경계선 발생회로의 한실시예를 도시한다. 이 회로는, 예를들면, 제3도에 도시한바 같이, CRT 표시화면(2)상에 창(4)의 수평경계선(102 및 104) 및 수직경계선(106및 108)을 발생하는 것이다. 제1도에 있어서, 수평 카운터(10)는 문자클럭 신호에 따라서 화면의 일행분의 문자수를 계수하는 것이며 주사선의 수평방향위치를 가리킨다. 창영역 수평시점 레지스터(12)는 창(4)의 수평시점 레지스터(12)는 창(4)의 수평방향시점(XS)(제3도 참조)를 나타내는 신호를 기억한다. 이 신호는 예를들면 마이크로 프로세서로부터 주어진다. 비교기(16)는, 수평카운터(10)의 계수치와 창영역 수평시점 레지스터(12)의 내용을 비교하고 양자가 일치하였을때 고레벨 신호를 래치(20)의 세트단자(S)에 주어진다. 창영역 수평종점 레지스터(14)는, 창(4)의 수평방향종점(XE)(제3도 참조)을 나타내는 신호를 기억한다. 이 신호도 예를들면 마이크로 프로세서로부터 주어진다. 비교기(18)는, 수평 카운터(10)의 계수치와 창영역수평종점 레지스터(14)의 내용을 비교하고, 양자가 일치하였을때에 래치(20)의 리세트 단자(R)에 고레벨 신호를 준다. 래치(20)는 세트단자(S)에 고레벨 신호가 주어진면 고레벨 신호를 발생하기 시작하고, 리세트 단자(R)에 고레벨신호가 주어지면 고레벨 신호의 발생을 정지한다. 지연회로(22)는 래치(20)의 출력신회를 1문자 싸이클기간 느리게 하는 것이다. 배타적 논리합 게이트(24)는 래치(20)의 출력신호와 지연회로(22)의 출력신호와의 배타적 논리합을 취하는 것이다.
수직카운터(30)는 수평동기 신호를 받을때마다 계수치를 증가시켜 주사선의 수직방향위치를 가리키는 것이다. 창영역 수직시점 레지스터(32)는 창(4)의 수직방향시점(YS)(제3도 참조)를 나타내는 신호를 기억한다. 이 신호는 예를들면 마이크로 프로세서로부터 주어진다. 비교기(36)는, 수직 카운터(30)의 계수치와 창영역 수칙시점 레지스터(32)의 내용을 비교하고 양자가 일치하였을때 고레벨 신호를 래치(40)의 세트단자(S)에 주어진다. 창영역 수직종점 레지스터(34)는, 창(4)의 수직방향종점(YE)(제3도 참조)를 닫는 신호를 기억한다. 이 신호도 예를들면 마이크로 프로세서로부터 주어진다. 비교기(38)는 수직카운터(30)의 계수치와 창영역 수직종점 레지스터(34)의 내용을 비교하고 양자가 일치할때 고레벨 신호를 래치(40)의 리세트 단자(R)에 주어진다. 래치(40)는 세트단자(S)에 고레벨 신호가 주어지면 고레벨 신호를 발생하기 시작하고, 리세트단자(R)에 고레벨신호를 주어지면 고레벨 신호의 발생을 정지한다. 지연회로(42)는 래치(40)의 출력신호를 1수평주사기간 느리게 하는 것이다. 배타적 논리합 게이트, (44)는 래치(40)의 출력신호와 지연회로(42)의 출력신호와의 배타적 논리합을 취하는 것이다. AND 게이트(26)는 배타적 논리합 게이트(24)의 출력신호와 래치(40)의 출력신호와의 논리적 신호를 출력하는 것이며, AND 게이트(46)는 배타적 논리합 게이트(44)의 출력신호와 래치(20)의 출력신호와의 논리적신호를 출력하는 것이다.
제4도는 제1도의 회로의 각부의 신호파형을 가리킨다. 다음에, 제4도를 참조하면서, 제1도의 회로의 동작을 설명한다. 래치(20)는, 수평카운터(10)의 출력신호가 레지스터(12)에 기억된 창 수평방향시점(XS)에 일치한 시점으로부터 레지스터(14)에 기억된 창 수평 방향종점(XE)에 일치하는 시점까지 고레벨 신호를 발생한다. 따라서, 래치(20)는 창의 수평영역을 지정하는 신호를 발생하게 된다(제4(a)도 참조). 지연회로(22)는 래치(20)의 출력신호를 1문자 싸이클 기간지연시킨 신호를 발생하기 때문에, 배타적 논리합 게이트(24)는, 창의 수평방향 시점(XS) 및 종 종점(XE)으로부터 각각 1문자 싸이클 사이 고레벨 신호를 발생한다.
래치(40)는, 수직 카운터(30)의 출력신호가 레지스터(32)에 기억된 창 수직방향시점(YS)에 일치한 시점으로부터 레지스터(34)에 기억된 창 수직방향정점(YE)에 일치하는 시점까지 고레벨 신호가 발생한다. 따라서, 래치(40)는 창의 수직영역을 지정하는 신호를 발생하게 된다(제4(d) 참조). 지연회로(42)는 래치(40)의 출력신호를 1수평주사기간 느리게 한 신호를 발생하기 때문에, 배타적 논리합 게이트(44)는, 창의 수직방향시점(YS) 및 종저(YE)으로부터 각각 1수평주가시간 고레벨신호를 발생한다.
AND 게이트(26)는, 배타적 논리합 게이트(24)의 출력신호와 래치(40)로부터 출력되는 창 수직 영역 지정 신호와의 논리곱을 취함으로써 각수평 주사기간의 어느것에서나 발생되는 수평방향시점(XS) 및 종점(XE)으로부터의 1문자 싸이클 기간의 펄스중에서부터 창의 수직영역에 포함되는 것만을 선택한다. 따라서, AND 게이트(26)의 출력펄스(206 및 208)(제4(g)도참조)는 각각 창(4)의 수직선(106 및 108)(제3도 참조)에 대응하는 것으로 된다.
AND 게이트(46)는, 배타적 논리합 게이트(44)의 출려신호와 래치(20)로부터 출력되는 창수평영역지정 신호와의 논리곱을 취함으로써, 한개의 수평 주사기간 전체에 걸친 펄스로부터 창의 수평영역에 포함되는 부분만을 꺼낸다. 따라서, AND 게이트(46)의 출력펄스(202 및 204)(제4(h)도 참조)는 각각 창(4)의 수평선(102 및 104)(제3도 참조)에 대응하는 것으로 된다.
AND 게이트(26)의 출력펄스는 1문자폭이기 때문에, 이 펄스로 직접 CRT를 구동하면 1문자폭의 수직선이 표시되게 된다. 이것으로서는 너무 두꺼워서 곤란한 경우에 사용도는 것이 제2도의 회로이다. 제2도에 있어서, 지령 레지스터(50)는 경계선 발생을 필요로 하는 1문자중의 수평 도트위치를 기억하는 것이고, 예를들면 4번째의 도트위치를 기억한다(이것은, 어느 도트위치에서도 선택할 수 있고 이 예에는 한정되지 않는다). 도트·카운터(52)는 도트·클럭에 따라서 1문자의 수평방향 도트수까지 계수한다. 비교기(54)는 지령 레지스터(50)의 내용과 도트·카운터(52)의 계수치가 일치하였을때 고레벨 신호를 발생한다. AND 게이트(56)는 제1도의 AND 게이트(26)의 출력신호와 비교기(54)의 출력신호와의 논리곱을 취한다. AND 게이트(58)는 제1도의 AND 게이트(46)의 출력신호와 비교기(54)의 출력신호와의 논리곱을 취한다. NOT 회로(60)는 AND 게이트(46)의 출력신호를 반전시킨다. 래치(64)는, AND 게이트(58)로부터 세트단자(S)에 고레벨신호가 주어진때부터 AND 게이트(62)로부터 리세트 단자(R)에 고레벨 신호가 주어질때까지 고레벨 신호가 발생한다. OR 게이트(70)는 AND 게이트,(56)의 출력신호와 래치(64)의 출력신호화의 논리합을 취하는 것이다.
제5도는 제2도의 회로의 각부의 신호파형을 가리키는 것이다. 다음에, 제5도를 참조하면서 제2도의 회로의 동작을 설명한다. 지금 지령레지스터(50)에 문자의 수평방향 4번째의 도트위치가 기억되어 있다고 하면, 비교기(54)는 전주사기간에 걸쳐서 문자의 수평바향 4번째의 도트위치에 대응할때 고레벨 신호를 발생한다(제5(p)도참조). 따라서, AND 게이트(56)는, 1문자폭의 펄스(206 및 208)로부터 4번째의 도트위치에 대응하는 펄스(제5(r)도참조)를 추출할 수 있다. 이와같이, AND 게이트(56)는, 1문자폭의 수직선을 1도트폭의 수직선까지 가늘게 한다.
AND 게이트(58)는 AND 게이트(46)의 출력펄스(202)의 시점으로부터 4도트시간 늦어졌을때 펄스를 발생하고, AND 게이트(62)는 AND 게이트(46)의 출력펄스(202)의 종점으로부터 4도트시간 늦어졌을때 펄스를 발생한다. 따라서, 래치(64)는 펄스(202)의 시점 및 종점으로부터 각각 4도트 시간 늦어졌을때의 점을 시점 및 종점으로부터 각각 4도트 시간 늦어졌을때의 점을 시점 및 종점으로 하는 펄스(302)(제5(w)도참조)를 발생한다. 이와 같이, 래치(64)는 수평선의 시점과 종점을 수직선의 위치에 정렬시킨다. OR 게이트(70)는, 수직선(106 및 108)의 표시를 위하여 CRT의 구동기간을 확정하는 AND 게이트(56)의 출력신호와, 수평선(102 및 104)의 표시를 위하여 CRT의 구동기간을 화정하는 래치(64)의 출력신호와를 조합하여 CRT에 공급한다. 따라서, OR 게이트(70)의 출력신호가 고레벨의 기간만 CRT를 발광시키면, 창의 경게선을 표시할 수가 있다.
이상의 설명으로부터 명백한것과 같이, 본 발명에 의하면 단단한 하드웨어 구성으로 CRT 표시장치에 창의 경계선을 표시할 수가 있다.

Claims (1)

  1. 음극선관 표시장치의 화면주사기간중 소요의 창 영역(4)에 대응하는 기간 제1의 상태를 취하고, 상기 창영역에 대응하지 않는 기간 제2의 상태를 취하는 창영역 지정신호를 발생하는 회로(20,40)와, 상기 창영역 지정신호를 지연시키는 지연회로(22,42)와, 상기 창영역 지정신호와 상기 지연회로의 출력신호와의 배타적 논리합을 취하는 배타적 논리합 게이트(24,44)를 구비하고, 상기 배타적 논리합 게이트의 출력신호를 타이밍 신호로서 창의 경계선(102,104,106,108)을 발생하는 것을 특징으로 하는 음극선관 표시장치의 창경계선 발생회로.
KR1019850000885A 1984-05-22 1985-02-13 음극선관 표시장치의 창경계선 발생회로 KR890003034B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59101885A JPS60250389A (ja) 1984-05-22 1984-05-22 陰極線管表示装置の窓境界線発生回路
JP101885 1984-05-22

Publications (2)

Publication Number Publication Date
KR850008013A KR850008013A (ko) 1985-12-11
KR890003034B1 true KR890003034B1 (ko) 1989-08-19

Family

ID=14312387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850000885A KR890003034B1 (ko) 1984-05-22 1985-02-13 음극선관 표시장치의 창경계선 발생회로

Country Status (6)

Country Link
EP (1) EP0163177B1 (ko)
JP (1) JPS60250389A (ko)
KR (1) KR890003034B1 (ko)
CA (1) CA1236601A (ko)
DE (1) DE3586928T2 (ko)
IN (1) IN165132B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104447597B (zh) * 2014-10-26 2018-07-31 威海迪素制药有限公司 一种地克珠利的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158372A (en) * 1980-05-10 1981-12-07 Nippon Electric Co Cursor circuit
DE3027272A1 (de) * 1980-07-18 1982-02-11 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur erzeugung einer umrandung
JPS58142487A (ja) * 1982-02-18 1983-08-24 Fuji Electric Co Ltd 特徴抽出装置

Also Published As

Publication number Publication date
DE3586928T2 (de) 1993-07-15
JPS60250389A (ja) 1985-12-11
DE3586928D1 (de) 1993-02-11
IN165132B (ko) 1989-08-19
JPH0576038B2 (ko) 1993-10-21
EP0163177A3 (en) 1989-11-15
EP0163177A2 (en) 1985-12-04
EP0163177B1 (en) 1992-12-30
CA1236601A (en) 1988-05-10
KR850008013A (ko) 1985-12-11

Similar Documents

Publication Publication Date Title
KR920004826B1 (ko) 플라즈마 디스플레이 컨트롤러 시스템
EP0157701B1 (en) Phase synchronization circuit
KR930000455B1 (ko) 플라즈마 디스플레이 컨트롤 시스템 및 방법
KR0131586B1 (ko) 이텔레비젼 수상기의 온 스크린 표시장치
US4408198A (en) Video character generator
US3997891A (en) Light pen detection system
JPS634186B2 (ko)
US4468662A (en) Display apparatus for displaying characters or graphics on a cathode ray tube
US4683469A (en) Display terminal having multiple character display formats
KR930006618A (ko) 평판형 화상 표시 장치
US4012592A (en) AC line triggered refreshing of CRT displays
KR890003034B1 (ko) 음극선관 표시장치의 창경계선 발생회로
JPS581785B2 (ja) 陰極線管の表示装置
JPS6249630B2 (ko)
US3432845A (en) Numeric display
EP0123082B1 (en) Logic timing diagram display apparatus
US3437874A (en) Display for binary characters
KR900003619Y1 (ko) Lcd 콘트롤러의 프레임동기신호 및 문자스캔펄스 발생회로
JPS5857116B2 (ja) 陰極線管表示装置の制御回路
KR900006290B1 (ko) Crt 표시제어장치
KR880003262Y1 (ko) 클록신호 발생회로
JPH0387897A (ja) Ｃｒｔ表示装置のメモリ読出制御回路
JPS6123907B2 (ko)
JP2516941B2 (ja) 画面表示制御装置
JP2516946B2 (ja) 画面表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19920713

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee