KR890001163A - 고전압 및 고속용 반도체 장치의 제조방법 - Google Patents
고전압 및 고속용 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR890001163A KR890001163A KR1019870006721A KR870006721A KR890001163A KR 890001163 A KR890001163 A KR 890001163A KR 1019870006721 A KR1019870006721 A KR 1019870006721A KR 870006721 A KR870006721 A KR 870006721A KR 890001163 A KR890001163 A KR 890001163A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion region
- forming
- gate
- conductivity type
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 claims 8
- 238000009792 diffusion process Methods 0.000 claims 7
- 239000012535 impurity Substances 0.000 claims 4
- 239000002184 metal Substances 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3(A)-(J)도는 본 발명에 따른 반도체 장치의 제조방법.
Claims (1)
- 고전압 고속용 반도체 장치의 제조방법에 있어서, 제 1 도 전형의 반도체기판(11)상에 제1산화막(12), 질화막(13)을 순차적으로 형성하고 소정부위를 에칭하여 저농도의 제2도전형 불순물을 이온 주입하는 제1공정과, 상기 이온 주입된 제2 도전형의 불순물의 확산시켜 저농도 제2 도전형 확산 영역 (14)을 형성하는 제2 과정과 포토레지스터(15)패턴을 형성하여 고농도 제2도 전형의 불순물을 이온주입하는 제3공정과, 포로레지스트(15)를 제거하고 상기 저농도 제2도 전형확산 여역(14) 상부에 산화막(16)을 성장시키면서 고농도 제2도 전형확산영역(17)을 형성하는 제4공정과 상기 저농도 제2도 전형확산영역(14)의 외부소정 부위에 고농도 제1도 전형 확산영역(19)을 형성하는 제5공정과 필드산화막(21)을 성장시키고 남아있는 질화막(13)과 제1산화막(12)을 제거한 후 게이트 한화막(22)을 성장시키고 문턱 전압 조절위에 소정 이온 주입을 하는 제7공정과 고농도의 제2도 전형 확산영역(14) 및 고농도의 제1 도전형 확산 영역(19)과전극의 접촉을 위한 창(13)을 형성하는 제8공정과, 금속전극(24)과 금속게이트(25)를 형성하는 제9공정과 상기 제1공정과 같은 도우즈의 제2 도전형 불순물을 이논 주입하여 오프셑 게이트(26)을 형성하는 제10공정을 구비하여 상기 공정들의 연속으로 고전압 고속용 반도체 장치의 게이트를 형성함을 특징으로하는 고전압 고속용 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019870006721A KR900005343B1 (ko) | 1987-06-30 | 1987-06-30 | 고전압 및 고속용 반도체장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019870006721A KR900005343B1 (ko) | 1987-06-30 | 1987-06-30 | 고전압 및 고속용 반도체장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890001163A true KR890001163A (ko) | 1989-03-18 |
KR900005343B1 KR900005343B1 (ko) | 1990-07-27 |
Family
ID=19262476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870006721A KR900005343B1 (ko) | 1987-06-30 | 1987-06-30 | 고전압 및 고속용 반도체장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900005343B1 (ko) |
-
1987
- 1987-06-30 KR KR1019870006721A patent/KR900005343B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900005343B1 (ko) | 1990-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870000763A (ko) | 반도체 장치 및 그 제조방법 | |
KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
KR920022553A (ko) | Ldd 소자의 구조 및 제조방법 | |
KR890004441A (ko) | 화합물 반도체장치 및 그 제조방법 | |
KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
KR950025920A (ko) | 반도체소자 제조방법 | |
KR980006542A (ko) | 반도체소자 제조방법 | |
KR920017279A (ko) | Mos형 반도체장치 및 그 제조방법 | |
KR890001163A (ko) | 고전압 및 고속용 반도체 장치의 제조방법 | |
KR890005885A (ko) | 바이폴라 트랜지스터의 제조방법 | |
KR890011118A (ko) | 반도체장치의 제조방법 | |
KR890011085A (ko) | 반도체소자 제조방법 | |
KR920016611A (ko) | 금속실리사이드 보호층 제조방법 | |
KR890017817A (ko) | 고전압 반도체 장치 및 그 제조방법 | |
KR950012717A (ko) | 반도체 소자 제조 방법 | |
KR930001457A (ko) | 모스 트랜지스터 및 그 제조방법 | |
KR970008582A (ko) | 반도체 장치의 제조방법 | |
KR900004037A (ko) | 고압 반도체 장치와 그 제조방법 | |
KR960026170A (ko) | 콘택 홀 제조 방법 | |
KR940008132A (ko) | 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법 | |
KR940016845A (ko) | 반도체 집적회로의 고저항부하와 제조방법 | |
KR920020606A (ko) | 반도체장치 및 그 제조방법 | |
KR960012515A (ko) | 박막 트랜지스터(tft) 및 제조방법 | |
KR890005888A (ko) | Ldd구조 반도체 장치의 제조방법 | |
KR910013590A (ko) | 고압 반도체소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010607 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |