KR880009440A - 선택적 웰 바이어스가 되는 다이나믹 랜덤 액세스 메모리 - Google Patents

선택적 웰 바이어스가 되는 다이나믹 랜덤 액세스 메모리 Download PDF

Info

Publication number
KR880009440A
KR880009440A KR870014950A KR870014950A KR880009440A KR 880009440 A KR880009440 A KR 880009440A KR 870014950 A KR870014950 A KR 870014950A KR 870014950 A KR870014950 A KR 870014950A KR 880009440 A KR880009440 A KR 880009440A
Authority
KR
South Korea
Prior art keywords
well
array
peripheral control
providing
storage cells
Prior art date
Application number
KR870014950A
Other languages
English (en)
Inventor
진대제
Original Assignee
이일복
삼성 세미컨닥터 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이일복, 삼성 세미컨닥터 인코오포레이티드 filed Critical 이일복
Publication of KR880009440A publication Critical patent/KR880009440A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

선택적 웰 바이어스가 되는 다이나믹 랜덤 액세스 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 기판의 각 웰(well)들이 이 발명에 따라 선택적으로 바이어스 되는 CMOS기술을 이용하는 집적 회로 구조를 나태내는 도면.
제 2 도는 제 1 도에서의 집적회로의 회로이다.

Claims (4)

  1. 기판상에 집적회로로 제조되고 적어도 하나의 스토리지 셀들의 어레이와 상기 어레이와의 데이터 전달을 위한 적어도 하나의 주변 제어회로를 포함하는 다이나믹 랜덤 액세스 메모리에 있어서, 상기 스토리지 셀들의 어레이를 보유하는 도우핑된 영역을 제공하는 제 1 웰 수단과, 상기 주변 제어회로를 보유하는 도우핑된 영역을 제공하는 제 2 웰 수단으로서, 상기 제1웰수단으로부터 실질적으로 전기 절연된 제 2 웰수단과, 제 1 웰 수단에 일정한 바이어스 전위를 제공하는 어레이 바이어스수단, 상기 제 2 웰 수단에 따른 바이어스 진위를 제공하는 주변 바이어스 수단과, 로 구성되는 것을 특징으로 하는 DRAM.
  2. n형 기판상에 집적회로로 제조되고 적어도 하나의 스토리지 셀들의 어레이와 상기 어레이와의 데이터 전달을 위한 적어도 하나의 주변 제어회로를 포함하는 DRAM에 있어서, 상기 스토리지 셀들의 어레이가 제조되어 있는 도우핑된 영역을 제공하는 상기 기판내의 제 1 웰 수단과, 상기 주변 제어회로를 보유하는 도우핑된 영역을 제공하는 제 2 웰 수단으로서, 상기 제 1 웰 수단으로부터 실질적으로 전기 절연된 제 2 웰수단과, 상기 제 1 웰 수단에 접지전위를 인가하는 접지수단과, 상기 제 2 웰 수단에 소정 바이어스 전위를 인가하는 바이어스 수단과, 로 구성되는 것을 특징으로 하는 DRAM.
  3. n형 기판상에 집적회로로 제조되고 다수의 스토리지 셀들의 어레이들과 상기 스토리지 셀들의 어레이들과의 데이터 전달을 위해 그와 각기 연결된 다수의 CMOS 주변 제어회로들을 포함하는 DRAM에 있어서, 상기 스토리지 셀들의 어레이들을 보유하는 제1 p형 도핑 영역을 제공하는 제1 p웰과, 상기 CMOS주변 제어회로들을 보유하는 상보형 도핑 영역들을 제공하는 제2 p웰 및 상보형 n웰로서, 실질적으로 전기절연된 제2 p웰 및 상보형 n웰과, 상기 제 1 P웰에 접지전위를 인가하는 접지수단과, 상기 상보형 영역들에 소정 바이어스 전위들을 인가하는 바이어스수단과 , 로 구성되는 것을 특징으로 하는 DRAM.
  4. 기판상에 집적회로로 제조되고 적어도 하나의 스토리지 셀들의 어레이와 상기 스토리지 셀들과의 데이터 전달을 위한 주변 제어회로들의 적어도 한 영역을 포함하는 DRAM에 있어서, 하나의 웰이 상기 주변 제어회로들을 보유하고 제 2 웰이 상기 멤모리 스토리지 어레이들을 보유하게 된 기판의 도우핑된 불순물들의 적어도 2개의 전기절연된 웰들로서, 상기 도우핑 불순물 영역들이 실질적으로 전기절연된 적어도 2개의 웰들과, 스토리지 어레이를 보유하는 도우핑된 불순물 영역들에 접지전위를 인가하는 접지수단과, 주변 제어회로들을 보유하는 상기 도우핑된 불순물 영역들중 다른 것에 소정 바이어스 전위를 인가하는 역바이어스 수단과, 로 구성되는 것을 특징으로 하는 DRAM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR870014950A 1987-01-06 1987-12-26 선택적 웰 바이어스가 되는 다이나믹 랜덤 액세스 메모리 KR880009440A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74787A 1987-01-06 1987-01-06
US000747 1987-01-06

Publications (1)

Publication Number Publication Date
KR880009440A true KR880009440A (ko) 1988-09-15

Family

ID=21692854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR870014950A KR880009440A (ko) 1987-01-06 1987-12-26 선택적 웰 바이어스가 되는 다이나믹 랜덤 액세스 메모리

Country Status (5)

Country Link
KR (1) KR880009440A (ko)
DE (1) DE3744376A1 (ko)
FR (1) FR2609351A1 (ko)
GB (1) GB2199695B (ko)
NL (1) NL8800008A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910000246B1 (ko) * 1988-02-15 1991-01-23 삼성전자 주식회사 반도체 메모리장치
KR930006144B1 (ko) * 1990-07-12 1993-07-07 삼성전자 주식회사 반도체 장치 및 방법
KR930001392A (ko) * 1991-06-19 1993-01-16 김광호 반도체 메모리 장치의 전원 접지선 배선방법
US5264716A (en) * 1992-01-09 1993-11-23 International Business Machines Corporation Diffused buried plate trench dram cell array
DE69229717T2 (de) * 1992-01-09 2000-03-02 Ibm Matrix von Graben-DRAM-Zellen
JP2904635B2 (ja) * 1992-03-30 1999-06-14 株式会社東芝 半導体装置およびその製造方法
US5595925A (en) * 1994-04-29 1997-01-21 Texas Instruments Incorporated Method for fabricating a multiple well structure for providing multiple substrate bias for DRAM device formed therein
US7005338B2 (en) 2002-09-19 2006-02-28 Promos Technologies Inc. Nonvolatile memory cell with a floating gate at least partially located in a trench in a semiconductor substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57192064A (en) * 1981-05-22 1982-11-26 Hitachi Ltd Semiconductor integrated circuit
JPS57194565A (en) * 1981-05-25 1982-11-30 Toshiba Corp Semiconductor memory device
JPH0671067B2 (ja) * 1985-11-20 1994-09-07 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
NL8800008A (nl) 1988-08-01
GB2199695A (en) 1988-07-13
DE3744376A1 (de) 1988-07-14
GB8729622D0 (en) 1988-02-03
GB2199695B (en) 1990-07-25
FR2609351A1 (fr) 1988-07-08

Similar Documents

Publication Publication Date Title
US6111778A (en) Body contacted dynamic memory
US4298962A (en) Memory
US7241658B2 (en) Vertical gain cell
US4651183A (en) High density one device memory cell arrays
KR0141519B1 (ko) Bicmos sram 내의 고성능 바이폴라 차동 감지 증폭기
GB1414228A (en) Semiconductor storage devices
KR940006267A (ko) 다이나믹형 반도체 기억장치 및 그 제조방법
US3979734A (en) Multiple element charge storage memory cell
US8035139B2 (en) Dynamic random access memory having junction field effect transistor cell access device
KR860001058B1 (en) Semiconductor memory device
KR850006983A (ko) 반도체 메모리 장치
US4060738A (en) Charge coupled device random access memory
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
JPH0766659B2 (ja) 半導体記憶装置
US4497043A (en) Semiconductor memory device
US3662356A (en) Integrated circuit bistable memory cell using charge-pumped devices
KR880009440A (ko) 선택적 웰 바이어스가 되는 다이나믹 랜덤 액세스 메모리
US4151610A (en) High density semiconductor memory device formed in a well and having more than one capacitor
US4868628A (en) CMOS RAM with merged bipolar transistor
US3735358A (en) Specialized array logic
US4185318A (en) Charge storage memory with isolation nodal for each bit line
KR980006297A (ko) 다중 레벨 도전체 워드라인 스트래핑 방법
US4152779A (en) MOS ram cell having improved refresh time
KR970053284A (ko) 플랫 nor형 마스크 rom
US5424566A (en) DRAM cell capacitor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid