KR880008431A - 집적회로 칩 밀봉체 및 그 제조방법 - Google Patents

집적회로 칩 밀봉체 및 그 제조방법 Download PDF

Info

Publication number
KR880008431A
KR880008431A KR870014598A KR870014598A KR880008431A KR 880008431 A KR880008431 A KR 880008431A KR 870014598 A KR870014598 A KR 870014598A KR 870014598 A KR870014598 A KR 870014598A KR 880008431 A KR880008431 A KR 880008431A
Authority
KR
South Korea
Prior art keywords
chip
integrated circuit
insulating
input
output terminals
Prior art date
Application number
KR870014598A
Other languages
English (en)
Other versions
KR960003765B1 (ko
Inventor
스몰리 로버트
Original Assignee
로버트 더블유. 워딩
티 알 더블유 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 더블유. 워딩, 티 알 더블유 인코포레이티드 filed Critical 로버트 더블유. 워딩
Publication of KR880008431A publication Critical patent/KR880008431A/ko
Application granted granted Critical
Publication of KR960003765B1 publication Critical patent/KR960003765B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

집적회로 칩 밀봉체 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 기술을 이용한 IC 칩 팩키지 구조체의 단편 사시도.
제2도는 IC 칩 밀봉 구조체의 양호한 실시예의 확대 단면도.
제3a도 내지 3b도는 제2도의 선3-3을 따라 취한 확대 단면도.

Claims (22)

  1. 집적회로(IC) 칩 밀봉체에 있어서, IC 칩을 덮기 위한 상부덮개와; IC 칩을 덮기 위한 하부덮개와; 칩 밀봉체에서 IC 칩을 기밀상태로 밀봉하기 위해 상하부 덮개사이에 삽입된 절연 프레임을 구비하며, 상기 절연 프레임은 외부로 연장된 다수의 개구를 가지며; IC 칩과 전기적 접촉을 만들기 위해 절연 프레임에 있는 개구를 통해 연장된 다수의 입출력 단자를 구비하며; 상기 상하부 덮개는 높은 열 전도성을 갖는 재질로 만들어지며, 다수의 입출력 단자는 비교적 낮은 전기적 저항을 갖는 도전체 재질로 만들어지는 것을 특징으로 하는 집적회로 칩 밀봉체.
  2. 제1항에 있어서, 최소한 하나의 덮개는 전기적 도전성인 재질로 만들어지고 절연재질은 전기적으로 절연성인 재질로 만들어지는 것을 특징으로 하는 집적회로 칩 밀봉체.
  3. 제1항에 있어서, 절연 프레임은 상하부 덮개와 거의 같은 팽창계수를 갖는 유리-세라믹 재질로 만들어지는 것을 특징으로 하는 집적회로 칩 밀봉체.
  4. 제1항에 있어서, 상하부 덮개는 구리로 만들어지는 것을 특징으로 하는 집적회로 칩 밀봉체.
  5. 제1항에 있어서, 상하부 덮개는 베릴륨과 알루미늄의 합금으로 만들어지는 것을 특징으로 하는 집적회로 침 밀봉체.
  6. 제1항에 있어서, 다수의 입력 단자는 구리로 만들어지는 것을 특징으로 하는 집적회로 침 밀봉체.
  7. 제1항에 있어서, 절연 프레임은 2개의 절연 프레임을 포함하며, 다수의 입출력 단자가 절연 프레임 사이에 삽입되는 것을 특징으로 하는 집적회로 칩 밀봉체.
  8. 제7항에 있어서, 다수의 입출력 단자는 절연 프레임중의 하나상에 부착된 금속 트레이스를 포함하는 것을 특징으로 하는 집적회로 칩 밀봉채.
  9. 제1항에 있어서, 상하부 덮개와 절연 프레임은 유리-세라믹 재질로 만들어지고, 하부 덮개는 높은 열 전도성을 갖는 재질로 채워진 다수의 관통구멍을 갖는 것을 특징으로 하는 집적회로 칩 밀봉체.
  10. 제9항에 있어서, 상기 관통구멍은 구리로 채워지는 것을 특징으로 하는 집적회로 칩 밀봉체.
  11. 집적회로(IC) 칩 밀봉체를 제조하는 방법에 있어서, 높은 열 전도성을 갖는 재질로 만들어진 칩 밀봉체로 IC 칩을 둘러싸는 단계를 구비하며, 상기 칩 밀봉체는 상하부 덮개를 가지며; 상하부 덮개사이에 삽입된 절연 프레임으로 상기 칩을 밀봉하는 단계를 구비하며, 상기 절연 프레임은 다수의 외방으로 연장된 개구를 가지며; 낮은 전기적 저항을 갖는 도전체 재질로 만들어진 다수의 입출력 단자로 IC 칩을 전기적으로 접속시키는 단계를 구비하며, 상기 입출력 단자는 절연 프레임에 있는 개구를 통해 연장되는 것을 특징으로 하는 집적회로 칩 밀봉체 제조방법.
  12. 제11항에 있어서, 최소한 하나의 덮개는 전기적으로 도전성인 재질로 제조되며, 절연 프레임은 전기적으로 절연성인 재질로 제조되는 것을 특징으로 하는 집적회로 칩 밀봉체 제조방법.
  13. 제11항에 있어서, 절연 프레임은 칩 밀봉체와 거의 같은 팽창계수를 갖는 유리-세라믹 재질로 만들어지는 것을 특징으로 하는 집적회로 침 밀봉체 제조방법.
  14. 제11항에 있어서, 상하부 덮개는 구리로 만들어지는 것을 특징으로 하는 집적회로 칩 밀봉체 제조방법.
  15. 제11항에 있어서, 상하부 덮개는 베릴륨 및 알루미늄의 합금으로 만들어지는 것을 특징으로 하는 집적회로 칩 밀봉체 제조방법.
  16. 제11항에 있어서, 다수의 입출력 단자는 구리로 만들어지는 것을 특징으로 하는 집적회로 침 밀봉체 제조방법.
  17. 제11항에 있어서, 절연 프레임은 2개의 절연 프레임을 포함하며, 다수의 입출력 단자는 절연 프레임사이에 삽입되는 것을 특징으로 하는 집적회로 칩 밀봉체 제조방법.
  18. 제17항에 있어서, 다수의 입출력 단자는 절연 프레임중의 하나에 부착된 금속 트레이스를 포함하는 것을 특징으로 하는 집적회로 칩 밀봉체 제조방법.
  19. 제11항에 있어서, 칩 밀봉체를 밀폐하는 단계는; 절연 프레임에 있는 개구에 다수의 입출력 단자를 배치하는 단계를 구비하며, 상기 입출력 단자는 금속 프레임의 내연부에 부착되고, 칩 밀봉체를 절연 프레임으로 밀페하는 단계와; 금속 프레임을 절단하는 단계를 구비하는 것을 특징으로 하는 집적회로 칩 밀봉체 제조방법.
  20. 제19항에 있어서, 다수의 입출력 단자와 금속 프레임을 구리로 만들어지는 것을 특징으로 하는 집적회로 칩 밀봉체 제조방법.
  21. 제11항에 있어서, 상하부 덮개와 절연 프레임은 유리-세라믹 재질로 만들어지고, 하부덮개는 높은 열 전도성을 갖는 금속으로 채원진 관통구멍을 갖는 것을 특징으로 하는 집적회로 칩 밀봉체 제조방법.
  22. 제21항에 있어서, 상기 관통구멍은 구리로 채워지는 것을 특징으로 하는 집적회로 칩 밀봉체 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870014598A 1986-12-22 1987-12-21 집적회로 칩 밀봉체 및 그 제조방법 KR960003765B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US94412486A 1986-12-22 1986-12-22
US944,124 1986-12-22
US944124 1986-12-22

Publications (2)

Publication Number Publication Date
KR880008431A true KR880008431A (ko) 1988-08-31
KR960003765B1 KR960003765B1 (ko) 1996-03-22

Family

ID=25480828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870014598A KR960003765B1 (ko) 1986-12-22 1987-12-21 집적회로 칩 밀봉체 및 그 제조방법

Country Status (5)

Country Link
US (1) US5977627A (ko)
EP (1) EP0273556A1 (ko)
JP (1) JPS63174339A (ko)
KR (1) KR960003765B1 (ko)
PH (1) PH26354A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY104152A (en) * 1988-08-12 1994-02-28 Mitsui Chemicals Inc Processes for producing semiconductor devices.
US6466446B1 (en) 1994-07-01 2002-10-15 Saint Gobain/Norton Industrial Ceramics Corporation Integrated circuit package with diamond heat sink
JP2001244357A (ja) * 2000-03-02 2001-09-07 Sumitomo Electric Ind Ltd パッケージ及びその製造方法
JP2003115565A (ja) * 2001-10-05 2003-04-18 Nec Yamagata Ltd 半導体パッケージ及びその製造方法
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
JPWO2012081328A1 (ja) * 2010-12-16 2014-05-22 株式会社村田製作所 電子部品の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1327352A (en) * 1971-10-02 1973-08-22 Kyoto Ceramic Semiconductor device
US4225900A (en) * 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4256792A (en) * 1980-01-25 1981-03-17 Honeywell Inc. Composite electronic substrate of alumina uniformly needled through with aluminum nitride
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US4491622A (en) * 1982-04-19 1985-01-01 Olin Corporation Composites of glass-ceramic to metal seals and method of making the same
US4535219A (en) * 1982-10-12 1985-08-13 Xerox Corporation Interfacial blister bonding for microinterconnections
FR2539249B1 (fr) * 1983-01-07 1986-08-22 Europ Composants Electron Boitier a dissipation thermique elevee notamment pour microelectronique
GB8308751D0 (en) * 1983-03-30 1983-05-11 Era Patents Ltd Mounting of semiconductor devices
JPS59224146A (ja) * 1983-06-03 1984-12-17 Oki Electric Ind Co Ltd 半導体装置
US4480044A (en) * 1984-02-01 1984-10-30 Corning Glass Works High expansion glass-ceramic articles
IL74296A0 (en) * 1984-03-20 1985-05-31 Isotronics Inc Corrosion resistant microcircuit package
EP0164794B1 (en) * 1984-06-14 1990-07-25 Advanced Micro Devices, Inc. Multi-layer heat sinking integrated circuit package

Also Published As

Publication number Publication date
US5977627A (en) 1999-11-02
KR960003765B1 (ko) 1996-03-22
JPS63174339A (ja) 1988-07-18
PH26354A (en) 1992-04-29
EP0273556A1 (en) 1988-07-06

Similar Documents

Publication Publication Date Title
US4975763A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
EP0001892B1 (en) Lead frame and package for establishing electrical connections to electronic components
US5275975A (en) Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material
KR870009613A (ko) 집적회로 칩 마운팅 및 패키징 조립품
KR850700086A (ko) 집적회로
KR900701039A (ko) 집적회로 칩용 밀봉형 팩키지
KR880001180A (ko) 인쇄회로장치
KR880011910A (ko) 수지봉합형 집적회로장치
KR950034709A (ko) 고출력 반도체 장치용 밀폐 패키지
GB1238569A (ko)
US5528079A (en) Hermetic surface mount package for a two terminal semiconductor device
KR880008431A (ko) 집적회로 칩 밀봉체 및 그 제조방법
KR890001182A (ko) 외부 테이프 자동 접합(tab) 반도체 패키지
JPS61198769A (ja) 混成集積回路
KR100711552B1 (ko) 볼 그리드 어레이를 포함하는 파워 반도체 장착 패키지
KR900007301B1 (ko) 반도체패키지
US3312540A (en) Method of making an integrated circuit package
KR880002260A (ko) 열적으로 향상된 대규모 집적회로 패키지 및 집적회로 다이의 장착방법
KR920001695A (ko) 플로트 전원을 구비한 밀봉형 다이 팩키지
US5428188A (en) Low-cost package for electronic components
EP0069902A3 (en) Current rectifier device
KR870008384A (ko) 밀폐식 고주파수 표면장착 마이크로 일렉트로닉 팩키지
US4931906A (en) Hermetically sealed, surface mountable component and carrier for semiconductor devices
US6011302A (en) Semiconductor device with reduced amount of sealing resin
KR880001050A (ko) Ic용 패키지

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010118

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee