KR880008338A - 하나의 일-방향 장치만을 구비한 양방향 반도체장치 - Google Patents

하나의 일-방향 장치만을 구비한 양방향 반도체장치 Download PDF

Info

Publication number
KR880008338A
KR880008338A KR870014385A KR870014385A KR880008338A KR 880008338 A KR880008338 A KR 880008338A KR 870014385 A KR870014385 A KR 870014385A KR 870014385 A KR870014385 A KR 870014385A KR 880008338 A KR880008338 A KR 880008338A
Authority
KR
South Korea
Prior art keywords
port
internal
external control
ports
output
Prior art date
Application number
KR870014385A
Other languages
English (en)
Other versions
KR910000153B1 (en
Inventor
게이조 아오야마
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61298887A external-priority patent/JPS63152083A/ja
Priority claimed from JP61298895A external-priority patent/JPS63152084A/ja
Priority claimed from JP61300112A external-priority patent/JPS63153787A/ja
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880008338A publication Critical patent/KR880008338A/ko
Application granted granted Critical
Publication of KR910000153B1 publication Critical patent/KR910000153B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
    • G06F2205/067—Bidirectional FIFO, i.e. system allowing data transfer in two directions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

하나의 일-방향 장치만을 구비한 양방향 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (8)

  1. 내부입력 포트(1N)와 내부 출력 포트(OUT)를 구비한 단지 하나의 일-방향의 내부회로 제1 및 제2외부 입력/출력(I/O(A),I/O(B)) ; 및 상기 내부 입력 포트를 상기 제1 및 제2외부 입력/출력 포트중의 하나에 연결하고, 상기 내부 출력 포트를 모드신호(M)에 따라 상기 다른 포트에 연결하기 위한 스위칭 수단(SW)으로 구성되는 것을 특징으로 하는 양방향 반도체장치.
  2. 제1항에 있어서, 상기 일-방향 내부 회로는 다수의 내부 제어 포트(W,R, RST1)를 더 포함하며 상기 창치는 상기 내부 제어 포트에 연결 가능한 다수의 외부제어 포트(W/R(A),W/R(B),RST) ; 및 전원인가 또는 초기화세트후에 적어도 2개의 상기 외부제어 포트 사이에 오버랩의 존부에 따라 상기 스위칭 수단을 제어하기 위한 상기 모드신호(M)을 발생용으로 상기 외부제어 포트에 연결된 수단을 더 포함하며, 상기 스위칭 수단은 상기 모드신호에 따라 상기 외부제어 포트에 상기 내부 제어 포트를 더 연결시키는 것을 특징으로 하는 장치.
  3. 제2항에 있어서, 상기 모드신호 발생수단(SC)은 :그것의 신호 사이의 오버랩을 검출하기 위하여 상기 외부제어 포트의 제1 및 제2포트(RST,W/R(B)에 연결된 오버램 검출기(DET1) ; 그것의 폴 또는 상승을 검출하기 위하여 상기 외부제어 포트의 상기 제1포트에 연결된 변경 검출기(DET2) ; 및 상기 오버랩 검출기와 상기 변경 검출기에 연결되고, 상기 변경 검출기의 출력에 의해 리세트 되고 상기 오버랩 검출기의 출력에 의해 세트되어 상기 모드신호를 발생하는 플립플롭(FF)으로 구성되는 것을 특징으로 하는 장치.
  4. 제1항에 있어서, 상기 일방향 내부 회로는 다수의 내부제어 포트(W,R)를 더 구비하며, 상기 장치는 : 상기 내부제어 포트에 연결 가능한 다수의 외부 제어 포트(W/R,W/R(B) ; 및 전원의 인가 또는 초기화 세트 후에 적어도 2개의 상기 외부 계어 포트 사이의 시 스에 따라 상기 스위칭 수단을 제어하기 위한 상기 모드신호(M) 발생용으로 상기 외부제어 포트에 연결된 수단을 더 포함하며, 상기 스위칭 수단은 상기 모드신호에 릭라 상기 외부제어 포트에 상기 내부제어 포트를 더 연결하는 것을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 모드신호 발생수단(SC′)은 : 상기 제1포트의 신호가 변경된 후에 상기 제2포트의 신호변경을 검출하기 위해 상기 외부 제어포트의 제1 및 제2포트(RST,W/R(A))에 연결된 제1플립플롭(FF1) ; 상기 제1플립플롭의 출력에 따라 상기 제3포트의 신호를 고것을 통해 통과시키도록 상기 외부제어 포트의 제3포트와 상기 제1플립플롭에 연결된 게이트(G1) ; 및 상기 제1외부제어 포트와 상기 게이트의 출력에 연결되고, 상기 제1포트의 신호에 의해 리세트 되고 상기 게이트의 출력에 의해 세트되어 상기 모드신호를 발생하는 제2플립플롭(FF2)으로 구성되는 것을 특징으로 하는 장치.
  6. 제1항에 있어서, 상기 일방향 내부회로는 퍼스트-인 퍼스트-아웃 메모리(FIFO)를 포함하는 것을 특징으로 하는 장치.
  7. 제1항에 있어서, 상기 일-방향 내부회로는 라스트-인 퍼스트-아웃 메모리(LIFO)를 포함하는 것을 특징으로 하는 장치.
  8. 제1항에 있어서, 상기 일-방향 내부회로는 시프트 레지스터를 포함하는 것을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8714385A 1986-12-17 1987-12-17 Bidirectional semiconductor device having only one one-directional device KR910000153B1 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP61-298887 1986-12-17
JP61298887A JPS63152083A (ja) 1986-12-17 1986-12-17 双方向性半導体装置
JP61298895A JPS63152084A (ja) 1986-12-17 1986-12-17 双方向性半導体装置
JP61-298895 1986-12-17
JP61-300112 1986-12-18
JP61300112A JPS63153787A (ja) 1986-12-18 1986-12-18 双方向性半導体装置

Publications (2)

Publication Number Publication Date
KR880008338A true KR880008338A (ko) 1988-08-30
KR910000153B1 KR910000153B1 (en) 1991-01-21

Family

ID=27338257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8714385A KR910000153B1 (en) 1986-12-17 1987-12-17 Bidirectional semiconductor device having only one one-directional device

Country Status (4)

Country Link
US (1) US4825098A (ko)
EP (1) EP0272847B1 (ko)
KR (1) KR910000153B1 (ko)
DE (1) DE3750124D1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894558A (en) * 1988-10-11 1990-01-16 Nec Electronics Inc. Power saving input buffer for use with a gate array
US4906870A (en) * 1988-10-31 1990-03-06 Atmel Corporation Low power logic array device
US5235543A (en) * 1989-12-29 1993-08-10 Intel Corporation Dual port static memory with one cycle read-modify-write
US5384730A (en) * 1991-05-31 1995-01-24 Thunderbird Technologies, Inc. Coincident activation of pass transistors in a random access memory
JPH05151778A (ja) * 1991-06-05 1993-06-18 Mitsubishi Electric Corp スタテイツクランダムアクセスメモリおよびその制御方法
US5216295A (en) * 1991-08-30 1993-06-01 General Instrument Corp. Current mode logic circuits employing IGFETS
US5381528A (en) * 1992-10-15 1995-01-10 Maxtor Corporation Demand allocation of read/write buffer partitions favoring sequential read cache
KR0140179B1 (ko) * 1994-12-19 1998-07-15 김광호 불휘발성 반도체 메모리
JPH1073643A (ja) * 1996-09-02 1998-03-17 Mitsubishi Electric Corp 半導体装置試験治具
US6055597A (en) * 1997-10-30 2000-04-25 Micron Electronics, Inc. Bi-directional synchronizing buffer system
US6029253A (en) * 1997-10-30 2000-02-22 Micron Electronics, Inc. Method for synchronizing data with a bi-directional buffer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5247636A (en) * 1975-10-15 1977-04-15 Toshiba Corp Control method for transmitting information
US4344132A (en) * 1979-12-14 1982-08-10 International Business Machines Corporation Serial storage interface apparatus for coupling a serial storage mechanism to a data processor input/output bus
US4481623A (en) * 1982-11-23 1984-11-06 Burroughs Corporation Speed independent arbiter switch employing M-out-of-N codes
US4621201A (en) * 1984-03-30 1986-11-04 Trilogy Systems Corporation Integrated circuit redundancy and method for achieving high-yield production
JPS6188538A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
JPS61263313A (ja) * 1985-05-17 1986-11-21 Matsushita Electric Ind Co Ltd セレクタ付ラツチ回路
US4774422A (en) * 1987-05-01 1988-09-27 Digital Equipment Corporation High speed low pin count bus interface

Also Published As

Publication number Publication date
EP0272847B1 (en) 1994-06-22
KR910000153B1 (en) 1991-01-21
US4825098A (en) 1989-04-25
EP0272847A3 (en) 1990-03-28
EP0272847A2 (en) 1988-06-29
DE3750124D1 (de) 1994-07-28

Similar Documents

Publication Publication Date Title
KR880008338A (ko) 하나의 일-방향 장치만을 구비한 양방향 반도체장치
KR860002870A (ko) 집적회로 장치
KR910017734A (ko) 전자기기장치
KR850006802A (ko) 데이터 전송 장치
NO864202D0 (no) Romkoblingsinnretning for bredbaandede signaler.
KR870009382A (ko) 두 홀드루우프를 갖는 랫치회로
KR870002522A (ko) 데이터 처리장치
KR920017246A (ko) 반도체 집적 회로 장치
KR860008687A (ko) 지속기간-감지 디지탈 신호 게이트
KR920005487A (ko) 프로그래머블 로직 소자의 입력회로
KR870008462A (ko) 전화 제어장치
SU1587590A1 (ru) Сдвиговый регистр
KR900003764A (ko) 모뎀 및 타이프 라이터의 제어회로
SU1497733A2 (ru) Коммутатор
KR870009399A (ko) 반도체 장치
KR960028628A (ko) 공통선 신호장치의 속도정합장치
KR930010686A (ko) I/o디바이스의 액세스 타이밍 셋팅장치
KR870009293A (ko) 집적된 바운더리 셀인터페이스
KR880008156A (ko) 듀얼포트 메모리 제어회로
KR940003332A (ko) 고속 화상 전송 회로
KR900019391A (ko) 부호기의 단선 검출장치
KR920022109A (ko) 터미날 속도 자동 인식회로
KR920010463A (ko) 데이터 인터페이스 회로
KR970051190A (ko) 반도체 메모리 장치의 조절회로
KR910016150A (ko) 3-상태(tri-state)방지용 논리회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040109

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee