KR880005692A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR880005692A
KR880005692A KR870011873A KR870011873A KR880005692A KR 880005692 A KR880005692 A KR 880005692A KR 870011873 A KR870011873 A KR 870011873A KR 870011873 A KR870011873 A KR 870011873A KR 880005692 A KR880005692 A KR 880005692A
Authority
KR
South Korea
Prior art keywords
semiconductor body
type
region
dopant
depth
Prior art date
Application number
KR870011873A
Other languages
English (en)
Other versions
KR910001874B1 (ko
Inventor
계환오
프란시스 쉬브 스코트
Original Assignee
원본미기재
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 원본미기재
Publication of KR880005692A publication Critical patent/KR880005692A/ko
Application granted granted Critical
Publication of KR910001874B1 publication Critical patent/KR910001874B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체 몸체내로 제1도펀트를 주입시키는 도시도.
제2도는 반도체 몸체의 선택된 영역 마스킹 도시도.
제3도는 반도체 몸체의 마스크되지 않은 영역의 표면부분을 에칭하여 그곳으로 부터 제1도펀트를 제거하는 도시도.
* 도면의 주요부분에 대한 부호의 설명
12,14 : 게이트 전극 13,15 : 게이트 산화물
16,18 : 필드 산화물 영역 20 : 광저항 층
51,52,53,54 : 소스/드레인 영역

Claims (19)

  1. n 채널 전계 효과 트랜지스터와 p 채널 전계 효과 트랜지스터가 반도체 몸체에 형성된 반도체 장치제조방법에 있어서, 반도체 몸체의 표면 부분으로 제1도전형의 제1도펀트를 주입시키는 단계와, 상기 반도체 몸체의 제1영역을 위에 놓도록 마스킹 층(20)을 선택적으로 형성하는 단계와, 상기 반도체 몸체의 제2영역의 표면부분을 제거하여 상기 제2영역에 주입된 제1도펀트 양을 거의 감소시키는 단계를 구비하며, 상기 마스킹 층은 상기 제1영역의 표면부분의 제거를 방지하며, 상기 제2영역으로 상기 제1형과는 반대인 제2도전형의 제2도펀트를 주입시키는 단계를 구이하고, 마스킹 층은 상기 제1영역으로 상기 제2도펀트를 주입되는 것으로QNXJ 방지하며, 증가된 온도로 제1 및 제2영역을 가열하여 상기 반도체 몸체로 보다 깊게 상기 제1 및 제2도펀트를 확산시키는 단계를 구비하는 것을 특징으로 하는 반도체 장치 제조방법.
  2. 제1항에 있어서, 상기 단계를 가열하기 전에 상기 마스킹 층을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제1항에 있어서, 상기 확산은 접합 심도가 0.5 마이크로미터 이하인 도프된 영역을 발생시키는 것을 특징으로 하는 반도체 장치 제조방법.
  4. 제1항에 있어서, 상기 반도체는 실리콘인 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제4항에 있어서, 상기 제1도전형은 n형이고, 상기 제2도전형은 p형인 것을 특징으로 하는 반도체장치 제조방법
  6. 제1항에 있어서, 상기 주입은 이온 주입에 의해 이룩된 것을 특징으로 하는 반도체 장치 제조방법.
  7. 제1항에 있어서, 상기 제거는 에칭에 의해 이룩된 것을 특징으로 하는 반도체 장치 제조방법.
  8. 제7항에 있어서, 상기 에칭은 반응적인 이온 에칭인 것을 특징으로 하는 반도체 장치 제조방법.
  9. 제7항에 있어서, 상기 에칭은 액체의 화학적 에칭인 것을 특징하는 하는 반도체 장치 제조방법.
  10. 제1항에 있어서, 제거된 표면부분은 적어도 두께가 10 나노미터인 것을 특징으로 하는 반도체 장치 제조방법.
  11. 제1 항에 있어서, 제거된 포면 부분은 두께가 50 나노미터 이하인 것을 특징으로 하는 반도체 장치제조방법.
  12. 제1항에 있어서, 제1도펀트 주입은 상기 반도체 몸체내에 50 나노미터 이하의 심도로 이온을 주입함으로써 이룩되는 것을 특징으로 하는 반도체 장치 제조방법.
  13. 제1항에 있어서, 상기 제1영역의 벌크는 p형이고. 상기 제1도전형은 n형이고, 산기 제2영역의 벌크는 n형이고, 상기 제2도전형은 p형인 것을 특징으로 하는 반도체 장치 제조방법.
  14. 제1소스/드레인 영역과 재 2소스/드레인 영역은 각각 제1 및 제2영역의 표면부분으로 제1 및 2도펀트종을 주입함으로써 상기 몸체에 형성되고 넓은 표면 영역을 갖는 반도체 몸체에 있어서, 상기 제2소스/드레인 영역의 표면은 상기 제1소스/드레인 영역의 표면과 비교될 때 상기 반도체 몸체내에 리세스되며, 상기 리세스의 심도는 상기 제1영역으로 주입된 만큼의 상기 제1도펀트 종의 심도인 것을 특징으로 하는 반도체 몸체.
  15. 제14항에 있어서, 상기 몸체는 집적 회로를 구비하는 것을 특징으로 하는 반도체 몸체.
  16. 제14항에 있어서, 상기 주입은 이온 주입으로 이룩된 것을 특징으로 하는 반도체 몸체.
  17. 제14항에 있어서, 상기 제1도펀트 종은 n형 도펀트이고, 상기 제2도펀트 종은 p형 도펀트인 것을 특징으로 하는 반도체 몸체.
  18. 제14항에 있어서, 상기 리세스의 심도는 적어도 10 나노미터인 것을 특징으로 하는 반도체 몸체.
  19. 제14항에 있어서, 상기 리세트의 심도는 50 나노미터 이하인 것을 특징으로 하는 반도체 몸체.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870011873A 1986-10-27 1987-10-26 반도체 장치 제조방법 KR910001874B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92353186A 1986-10-27 1986-10-27
US923531 1986-10-27

Publications (2)

Publication Number Publication Date
KR880005692A true KR880005692A (ko) 1988-06-30
KR910001874B1 KR910001874B1 (ko) 1991-03-28

Family

ID=25448843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011873A KR910001874B1 (ko) 1986-10-27 1987-10-26 반도체 장치 제조방법

Country Status (3)

Country Link
EP (1) EP0266937A1 (ko)
JP (1) JPS63115362A (ko)
KR (1) KR910001874B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices

Also Published As

Publication number Publication date
EP0266937A1 (en) 1988-05-11
JPS63115362A (ja) 1988-05-19
KR910001874B1 (ko) 1991-03-28
JPH0313756B2 (ko) 1991-02-25

Similar Documents

Publication Publication Date Title
US4435895A (en) Process for forming complementary integrated circuit devices
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
US4135955A (en) Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation
KR870000763A (ko) 반도체 장치 및 그 제조방법
KR880002245A (ko) 공통 기판에 쌍극성 트랜지스터와 상보형 mos트랜지스터를 포함하는 집적회로 및 그 제조방법
KR970077534A (ko) 반도체 장치 및 그 제조 방법
KR970077166A (ko) 반도체 기판에 삼중웰을 형성하는 방법
KR890011116A (ko) 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법
KR920017242A (ko) 바이씨모스장치의 제조방법
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR880005692A (ko) 반도체 장치 제조방법
KR920009744B1 (ko) 전계산화물에 배열된 채널 정지부를 갖고 있는 고밀도 mosfet 및 그 제조방법
KR100278910B1 (ko) 반도체소자 및 그 제조방법
KR940006277A (ko) 반도체 장치
KR900001063B1 (ko) 반도체 장치의 소자분리방법
KR100265851B1 (ko) 반도체장치의전계효과트랜지스터제조방법
KR970008582A (ko) 반도체 장치의 제조방법
KR0130384B1 (ko) 고전압 cmos 트랜지스터 제조방법
KR100205348B1 (ko) 반도체소자의 제조방법
KR940010370A (ko) 반도체 장치의 제조 방법
JPS5580361A (en) Production of vertical junction gate type field effect transistor
KR890017819A (ko) 고속 및 고전압 반도체 소자와 제조방법
KR890016684A (ko) 바이씨모오스 반도체 장치의 제조방법
KR900001038A (ko) 모오스 트랜지스터의 제조방법
KR920013700A (ko) 소이 구조의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee