KR870006468A - 카운터를 이용한 sram 이중 엑세스 제어회로

Info

내용 없음.

카운터를 이용한 SRAM 이중 엑세스 제어회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 회로도.

제2도는 본 발명의 일실시예를 나타내는 회로도.

제3도는 본 발명의 일실시예에 따른 플로우 차트.

* 도면의 주요부분에 대한 부호의 설명

1 : 주컴퓨터 2 : 단말장치

4 : 제어부 3 : SRAM

5 : 디코더 6 : 랫치회로

7 : 카운터 BF₁-BF₂: 버퍼

FF₁: JK플립플롭 FF₂-FF₅: D플립플롭

HEN,TEN,EXEN,HW,TW는 제어부(4)의 제어신호

주컴퓨터(1)와 단말장치(2)사이에 SRAM(3)을 설치하고, 상기 주컴퓨터(1)와 단말장치(2)에서 상기 SRAM(3)을 억세스할때 데이터가 상호 충돌되지 않도록 억세스가 순차적으로 이루어지게 제어하는 제어부(4)를 구비하여 구성된 SRAM(3)억세스 제어회로에 있어서, 상기 주컴퓨터(1)의 입출력포트(EXA₀-EXA₂)및 입출력선택신호(EXIO)에다 디코더(5)를 연결하고, 디코더(5)의 출력단(Q₀-Q₄)에는 상기 제어부(4)와 랫치회로(6)및 카운터(7)를 각각 연결하며, 랫치회로(6)의 입력단(D₀)(D₁)과 출력단(Q₀)(Q₁)에는 주컴퓨터(1)의 데이터선(D₀)(D₁)과 카운터(7)의 입력단(R/C)(U/D)을 각각 연결하고, 카운터(7)에는 주컴퓨터(1)의 데이터선(D₀-D₇)과 제어부(4)의 출력단(EXEN)및 상기 SRAM(3)의 어드레스선(A₀-A₁₅)을 각각 연결하여서, 주컴퓨터(1)의 적은 입출력 포트와 데이터선을 이용하여 카운터(7)에 초기 어드레스를 셋팅시키고, 카운터(7)에 의해 생성된 어드레스로 SRAM(3)을 억세스하도록 된 것을 특징으로 하는 카운터를 이용한 SRAM이중 억세스 제어회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.