KR870006466A - 컴퓨터용의 프로그램 지정 가능한 입력/출력 어드레스 제공회로 - Google Patents

컴퓨터용의 프로그램 지정 가능한 입력/출력 어드레스 제공회로 Download PDF

Info

Publication number
KR870006466A
KR870006466A KR1019850009426A KR850009426A KR870006466A KR 870006466 A KR870006466 A KR 870006466A KR 1019850009426 A KR1019850009426 A KR 1019850009426A KR 850009426 A KR850009426 A KR 850009426A KR 870006466 A KR870006466 A KR 870006466A
Authority
KR
South Korea
Prior art keywords
data
input
control signal
output
rom
Prior art date
Application number
KR1019850009426A
Other languages
English (en)
Inventor
스튜어트 록케 제임스
Original Assignee
존이. 모울
노오던 텔레콤 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존이. 모울, 노오던 텔레콤 리미티드 filed Critical 존이. 모울
Publication of KR870006466A publication Critical patent/KR870006466A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Memory System (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

내용 없음.

Description

컴퓨터용의 프로그램 지정 가능한 입력/출력 어드레스 제공회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 컴퓨터에 접속되는 주변 입력/출력 장치를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 주변 I/O장치 11 : 범용 마이크로컴퓨터
12 : 마이크로프로세서 13 : 20-비트 어드레스 버스
14 : 8-비트 데이타 버스 15 : 메모리 기입 스트로브
16 : 메모리 해독 스트로브 17 : 등속 호출 메모리(RAM)
20,21 : AND게이트 22 : D-형 플립-플롭
23 : I/O어드레스 레지스터 24 : 스위치
25 : I/O정합 검출기 26,33 : I/O장치
27,28 : 기입 스트로브 30 : 종래의 주변 I/O장치
32 : 프리셋트 I/O어드레스 정합 검출기

Claims (2)

  1. 컴퓨터가 제1셋트의 어드레스[00000-9FFFF(H)]에 응답하는 RAM(17), 비-중첩 제2셋트의 어드레스[F0000-FFFFF(H)]에 응답하는 ROM(18), 및 메모리 해독제어 신호를 ROM(18)에 인가시킬 때 이 ROM으로부터 데이타를 해독하도록 ROM(18)을 선택적으로 어드레스하고 메모리 해독(16) 또는 메모리 기입(15) 제어 신호를 RAM(17)에 각각 인가시킬 때 이 RAM으로부터 데이타를 해독하거나 이 RAM에 데이타를 기입하도록 RAM(17)을 선택적으로 어드레스하기 위한 마이크로프로세서(12)로 구성된 컴퓨터에 있어서, 제2셋트의 어드레스들 중 선택된 어드레스[FFF8E(H)]를 검출하기 위한 장치(20), 메모리 기입 제어 신호를 검출하기 위한 장치(20), 메모리 기입 제어 신호를 검출하기 위한 장치(21), 및 마이크로프로세서로부터 데이타(14)를 수신하기 위해 검출 장치(20)에 의해 선택된 한 어드레스[FFF8E(H)]와 메모리 기입제 어 신호의 동시 검출에 응답하는 격납 장치(23)을 특징으로 하는 컴퓨터용 주변 입력/출력 장치.
  2. 제1항에 있어서, 격납 장치(23)에 의해 수신된 데이타가 입력/출력 장치의 최소한 입력/출력 연산 어드레스 부분을 나타내고, 장치(26)이 입력/출력 해독(27) 또는 기입(28)제어 신호를 각각 인가시킬 때 주변 장치(10)으로부터 데이타를 해독하고 이 주변 장치(10)에 데이타를 기입하기 위해 마이크로 프로세서(12)로부터 전송된 입력/출력 어드레스[000-3FF(H)]와 격납 장치(23)내의 데이타(10개의 최상위 비트들 중 8개) 사이에서 검출된 정합 상태에 응답하는 것을 특징으로 하는 주변 입력/출력 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850009426A 1985-01-03 1985-12-16 컴퓨터용의 프로그램 지정 가능한 입력/출력 어드레스 제공회로 KR870006466A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/688,548 US4675813A (en) 1985-01-03 1985-01-03 Program assignable I/O addresses for a computer
US688,548 1985-01-03

Publications (1)

Publication Number Publication Date
KR870006466A true KR870006466A (ko) 1987-07-11

Family

ID=24764853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850009426A KR870006466A (ko) 1985-01-03 1985-12-16 컴퓨터용의 프로그램 지정 가능한 입력/출력 어드레스 제공회로

Country Status (6)

Country Link
US (1) US4675813A (ko)
EP (1) EP0187453B1 (ko)
JP (1) JPS61163457A (ko)
KR (1) KR870006466A (ko)
CA (1) CA1217873A (ko)
DE (1) DE3573849D1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910655A (en) * 1985-08-14 1990-03-20 Apple Computer, Inc. Apparatus for transferring signals and data under the control of a host computer
US4918598A (en) * 1985-08-14 1990-04-17 Apple Computer, Inc. Method for selectively activating and deactivating devices having same first address and different extended addresses
US4875158A (en) * 1985-08-14 1989-10-17 Apple Computer, Inc. Method for requesting service by a device which generates a service request signal successively until it is serviced
US4912627A (en) * 1985-08-14 1990-03-27 Apple Computer, Inc. Method for storing a second number as a command address of a first peripheral device and a third number as a command address of a second peripheral device
JP2644554B2 (ja) * 1988-11-15 1997-08-25 株式会社日立製作所 情報処理システム
US5093776A (en) * 1989-06-15 1992-03-03 Wang Laboratories, Inc. Information processing system emulation apparatus and method
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5274771A (en) * 1991-04-30 1993-12-28 Hewlett-Packard Company System for configuring an input/output board in a computer
US5367640A (en) * 1991-04-30 1994-11-22 Hewlett-Packard Company System for configuring an input/output board in a computer
CA2092486C (en) * 1992-05-11 1999-05-11 Vincent Ferri Automatic slot identification and address decoding system
US5561813A (en) * 1993-08-27 1996-10-01 Advanced System Products, Inc. Circuit for resolving I/O port address conflicts
US5590374A (en) * 1993-09-10 1996-12-31 Fujitsu Limited Method and apparatus for employing a dummy read command to automatically assign a unique memory address to an interface card
US5522086A (en) * 1993-10-29 1996-05-28 Sierra Semiconductor Canada, Inc. Software configurable ISA bus card interface with security access read and write sequence to upper data bits at addresses used by a game device
US5634075A (en) * 1995-01-11 1997-05-27 Cirrus Logic, Inc. Backward compatibility for plug and play systems
US5781796A (en) * 1995-06-06 1998-07-14 Lg Semicon Co., Ltd. System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device
US5664221A (en) * 1995-11-14 1997-09-02 Digital Equipment Corporation System for reconfiguring addresses of SCSI devices via a device address bus independent of the SCSI bus
US6131127A (en) * 1997-09-24 2000-10-10 Intel Corporation I/O transactions on a low pin count bus
US6157970A (en) * 1997-09-24 2000-12-05 Intel Corporation Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number
US6119189A (en) * 1997-09-24 2000-09-12 Intel Corporation Bus master transactions on a low pin count bus
US5991841A (en) * 1997-09-24 1999-11-23 Intel Corporation Memory transactions on a low pin count bus
FI19991735A (fi) * 1999-08-16 2001-02-17 Nokia Networks Oy Menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi
SG11202004378VA (en) * 2017-11-17 2020-06-29 Mitsubishi Heavy Industries Machinery Systems Ltd Information processing system and information processing method to be executed by information processing system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025903A (en) * 1973-09-10 1977-05-24 Computer Automation, Inc. Automatic modular memory address allocation system
US4026555A (en) * 1975-03-12 1977-05-31 Alpex Computer Corporation Television display control apparatus
AT355354B (de) * 1978-08-29 1980-02-25 Schrack Elektrizitaets Ag E Schaltungsanordnung mit einer zentraleinheit, an die mehrere peripheriegeraete angeschlossen sind
US4307447A (en) * 1979-06-19 1981-12-22 Gould Inc. Programmable controller
US4373181A (en) * 1980-07-30 1983-02-08 Chisholm Douglas R Dynamic device address assignment mechanism for a data processing system
US4475176A (en) * 1981-08-06 1984-10-02 Tokyo Shibaura Denki Kabushiki Kaisha Memory control system

Also Published As

Publication number Publication date
CA1217873A (en) 1987-02-10
US4675813A (en) 1987-06-23
EP0187453B1 (en) 1989-10-18
DE3573849D1 (en) 1989-11-23
EP0187453A2 (en) 1986-07-16
JPS61163457A (ja) 1986-07-24
EP0187453A3 (en) 1987-09-30

Similar Documents

Publication Publication Date Title
KR870006466A (ko) 컴퓨터용의 프로그램 지정 가능한 입력/출력 어드레스 제공회로
KR870000705A (ko) 반도체 기억 장치
KR860006743A (ko) 데이타 처리 시스템
KR880009319A (ko) 정보 기록 및 판독이 가능한 휴대용 카드
KR880003244A (ko) 데이타 전송의 재시행을 실행하는 마이크로 프로세서
KR880003252A (ko) 마이크로 프로세서
KR900005795A (ko) 화상독해장치
KR880006584A (ko) 차량용 제어장치
KR860003551A (ko) 기 억 회 로
KR950003989A (ko) 마이크로컴퓨터
KR900013621A (ko) 반도체장치
KR880000859A (ko) 마이크로 프로세서
KR870001524A (ko) 마이크로 컴퓨우터를 사용하는 데이터처리 시스템
KR870009290A (ko) 마이크로 컴퓨터
JPS648580A (en) Memory device for electronic equipment
KR880008237A (ko) 디지탈 신호의 시간축 보정장치
KR890008823A (ko) 직렬 메모리 장치
KR900016861A (ko) 프롬(Programmable ROM) 내장 마이크로 컴퓨터
KR950034262A (ko) 저 전력 소비 반도체 메모리 장치
JPS6432359A (en) Memory device
KR930008866A (ko) 반도체 기억 장치
KR920018755A (ko) 반도체 기억장치
JPS57206988A (en) Data processor
KR920022309A (ko) 비디오 ramdacs의 이중 센스 증폭기 구조체
JPS57117195A (en) Computer device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid