KR860003551Y1 - 전자식 메모리 타자기의 사용 메모리 인식장치 - Google Patents

전자식 메모리 타자기의 사용 메모리 인식장치 Download PDF

Info

Publication number
KR860003551Y1
KR860003551Y1 KR2019840014743U KR840014743U KR860003551Y1 KR 860003551 Y1 KR860003551 Y1 KR 860003551Y1 KR 2019840014743 U KR2019840014743 U KR 2019840014743U KR 840014743 U KR840014743 U KR 840014743U KR 860003551 Y1 KR860003551 Y1 KR 860003551Y1
Authority
KR
South Korea
Prior art keywords
memory
output
led
data storage
encoder
Prior art date
Application number
KR2019840014743U
Other languages
English (en)
Other versions
KR860008533U (ko
Inventor
박동철
Original Assignee
주식회사긍성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사긍성사, 허신구 filed Critical 주식회사긍성사
Priority to KR2019840014743U priority Critical patent/KR860003551Y1/ko
Publication of KR860008533U publication Critical patent/KR860008533U/ko
Application granted granted Critical
Publication of KR860003551Y1 publication Critical patent/KR860003551Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/325—Display of status information by lamps or LED's
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
    • G09G3/14—Semiconductor devices, e.g. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

전자식 메모리 타자기의 사용 메모리 인식장치
제 1 도는 본 고안 사용 메모리 인식장치의 블록도.
제 2 도는 본 고안 사용 메모리 인식장치의 일 실시예를 보인 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙 연산 처리장치 2 : 데이타 저장용 메모리 제
3 : 엔코더 4 : 제어장치
5 : 표시장치 I0-I7: 인버터
AND0-AND6: 앤드 게이트 LED0-LED7: 발광 다이오드
R0-R7: 저항
본 고안은 전자식 메모리 타자기에 있어서, 데이타 저장용 메모리의 메모리 상태를 표시하여 사용자가 데이타 저장용 메모리의 사용상태를 인식할 수 있게 한 전자식 메모리 타자기의 사용 메모리 인식장치에 관한 것이다.
종래의 전자식 메모리 타자기에 있어서는 데이타 저장용 메모리의 메모리 상태를 표시하여 주는 장치가 없어서 사용자가 데이타 저장용 메모리의 어느 정도를 사용했는지 판별할 수 없는 결점이 있었다.
본 고안은 종래의 이러한 결함을 감안하여, 중앙 연산 처리 장치의 제어로 데이터 저장용 메모리의 어드레스를 지정하여 그 어드레스에 데이타를 메모리시킬 때, 상기 어드레스 신호를 엔코딩하고, 그 엔코딩 신호로 표시장치를 구동시켜 데이타 저장용 메모리의 사용상태를 표시하게 안출한 것으로서, 이를 첨부된 도면에 의하여 보다 상세히 설명하면 다음과 같다.
제 1 도는 본 고안 사용 메모리 인식장치의 블록도로서 이에 도시한 바와 같이, 중앙 연산 처리장치(1)의 제어로 데이타 저장용 메모리(2)의 어드레스를 지정하여 그 어드레스에 데이타를 메모리시키는 전자식 메모리 타자기에 있어서, 상기 어드레스 신호를 엔코더(3)로 엔코딩하고, 그 엔코딩 신호가 제어장치(4)를 통해 표시장치(5)를 점등시키게 구성한 것이다.
제 2 도는 본 고안 사용 메모리 인식장치의 일 실시예를 보면 상세 회로도로서 이에 도시한 바와 같이 중앙 연산 처리 장치(1)의 출력비트(B5-B7)를 데이타 저장용 메모리(2)의 입력 비트에 각각 접속함과 아울러 상위 출력비트(B5-B7)를 엔코더(3)의 입력단자(X0-X2)에 각각 접속하고, 엔코더(3)의 출력단자(Y0-Y7)에 접속되는 인버터(I0-I7)의 출력단자는 앤드 게이트(AND0)의 입력단자에 각각 접속함과 아울러, 앤드 게이트(AND1)의 입력단자에는 인버터(I1-I7)의 출력단자를 각각 접속하고, 앤드 게이트(AND2)의 입력단자에는 인버터(I2-I7)의 출력단자를 각각 접속하며, 앤드 게이트(AND3)의 입력단자에는 인버터(I3-I7)의 출력단자를 각각 접속하며, 앤드 게이트(AND4)의 입력단자에는 인버터(I4-I7)의 출력단자를 각각 접속하며, 앤드 게이트(AND5)의 입력단자에는 인버터(I5-I7)의 출력단자를 각각 접속하며, 앤드 게이트(AND6)의 입력단자에는 인버터(I6-I7)의 출력단자를 각각 접속하여, 앤드 게이트(AND0-AND7)의 출력단자 및 인버터(I7)의 출력단자를 전원(Vcc)에 직렬로 접속되는 저항(R0-R7) 및 발광 다이오드(LED0-LED7)에 각각 접속하여 구성한 것으로, 도면중 미설명 부호 A-H는 데이타 저장용 메모리(2)의 메모리 구역을 크게 8개로 나누어 도시한 것이다.
이와 같이 구성되는 본 고안의 작용효과를 상세히 설명하면 다음과 같다. 중앙 연산 처리장치(1)의 제어에 의해 데이타 저장용 메모리(2)의 구역(A)에 데이타를 메모리시킬 때 중앙 연산 처리 장치(1)의 출력단자(B0-B7)에는 모두 저전위가 출력되어 엔코더(3)의 입력 단자(X0-X2)에 각각 입력되므로, 엔코더(3)는 그의 출력단자(Y0)에만 고전위가 출력되고, 그 고전위는 인버터(I0)를 통해 저전위로 반전되어 앤드 게이트(AND0)의 입력단자에 입력되므로, 앤드 게이트(AND0)의 출력 단자에는 저전위가 출력되고, 이에 따라 전원(Vcc)이 저항(R0) 및 발광 다이오드(LED0)를 통하여 앤드 게이트(AND0)의 출력단자로 흐르게 되므로 발광 다이오드(LED0)가 점등되어 데이타 저장용 메모리(3)의 구역(A)에 데이타가 저장됨을 알리게 된다.
이와 같이 데이타 저장용 메모리(2)의 구역(A)에 데이타를 메모리시켜 엔코더(3)의 입력단자(X0-X2)에 모두 저전위가 입력되고, 엔코더(3)의 출력단자(Y0)에는 고저위가 출력되어 발광 다이오드(LED0)가 점등된 상태에서 데이타 저장용 메모리(2)의 구역(A)에 데이타가 완전히 저장되고, 구역(B)에 메모리되기 시작하면, 중앙 연산 처리장치(1)의 출력단자(B5)에는 고전위가 출력되어 엔코더(3)의 입력단자(X0)에 입력되고 출력단자(B6, B7)에는 저전위가 출력되어 입력단자(X1, X2)에 각각 입력되므로, 엔코더(3)는 그의 출력단자(Y1)에만 고전위가 출력되고, 그 고전위는 인버터(I1)를 통해 저전위로 반전되어 앤드 게이트(AND0, AND1)의 입력단자에 입력되므로, 상기에서와 같이 앤드 게이트(AND0, AND1)의 출력단자에는 저전위가 출력되어 발광 다이오드(LED0, LED1)가 점등된다.
그리고, 데이타 저장용 메모리(2)의 구역(C-H)에 순차적으로 데이타가 메모리되면, 상기에서와 같이 엔코더(3)의 입력단자(X0-X2)에는 그에 따른 전위가 입력되어 그의 출력단자(Y2-Y7)에 고전위가 출력되고, 이에 따라 앤드 게이트(AND2-AND6) 및 인버터(I7)의 출력단자에 순차적으로 저전위가 출력되어 발광 다이오드(LED2-LED7)가 순차적으로 점등하게 되므로, 데이타 저장용 메모리(2)에 어느 정도 데이타가 메모리되었는 지를 표시하게 된다.
이상에서 설명한 바와 같이 본 고안은 데이타 저장용 메모리(2)에 데이타가 어느 정도 메모리 되었는지를 손쉽게 판별할 수 있으므로, 사용자가 데이타 저장용 메모리(2)의 용량 이상의 데이타를 메모리시켜 발생되는 전자식 메모리 타자기가 오동작을 방지할 수 있게 된다.

Claims (1)

  1. 중앙 연산 처리장치(1)의 제어로 데이타 저장용 메모리(2)의 어드레스를 제어하여 데이타를 저장하는 전자식 메모리 타자기에 있어서, 중앙 연산 처리장치(1)의 상위 출력비트(B5-B7)를 엔코더(3)의 입력단자(X0-X2)에 각각 접속하고, 그의 출력단자(Y0-Y7)는 인버터(I0-I7)및 앤드 게이트(AND0-AND6)로 구성되는 제어장치(4)를 통해 저항(R0-R7) 및 발광 다이오드(LED-LED7)로 구성되는 표시장치(5)에 접속하여 구성함을 특징으로 하는 전자식 메모리 타자기의 사용 메모리 인식장치.
KR2019840014743U 1984-12-31 1984-12-31 전자식 메모리 타자기의 사용 메모리 인식장치 KR860003551Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019840014743U KR860003551Y1 (ko) 1984-12-31 1984-12-31 전자식 메모리 타자기의 사용 메모리 인식장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019840014743U KR860003551Y1 (ko) 1984-12-31 1984-12-31 전자식 메모리 타자기의 사용 메모리 인식장치

Publications (2)

Publication Number Publication Date
KR860008533U KR860008533U (ko) 1986-07-28
KR860003551Y1 true KR860003551Y1 (ko) 1986-12-11

Family

ID=70163368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019840014743U KR860003551Y1 (ko) 1984-12-31 1984-12-31 전자식 메모리 타자기의 사용 메모리 인식장치

Country Status (1)

Country Link
KR (1) KR860003551Y1 (ko)

Also Published As

Publication number Publication date
KR860008533U (ko) 1986-07-28

Similar Documents

Publication Publication Date Title
KR890004486A (ko) 버퍼회로
KR900008518Y1 (ko) 텍스트 모드 색상 선택 장치
KR880000965A (ko) 반도체 기억장치
KR920010455A (ko) 외부부하를 구동하는 출력반도체 소자와 마이크로 프로세서 유닛을 갖는 반도체 집적회로
KR890007295A (ko) 파워다운 모드를 갖는 반도체 집적회로 장치
US4092640A (en) Key input means having a switching element made of a light emitting diode
KR880008336A (ko) 반도체 집적회로 장치
KR860003551Y1 (ko) 전자식 메모리 타자기의 사용 메모리 인식장치
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치
KR900003901A (ko) 프로그램 가능한 반도체 메모리 회로
KR880011795A (ko) 반도체 메모리장치
KR860001322B1 (ko) 비손실 메모리 시스템
KR930017037A (ko) 비휘발성 반도체 기억장치
KR900002193A (ko) 마이크로 프로세서
KR830008223A (ko) 수치 제어장치에 있어서의 키이정보 입력장치
ATE29634T1 (de) Schaltungsanordnung zur potentialfreien erfassung von binaeren elektrischen signalen.
KR950020310A (ko) 종합회로카드
KR920009033A (ko) 제어 전압이 증가함에 따라 출력이 감소하는 구분(區分)적 전류원
SU585544A1 (ru) Формирователь адресных токов
KR940001614Y1 (ko) 맵 보드용 발광다이오드의 플리커링 회로
KR950006900Y1 (ko) 정전압 회로를 이용한 발광다이오우드 구동회로
KR940008120Y1 (ko) 디스플레이용 메모리 제어회로
KR910002969Y1 (ko) 타이머의 기억시간 출력회로
SU1171849A1 (ru) Запоминающее устройство
JPS5672745A (en) Priority circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19940629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee