KR860001322B1 - 비손실 메모리 시스템 - Google Patents
비손실 메모리 시스템 Download PDFInfo
- Publication number
- KR860001322B1 KR860001322B1 KR1019810001734A KR810001734A KR860001322B1 KR 860001322 B1 KR860001322 B1 KR 860001322B1 KR 1019810001734 A KR1019810001734 A KR 1019810001734A KR 810001734 A KR810001734 A KR 810001734A KR 860001322 B1 KR860001322 B1 KR 860001322B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- decoder
- transistors
- power
- memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Abstract
내용 없음.
Description
제1도는 본 발명의 완전한 시스템의 블럭다이아그램.
제2도는 제1도의 디코더 회로망의 회로도.
제3도는 두개의 워드셀과 이와 관련된 버퍼에 대한 회로도.
제4도는 제2도 및 제3도에서 취한 상세도.
본 발명은 반도체 메모리장치 분야에 관한 것으로, 특히 최소의 선택라인을 필요로 하는 반면 엑세스(access)되었을 때만 전력이 사용되는 메모리 시스템에 관한 것이다.
물론, 반도체 메모리들은 본 분야에서 공지되어, 상업적으로 널리 사용되고 있다. 일반적으로, 메모리들은 입력 디코딩 회로망과, 메모리 배열과, 메모리의 특정부분을 선택하여 그 부분내의 정보가 한개 이상의 배엘 출력에서 유용하게 되도록 하는 기능을 갖는 디코더로 이루어져 있다. 최소전력을 사용하는 장치를 설계하기 위한 요구는 메모리 소자가 엑세스 되지 않은 경우에는 전력을 소비하지 않는 메모리 소자들의 개발을 촉진 시켰다. 그러나, 디코더 전력 지연에 관련된 설계문제 때문에, 입력 선택신호에 즉각적인 응답을 하는 유지시키면서 입력 디코딩과 최소 전력 손실을 결합시킨다는 것이 불가능하였다.
그러므로, 본 발명의 목적은 최소의 선택라인을 필요로 하는 반면, 작동시에 최소의 전력 즉, 엑세스 되지 않는 경우에는 실제적으로 제로의 전력을 사용하는 저전력 또는 배터리 구동장치용 메모리 배열을 제공하는 것이며, 필드(field)프로그램 가능한 배열을 제공하는 것이다.
명백해질 이들 목적 및 다른 목적들이 간단한 디코더 회로망을 사용하므로써, 엑세스에 필요한 선택라인의 수를 최소화시키고, 전력은 선택된 신호에 의하여 공급되는 본 발명에 제공된다. 여기에서, 디코더는 디코더에 의해 엑세스 되지 않은 경우에는 전력을 필요로 하지 않는 메모리 배열에 결합된다.
이하, 첨부된 도면을 참조하면서 본 발명을 더욱 상세히 설명할 것이다.
제1도의 양호한 실시예에서, 본 발명의 워드당 5비트를 갖는 8워드 메모리로서 도시되어 있다. 4개의 입력 A1내지 A4는 디코더 회로망(10)에 결합되는데 상기 디코더 회로망(10)은 8워드 엑세스 출력단자 B1내지 B8과 함께 8개의 디코딩셀을 포함하여, 상기 출력단자는 8개의 버퍼/구동기를 포함하는 블럭(14)에 결합되어 있다. 블럭(14)의 8개의 출력은 메모리셀인 8×5배열(16)에 접속된다. 배열(16)의 5개의 출력은 C1내지 C5로 표시된다. "전력/선택" 입력 A1내지 A4에서의 코드가 주어진 워드가 메모리 배열(16)로부터 해독됨을 표시할때, 충분한 전력이 "전력/선택"입력에서 유출되어 디코딩이 필요한 디코더의 부분을 활성화시켜, 그룹 B1내지 B8중의 적절한 워드 엑세스 단자가 구동된다. 공지된 바와같이, 배열출력 C1내지 C5에서 주어진 워드에 대응하는 5개의 비트가 출력될 것이다.
제2도는 디코더 회로망(10)의 실시예에 대한 개요도이다. 제1도에서와 같이, 회로망은 4개의 입력과 8개의 출력을 가지므로써, 단지 4선택라인만을 사용하여 8개의 기억된 워드중의 하나를 선택한다. 상기 설명에 의해 워드가 워드당 비트의 수가 상기 실시예와 같이 제한되는 것은 아님은 명백하다.
디코딩 회로망(10)은 두가지 목적을 제공하는데, 즉, 칩(chip)을 전력구동하고, 8워드중 하나를 선택하는 것이다. 회로망은 8쌍의 트랜지스터 Q1내지 Q16으로 이루어지며, 두개의 세트인 1×4 디코더로 분할된다. 트랜지스터 쌍은 도시된 바와같이, PNP 및 NPN트랜지스터의 4가지 가능조합으로 구성되어 있으며, 동작은 아래에서 상세히 설명할 것이다. 저항들은 동일값을 갖는 것으로, 트래지스터 R1내지 R8의 그룹으로서 표시된다. 각 세르의 디코더는 각 "전력/선태"입력단자 A1또는 A2에 의하여 전력 구동되며, 입력단자가 구동되지 않은 경우 디코더는 전력을 필요로 하지 않는다. 단자 A1, A2중의 단지 하나가 임의의 시간에서 구동될 것이다. A1또는 A2가 모두 구동되지 않았다면, 전력이 손실되지 않는다. 각 트랜지스터쌍 (Q1내지 Q16)은 "선택"입력라인 A3및 A4에 결합되어, 이들 입력들상의 신호를 디코딩한다. 배열(10)의 출력 B1내지 B8은 아래에 주어진 진리표에 따른다. 예를들면, A1=1, A2=0, A3=1 및 A4=0인 경우에, 단지 하나의 출력단자 B3만이 높아져서, 메모리 블럭(16)내의 워드 3이 선택되었음을 표시한다. 그러나 이러한 진리표는 제2도에서 도시된 배열(10)의 특정 실시예에 적용되며, 본 발명을 상기 실시예에 제한하는 것은 아니다.
[진리표]
디코딩 기능에 대한 더이상의 설명은 제4도와 관련하여 설명하겠다.
제3도는 두개의 워드/워드(3 및) 4) 메모리 셀(점선 20 이하)과 두개의 연관 버퍼/구동기(라인 20 이상)를 도시한다. R9및 R10을 갖는 트랜지스터 Q17, Q18은 하나의 버퍼/구동기를 구성하며, R11, R12를 갖는 트랜지스터 Q19, Q20은 다른 버퍼/구동기를 구성하는 반면, 트린지스터 Q21내지Q25와 저항 R13은 메모리셀의 2/1에 대한 소자, 트랜지스터 Q26내지 Q30및 저항 R14는 다른 절반을 구성하며, 저항 R15는 상기 두개 절반샐들에 접속된다. 입력 B3이 구동될때, 각 출력 C1내지 C5는 트랜지스터들 Q26내지 Q30의 각 콜렉터회로가 개방되거나 폐쇄됨에 따라서, 공급전압 크리고 상승되거나 접지전압 크리로 하강된다. 퓨즈 F1내지 F10, PROM의 필드 프로그램 가능 퓨즈를 나타내거나 또는 제조 공정동안개방 또는 폐쇄되도록 구성된 접적회로 ROM의 콜렉터 접속을 나타낸다. RAM과 같이 반영구적인 메모리를 갖는 시스템을 이용하는 것이 본 발명의 영역내에 포함된다. 공지된 바와같이, 출력 C1내지 C5상의 1.0의 패턴은 5비티의 2진 "워드"를 나타내며, 어떤 원하는 방식으로 사용될 수 있다. 예를들자면, 전 장치는 포켓페이지 장치의 "코드 플러그"로서 이용될 수 있으며, 여기에 제한되는 것은 아니다.
만약 배열(16)이 PROM이 아니라면, 버퍼/구동기(14)는 삭제되거나 교체된다. 즉, 프로그램을 위한 전류가 제공될 필요가 없기 때문에 간단한 다이오드 회로로서 교체된다.
제4도는 제2도 및 3도의 버퍼구동기(14)와 디코더(10)의 각 부분을 포함한다. 트랜지스터 Q19및 Q20은 트랜지스터 Q26내지 Q30(제3도)의 베이스 구동전류에 제공하는 고전류이득버퍼를 형성한다. Q19의 베이스가 B3상의 전압(저항 R2을 통함)에 의하여 작동임계 이하로 구동된 경우, 트랜지스터 Q19와 Q20은 오프된다. 단지 누설, 류만이 트랜지스터 Q19와 Q20의 콜렉터 회로내에 흐를 수 있기 때문에 트랜지스터 Q26내지 Q30은 구동되지 않는다. 이러한 버퍼 선택라인(B3)은 디코어(10)의 트랜지스터 Q5및 Q6의 쌍에 특히, Q5의 에미터 및 Q6의 콜렉터에 접속된다. Q5의 베이스는 저항 R5를 통하여 입력 A3에 접속되고, Q6의 베이스는 저항 R4및 R8을 통하여 입력 A4에 접속된다. 일실시예에서 R1은 50K, R4는 5K, R5는 5K 그리고 R8은 50K의 갖을 갖는다. Q5의 콜렉터와 Q6의 에미터는 접지된다. 그러므로 Q5내지 Q6조합은 A3으로부터 반전된 신호를 갖는 논리 NOR을 형성한다. 만약 Q5및 Q6중의 하나만이 도통된다면, Q19의 베이스에는 어떠한 전류도 흐르지 않게 되어, 라인 Bε는 구동되지 않게되고, 따라서 워드 3은 선택되지 않는다. 만약 A1이 접지원위나 그 근방에 존재할때, 디코더는 원리적으로는 전력을 사용하지 않는다.
제2도를 다시 참조하면, 회로망(10)내의 한 세트의 디코더내의 각 쌍의 트랜지스터는 PNP 및 NPN트랜지스터들의 차동조합이다. 각 쌍의 트랜지스터는 필요한 두개 입력신호의 4가지 조합을 달성하도록 적당한 입력 반전을 하는 논리 NOR기능을 수행한다. 트랜지스터가 기판형이므로 트랜지스터 형태의 조합은 반도체 장치의 제조상에 문제점을 야기하지 않는다.
정상 작동에서, 통상적으로 이러한 시스템은 3V의 전원을 요하며, 메모리가 어드레스될 때에만 500μA(정격 전류)를 사용하고 그리고 대기 모드시에는 10μA 이하의 적은 전류가 사용된다. 그러므로, 매우 짧은 엑세스 펄스동안을 제외하고 거의 어떠한 전력을 필요로 하진 않는 시스템의 소자들에 의하여 축전지 소모가 상당히 제거된다. 만약 메모리셀이 필드프로그램 가능하다면, 적당한 전압과 전류가 프로그램용으로 제공되어야만 한다. 이들은 50×10_3초 이하의 주기동안 10볼트, 50밀리암페어가 될 것이다. 비록 작기는 하지만 이러한 전력은 분리된 프로그램 공급원에 의하여 PROM에 공급된다.
디코더/버퍼조합은 저전압 전류 입력장치내의 PROM을 프로그램 되도록 허용하는데, 예를들어 워드 3을 해독하는 경우, Q19는 도통되며 Q20은 도통되지 않아서 최소 전류를 필요로 하기 때문이다. 워드 3을 프로그램하는 경우, Q19와 Q20이 도통되어 B3에서 공급되는 충분한 전류는 퓨즈그룹 F6내지 F10내의 적절한 퓨즈를 끊어지게 한다.
그러므로, 최소전류 및 저전압에서 작동하는 최소 선택라인들을 필요로 하는 메모리셀들의 배열이 설명되었다. 본 발명의 여러가지 장치들이 가능하며 본 발명의 범위를 벗어나지 않고 상기 장치가 변형될 수 있다.
Claims (1)
- 선택적으로 입력신호를 공급하기 위한 다수의 입력단자(A1, A2, A3, A4)와, 상기 입력에 결합되어 있으며, 입력신호의 선정된 조합에 응답하여 선정된 수의 분리워드 엑세스 신호중의 하나를 제공하는 디코더 회로망(10)과, 다수의 출력(B1내지 B8)을 갖는 버퍼/구동기(14)와, 상기 워드 엑세스 신호 각각에 응답하여 각 출력단자(C1내지 C5)에 분리신호를 제공하는 셀로 이루어지며, 상기 디코더 회로망에 결합된 메모리셀의 배열(16)등으로 이루어진 비손실 메모리 시스템에 있어서, 상기 디코더회로망(10)이 최소한 한 그룹의 트랜지스터쌍(Q1과 Q2, Q5와 Q6, Q9와 Q10, Q13과 Q14), (Q3과 Q4, Q7과 Q8, Q11과 Q12, Q15, Q16)으로 이루어지며, 상기 한 그룹의 트랜지스터 각쌍은 각각 상기 입력단자에 결합된 두가지 형태인 트랜지스터 NPN, PNP형이며, 상기 트랜지스터쌍이 입력신호의 존재시에만 전력 구동되는 것을 특징으는 비손실 메모리 시스템.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/192,678 | 1980-10-01 | ||
US06/192,678 US4422162A (en) | 1980-10-01 | 1980-10-01 | Non-dissipative memory system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR860001322B1 true KR860001322B1 (ko) | 1986-09-13 |
Family
ID=22710625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019810001734A KR860001322B1 (ko) | 1980-10-01 | 1981-05-19 | 비손실 메모리 시스템 |
Country Status (13)
Country | Link |
---|---|
US (1) | US4422162A (ko) |
EP (1) | EP0060851B1 (ko) |
JP (1) | JPH0241835B2 (ko) |
KR (1) | KR860001322B1 (ko) |
AU (1) | AU545864B2 (ko) |
BR (1) | BR8108824A (ko) |
CA (1) | CA1167961A (ko) |
DE (1) | DE3177112D1 (ko) |
IL (1) | IL63701A0 (ko) |
IT (1) | IT1172202B (ko) |
MX (1) | MX152509A (ko) |
WO (1) | WO1982001274A1 (ko) |
ZA (1) | ZA816032B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4627034A (en) * | 1984-11-09 | 1986-12-02 | Fairchild Camera And Instrument Corporation | Memory cell power scavenging apparatus and method |
US5128558A (en) * | 1989-10-18 | 1992-07-07 | Texas Instruments Incorporated | High speed, low power consumption voltage switching circuit for logic arrays |
US5555183A (en) * | 1991-12-02 | 1996-09-10 | Motorola, Inc | Method and apparatus for synchronizing to a synchronous selective call signal |
US5649315A (en) * | 1995-09-21 | 1997-07-15 | Motorola, Inc. | Method for selecting between first, second and third battery saving periods in a selective call |
US5550829A (en) * | 1995-10-24 | 1996-08-27 | Motorola, Inc. | Method for reallocation frame assignments of receives in a communication system |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3644904A (en) * | 1969-11-12 | 1972-02-22 | Gen Instrument Corp | Chip select circuit for multichip random access memory |
US3641511A (en) * | 1970-02-06 | 1972-02-08 | Westinghouse Electric Corp | Complementary mosfet integrated circuit memory |
US3721964A (en) * | 1970-02-18 | 1973-03-20 | Hewlett Packard Co | Integrated circuit read only memory bit organized in coincident select structure |
US3680061A (en) * | 1970-04-30 | 1972-07-25 | Ncr Co | Integrated circuit bipolar random access memory system with low stand-by power consumption |
US3688280A (en) * | 1970-09-22 | 1972-08-29 | Ibm | Monolithic memory system with bi-level powering for reduced power consumption |
US3740730A (en) * | 1971-06-30 | 1973-06-19 | Ibm | Latchable decoder driver and memory array |
US3753242A (en) * | 1971-12-16 | 1973-08-14 | Honeywell Inf Systems | Memory overlay system |
US3795898A (en) * | 1972-11-03 | 1974-03-05 | Advanced Memory Syst | Random access read/write semiconductor memory |
US3859637A (en) * | 1973-06-28 | 1975-01-07 | Ibm | On-chip auxiliary latch for down-powering array latch decoders |
JPS5125701A (ja) * | 1974-08-28 | 1976-03-02 | Fuji Electric Co Ltd | Chodendokaitenkiniokeru suritsupuringukarachodendokoiruheno denkisetsuzokusochi |
JPS528739A (en) * | 1975-07-10 | 1977-01-22 | Fujitsu Ltd | Electronic circuit |
US4151611A (en) * | 1976-03-26 | 1979-04-24 | Tokyo Shibaura Electric Co., Ltd. | Power supply control system for memory systems |
US4174541A (en) * | 1976-12-01 | 1979-11-13 | Raytheon Company | Bipolar monolithic integrated circuit memory with standby power enable |
FR2443118A1 (fr) * | 1978-11-30 | 1980-06-27 | Ibm France | Dispositif pour l'alimentation des memoires monolithiques |
US4293927A (en) * | 1979-12-12 | 1981-10-06 | Casio Computer Co., Ltd. | Power consumption control system for electronic digital data processing devices |
-
1980
- 1980-10-01 US US06/192,678 patent/US4422162A/en not_active Expired - Lifetime
-
1981
- 1981-05-19 KR KR1019810001734A patent/KR860001322B1/ko active
- 1981-08-25 CA CA000384560A patent/CA1167961A/en not_active Expired
- 1981-08-31 WO PCT/US1981/001172 patent/WO1982001274A1/en active IP Right Grant
- 1981-08-31 BR BR8108824A patent/BR8108824A/pt not_active IP Right Cessation
- 1981-08-31 AU AU75863/81A patent/AU545864B2/en not_active Ceased
- 1981-08-31 DE DE8181902527T patent/DE3177112D1/de not_active Expired
- 1981-08-31 ZA ZA816032A patent/ZA816032B/xx unknown
- 1981-08-31 EP EP81902527A patent/EP0060851B1/en not_active Expired
- 1981-08-31 JP JP56503033A patent/JPH0241835B2/ja not_active Expired - Lifetime
- 1981-08-31 IL IL63701A patent/IL63701A0/xx not_active IP Right Cessation
- 1981-09-29 IT IT49392/81A patent/IT1172202B/it active
- 1981-09-30 MX MX189426A patent/MX152509A/es unknown
Also Published As
Publication number | Publication date |
---|---|
JPH0241835B2 (ko) | 1990-09-19 |
CA1167961A (en) | 1984-05-22 |
IL63701A0 (en) | 1981-11-30 |
EP0060851A4 (en) | 1985-07-01 |
IT8149392A0 (it) | 1981-09-29 |
JPS57501654A (ko) | 1982-09-09 |
EP0060851A1 (en) | 1982-09-29 |
AU545864B2 (en) | 1985-08-01 |
IT1172202B (it) | 1987-06-18 |
AU7586381A (en) | 1982-04-28 |
WO1982001274A1 (en) | 1982-04-15 |
US4422162A (en) | 1983-12-20 |
ZA816032B (en) | 1982-12-29 |
DE3177112D1 (en) | 1989-11-09 |
EP0060851B1 (en) | 1989-10-04 |
MX152509A (es) | 1985-08-14 |
BR8108824A (pt) | 1982-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4603404A (en) | Semiconductor memory device with redundant cells | |
US4800529A (en) | Semiconductive memory device with current control and comparison means to reduce power consumption and increase operating speed | |
US4849935A (en) | Semiconductor memory including transparent latch circuits | |
US4608672A (en) | Semiconductor memory | |
EP0044978B1 (en) | Read-only storage | |
EP0115187B1 (en) | Semiconductor memory device with decoder means | |
US4385370A (en) | Decoder circuit | |
KR860001322B1 (ko) | 비손실 메모리 시스템 | |
US4198700A (en) | Column decode circuit for random access memory | |
EP0019381A1 (en) | Semiconductor memory device with address signal level setting | |
US4470133A (en) | Memory circuit having a decoder | |
EP0018192A1 (en) | Bipolar programmable read only memory device including address circuits | |
US4048626A (en) | Memory device | |
US4195358A (en) | Decoder for a prom | |
EP0289893B1 (en) | Bipmos decoder circuit | |
US4730130A (en) | Writable array logic | |
US5005154A (en) | High speed programmable read on memory device formed by bipolar transistors | |
US4581549A (en) | CMIS chip-select circuit | |
US6072413A (en) | Current output type digital-to-analog converter capable of suppressing output current fluctuation using a current mirror | |
EP0090186A2 (en) | Complementary logic circuit | |
KR900003901A (ko) | 프로그램 가능한 반도체 메모리 회로 | |
KR910005598B1 (ko) | 레벨변환기를 구비한 반도체 메모리 장치 | |
JPS60151891A (ja) | メモリデバイス | |
US4697104A (en) | Two stage decoder circuit using threshold logic to decode high-order bits and diode-matrix logic to decode low-order bits | |
EP0031681B1 (en) | Decoder circuit |