KR850007714A - Mos 증폭회로 및 이를 사용한 반도체 메모리 - Google Patents

Mos 증폭회로 및 이를 사용한 반도체 메모리 Download PDF

Info

Publication number
KR850007714A
KR850007714A KR1019850001841A KR850001841A KR850007714A KR 850007714 A KR850007714 A KR 850007714A KR 1019850001841 A KR1019850001841 A KR 1019850001841A KR 850001841 A KR850001841 A KR 850001841A KR 850007714 A KR850007714 A KR 850007714A
Authority
KR
South Korea
Prior art keywords
field effect
gate field
effect transistor
insulated gate
drain
Prior art date
Application number
KR1019850001841A
Other languages
English (en)
Inventor
가쓰유기 사도우
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850007714A publication Critical patent/KR850007714A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

MOS 증폭회로 및 이를 사용한 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명자등이 이미 개발된 메인앰프의 1예를 도시한 회로도. 제2도는 본 발명에 관한 MOS 증폭회로의 1실시예를 도시한 회로도. 제3도는 본 발명에 관한 메인앰프가 이용된 다이나믹형 RAM의 1실시예를 도시한 회로도.

Claims (5)

  1. 증폭회로는, 입력신호를 차동 증폭하는 제1 및 제2절연게이트 전계효과 트랜지스터, 상기 제1절연게이트 전계효과 트랜지스터의 드레인 전류와 대응된 전류가 그 드레인에 공급되는 제3절연게이트 전계효과 트랜지스터, 상기 제2절연게이트 전계효과 트랜지스터의 드레인 전류와 대응된 전류가, 그 드레인에 공급되는 제4절연게이트 전계효과 트랜지스터, 상기 제3절연게이트 전계효과 트랜지스터의 드레인전위를 상기 제4전계효과 트랜지스터의 게이트에 부여하고, 또한 상기 제4절연게이트 전계효과 트랜지스터의 드레인전위를 상기 제3절연게이트 전계효과 트랜지스터의 게이트에 부여하는 정귀환회로, 상기 제3절연게이트 전계효과 트랜지스터의 드레인 전위에 의해서 그 레벨이 결정죄는 제1출력노오드 및 상기 제4절연게이트 전계효과 트랜지스터의 드레인 전위에 의해서 그 레벨이 결정되는 제2출력노오드로 된다.
  2. 특허청구의 범위 제1항의 증폭회로는, 상기 제1절연게이트 전계효과 트랜지스터의 드레인 전류를 받아, 상기 제3절연게이트 전계효과 트랜지스터의 드레인에 공급되어야 할 전류를 출력하는 제1전류미러회로 및 상기 제2절연게이트 전계효과 트랜지스터의 드레인 전류를 받아서 상기 제4절연게이트 전계효과 트랜지스터의 드레인에 공급하여야 할 전류를 형성하는 제2전류미러회로로 된다.
  3. 특허청구의 범위 제2항의 증폭회로에 있어서, 제1 및 제2전류미러회로의 각각은, 제1찬넬 도전형 절연게이트 전계효과 트랜지스터로 구성되고, 상기 제1 내지 제4절연게이트 전계효과 트랜지스터는 상기 제 1찬넬 도전형에 대해서, 역도전형의 제2찬넬 도전형의 절연게이트 전계효과 트랜지스터로 된다.
  4. 특허청구의 범위 제3항의 증폭회로는, 또, 제2찬넬 도전형의 제5절연게이트 전계효과 트랜지스터로되며, 상기 제1 내지 제4절연게이트 전계효과 트랜지스터의 소오스는 공통 접속되고, 상기 제5절연게이트 전계효과 트랜지스터는 상기 공통 접속된 소오스와 회로의 기준전위점과의 사이에 마련되어 있다.
  5. 반도체 메로리는 다수개의 데이터선, 다수개의 워드선 및 각각의 데이터 입출력 단자가 그에 대응된 데이터선에 결합되어, 각각의 선택단자가 그에 대응된 워드선으로 결합된 다수개의 메모리셀로 되는 메모리 매트릭스, 1대의 공통 데이터선, 선택신호에 응답해서 상기 다수개의 데이터선중의 1조를 상기 1대의 공통데이터선에 결합시키는 키럼스위치회로 및 상기 1대의 공통데이터선에 결합된 1대의 입력단자를 가진 증폭회로로 되고, 상기 증폭회로는, 상기 공동데이터선 사이의 전위차가 그 게이트 사이에 부여되는 1대의 제1, 제2절연게이트 전계효과 트랜지스터와, 상기 제1절연게이트 전계효과 트랜지스터의 드레인전류와 대응된 전류가 그 드레인에 부여되는 제3절연게이트 전계효과 트랜지스터와, 상기 제2절연게이트 전계효과 트랜지스터의 드레인 전류와 대응된 전류가 그 드레인에 부여되는 제4절연게이트 전계효과 트랜지스터와, 상기 제3절연게이트 전계효과 트랜지스터의 드레인 전위를 상기 제4절연게이트 전계효과 트랜지스터의 게이트에 부여하고 또한 상기 제4절연게이트 전계효과 트랜지스터의 드레인전위를 상기 제3절연게이트 전계효과 트랜지스터의 게이트에 부여되는 정귀환회로와, 상기 제3절연게이트 전계효과 트랜지스터의 드레인전위에 의해서, 그 레벨이 결정되는 제1출력노오드와, 상기 제4절연게이트 전계효과 트랜지스터의 드레인전위에 의해서, 그 레벨이 결정되는 제2출력노오드로 된다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850001841A 1984-04-06 1985-03-21 Mos 증폭회로 및 이를 사용한 반도체 메모리 KR850007714A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59067692A JPS60211693A (ja) 1984-04-06 1984-04-06 Ｍｏｓ増幅回路
JP59-67692 1984-04-06

Publications (1)

Publication Number Publication Date
KR850007714A true KR850007714A (ko) 1985-12-07

Family

ID=13352276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850001841A KR850007714A (ko) 1984-04-06 1985-03-21 Mos 증폭회로 및 이를 사용한 반도체 메모리

Country Status (4)

Country Link
US (1) US4653029A (ko)
JP (1) JPS60211693A (ko)
KR (1) KR850007714A (ko)
GB (1) GB2159013A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713857B2 (ja) * 1988-06-27 1995-02-15 三菱電機株式会社 半導体記憶装置
US4871933A (en) * 1988-08-10 1989-10-03 Actel Corporation High-speed static differential sense amplifier
US4871978A (en) * 1988-08-10 1989-10-03 Actel Corporation High-speed static differential sense amplifier
US5276643A (en) * 1988-08-11 1994-01-04 Siemens Aktiengesellschaft Integrated semiconductor circuit
JPH0713863B2 (ja) * 1989-07-20 1995-02-15 株式会社東芝 ダイナミック型ランダムアクセスメモリ
JPH04214297A (ja) * 1990-12-13 1992-08-05 Mitsubishi Electric Corp 増幅回路
JP2876799B2 (ja) * 1991-03-13 1999-03-31 富士通株式会社 半導体記憶装置
US5214317A (en) * 1992-05-04 1993-05-25 National Semiconductor Corporation CMOS to ECL translator with incorporated latch
JP3266177B2 (ja) * 1996-09-04 2002-03-18 住友電気工業株式会社 電流ミラー回路とそれを用いた基準電圧発生回路及び発光素子駆動回路
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US6281821B1 (en) * 1997-09-30 2001-08-28 Jason P. Rhode Digital-to-analog converter with power up/down transient suppression and automatic rate switching
JP2001127596A (ja) * 1999-10-27 2001-05-11 Nec Yamagata Ltd ラッチ回路及びフリップフロップ回路
US6181169B1 (en) * 1999-10-28 2001-01-30 Integrated Technology Express, Inc. High-speed rail-to-rail comparator
US8705304B2 (en) * 2010-03-26 2014-04-22 Micron Technology, Inc. Current mode sense amplifier with passive load

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025907A (en) * 1975-07-10 1977-05-24 Burroughs Corporation Interlaced memory matrix array having single transistor cells
JPS5342633A (en) * 1976-09-30 1978-04-18 Toshiba Corp Voltage sense circuit of semiconductor memory device
US4247791A (en) * 1978-04-03 1981-01-27 Rockwell International Corporation CMOS Memory sense amplifier
JPS6032912B2 (ja) * 1979-09-13 1985-07-31 株式会社東芝 Ｃｍｏｓセンスアンプ回路
US4277702A (en) * 1979-12-21 1981-07-07 Hughes Aircraft Company Charge comparator output driver
JPS57198594A (en) * 1981-06-01 1982-12-06 Hitachi Ltd Semiconductor storage device
JPS58139506A (ja) * 1982-02-13 1983-08-18 Mitsubishi Electric Corp 差動増幅回路
JP3499374B2 (ja) * 1996-06-14 2004-02-23 株式会社東芝 ドラム式洗濯機

Also Published As

Publication number Publication date
GB8507146D0 (en) 1985-04-24
JPS60211693A (ja) 1985-10-24
GB2159013A (en) 1985-11-20
US4653029A (en) 1987-03-24

Similar Documents

Publication Publication Date Title
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR840000034A (ko) 반도체 기억 장치
KR850007714A (ko) Mos 증폭회로 및 이를 사용한 반도체 메모리
KR860000659A (ko) M0s 스태틱형 ram
KR870011616A (ko) 센스 앰프
KR870009553A (ko) 논리회로
KR910008733A (ko) 비휘발성 반도체 기억장치
KR870009386A (ko) 반도체 감지증폭기
KR900002457A (ko) 출력버퍼회로
KR870002593A (ko) 불휘발성 반도체 기억장치
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR850003045A (ko) 라인 절환 회로 및 그를 사용한 반도체 메모리
KR970060221A (ko) 주워드선과 이 주워드선에 상응하게 제공되는 서브워드선을 갖는 반도체 메모리
KR890013769A (ko) 중간전위생성회로
KR910007277A (ko) 레벨변환회로
KR900010776A (ko) 메모리를 내장한 집적 회로
US3876887A (en) Mos amplifier
KR970067337A (ko) 게이트 절연 박막을 가진 cmos 트랜지스터를 포함하는 고전압 레벨 시프트 회로
KR870009398A (ko) 반도체 기억장치
KR910014942A (ko) 출력회로
KR960012017A (ko) 반도체 메모리장치의 워드라인드라이버
KR870011619A (ko) 반도체 감지회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR950001773A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application