KR820001144B1 - 반도체 장치 - Google Patents

Abstract

내용 없음.

Description

반도체 장치

제1a도는 종래의 트랜지스터 수용용기의 구조를 표시한 평면도.

제1b도는 제1a도의 B-B 단면도.

제2도는 제1a도 및 제1b도로 표시한 배선 세라믹 기판(12)의 평면도.

제3도는 제1a도 및 제1b도에 표시한 밀봉용세라믹 기판의 평면도.

제4a도는 본 발명의 주체인 트랜지스터 수용용기의 구조를 표시한 평면도.

제4b도는 제4a도의 B-B 단면도.

제5도는 제4b도의 제1배선 세라믹 기판을 표시한 평면도.

제6도는 제4b도의 제2배선 세라믹 기판을 표시한 평면도.

본 발명은 반도체 장치 특히 고주파 고출력에 최적한 트랜지스터 수용용기의 구조에 관한 것으로 즉 고주파 고출력 트랜지스터의 구조로는 도체면적이 크고 또한 유도리액턴스의 성분을 적게하는 소위 스트립라인 형식이 사용되고 있다. 이스트립라인에 적용된 종전의 트랜지스터 구조에 있어서는 2개로 분활되는 에미터리드와 트랜지스터소자(칩)의 에미터 전극과를 본딩와이어로 통하게끔 교락접속하는 에미터브리지는 금(Au)과 시리콘(Si)의 합금등에 의하여 2개의 에미터 리이드간에 접속되는 것이나 그 접합공정에는 많은 수공과 숙련을 요할 뿐더러 높은 비용을 요하는 동시에 자동화가 곤란하다는 결점이 있을 뿐더러 에미터 브리지의 높이가 에미터전극에 비하여 상당히 높음으로 큰 차가 생겨서 와이어 본작딩업이 어렵고 역시 자동화가 곤란하다는 결점이 있다.

따라서 본 발명의 목적은 상기한 제결점을 배제할 수 있는 트랜지스터의 수용용기의 구조를 제공하려한다.

상기 목적에 따라서 본 발명은 전기에미터 브리지에 대응하여 리이드패턴이 형성되어 세라믹 기판을 사용토록함을 특징으로 한 것이다. 이하 도면에 의하여 설명하면, 제1a도는 종래의 고주파 고출력용 트랜지스터 구조의 평면도, 제1b도는 제1a도에 있어서의 B-B단면도이다. 제1b도에 있어서 11은 나사부를 갖인 방열체이고 그 상면에는 그 표면에 메타라이스리이드 패턴이 형성된 배선 세라믹기판(12)이 고착되었으며 그 기판(12)은 제2도 표시와 같이 배선 세라믹 기판(12)의 일방측 주면에는 코렉타 리드(21) 베이스리이드(22) 제1 및 제2에미터리이드(23-1)(23-2)의 각 메다라이스리이드 패턴이모리프텐(Mo) 망간(Mn)등의 도전재료로 형성되었으며 코렉타 리이드(21)상에 제1a도로 표시한 트랜지스터 칩(13)을 고착하고 다시 제1 및 제2에미터리이드(23-1) 및 (23-2)간에 제1a도 및 제1b도로 표시한 에미터브리지(14)를 가설한다, 제1a도 및 제1b도에 되돌아가는 트랜지스터 칩(13) 상면에 있어서 에미터 영역은 본딩화이아(15)(2개도시)에 의하여 에미터 브리지(14)에 접속되며 또 에미터 리이드(23-1)은 (23-2)와 통하여 제1에미터 단자(17-1) 및 제2에미터단자(17-2)와 통하여 한편 트랜지스터 칩(13)의 베이스 영역은 본딩와이야(16)(2개 표시)에 의하여 베이스리이드(22)에 접속되고 다시 베이스리이드 단자(18)로 통하여 다시 트랜지스터 칩의 코렉타 영역은 코렉타리이드(21)에 직접 통하며 다시 코렉타리이드 단자(19)에 통하게 된다.

제1a도 및 제1b도에 표시된 부재(31)는 밀봉용 세라믹기판 이다. 그 상세를 제3도에 의하여 설명하면 밀봉용 세라믹기판(31)은 중앙부가 구멍으로 되어 있고 그 구멍의 둘레에 따라서 표면에 링 상태의 메타라이스층(32)가 형성되어 그 메타라이스층(32)에 고착되는 밀폐판(뚜껑)(33)과 같이 밀봉되는 바, 제1a, b도는 종래의 트랜지스터구조로 갈목되는 제1a도 및 제1b도로 표시한 에미터 브리지(14)이고 이 브리지 (14)는 제1 및 제2에미터리이드(23-1) 및 (23-2)간에 금과 시리콘 합금등으로 접합되어 코렉터리이드 패턴(21)에 절연 되면서 트랜지스터(13)에 에미터 영역에 통한다.

그러나 가히 설명과 같이 에미터 브리지(14)와 에미터리이드(23-1) (23-2)과의 접합공정은 복잡하고 국련의 기술이 필요하여 자동화가 되지 못한다. 즉 코스트가 높고 에미터 브리지(14)의 높이가 300-350 높고 트랜지스터칩(13)의 에미터 영역과의 사이에 본 딩와이어(15)를 포설할 때 양자의 단차가 너무 크기 때문에 단순히 자동화가 어려워서 코스트가 높게 되는 요인이 된다.

여기서 본 발명은 트랜지스터 구조에 관하여 제4a도는 본 발명에 관한 고주파 고출력용 트랜지스터의 구조를 표시한 평면도.

제4b도는 제4a도의 B-B단면도로서 이후 설명한 부재 중기히 설명의 것과 실질상 동일 한 것은 동일부호로 표시 하기로 하고, 본 발명에 의하면 종래의 결점으로 된 에미터 브리지는 전여 이용하지 않으며 그 구성을 다음과 같다. 방열체(11)의 상면에 고착된 알루미늄으로된 제1배선 세라믹기판(51)을 준비하되 (제5도 평면도) 그 도면 중 제1배선 세라믹기판(51)은 트랜지스터 칩(13)(제4a, b도 참조)을 재치한 섬모양의 베이스리이드패턴(53)과 이들을 포위한 링상의 에미터리이드패턴(54)과를 그 표면에, 예를 들어 표면에 금도금된, 모리브턴, 망간메타아리스 층으로 형성되었으며 이들 리이드 패턴은 제4a도에 있어서 참조번호 52, 53 및 54로 표시함.

전기 제1배선 세라믹기판(51)에 대하여 다시 본 발명의 특징으로 하는 알루미늄으로 된 제2배선 세라믹기판(61)의 접합된 것으로 그 제2배선 세라믹기판(61)은 제6도로 표시하되 그 기판(61)은 중앙부에 원형구멍을 갖이며 이 구멍의 주연에 부분적으로 따라 코렉타 인출하여 리이드패턴(62) 및 베이스인출리이드패턴(63)이 형성되어 일방 기판(61)의 외연부분적에 따라 제1에이터 인출리이드 패턴(64-1) 및 제2에미터인출리이드패턴(64-2)이 형성된다.

제5도로 표시한 제1배선 세라믹기판(51)과 제6도로 표시한 그 제2배선 세라믹기판(61)과를 그 기판(61)을 위로하여 이들 접합하고 다시 소정장소에서 접속(은 납부침)하여 양자가 대응하는 리이드 패턴간에 연결한다. 즉 제6도의 C₂및 C₂'는 코렉타리이드패턴(52)와 코렉타인출리이드패턴(62)와의 접속부이며 그 제2배선 세라믹기판(61)의 중앙부 구멍의 내주측면에 선택적인 수직(두께)방향으로 형성된 메타라이스층으로부터 구성되며 각각의 제1배선 세라믹기판(51)상의 그 코렉타리이드 (52)의 부분 C₁및 C_1'과 접하여 전기적 기계적으로 접속된다. 또한 B₂는 베이스리이드파탄과 베이스리드 인출패턴(63)과의 접속부이며 제2배선 세라믹기판(61)의 중앙부 내주측면에서 선택적인 수직(두께)방향으로 형성되는 메타라이스층으로 구성된 제1배선 세라믹기판(51)상의 베이스리드(52)의 부분 B₁과 접하여 전기적으로 접속되며 다시 E₂E_2'는 에미터패턴(54)와 에미터인출 리이드패턴(64-1)(64-2)의 접속부이며 제2배선 세라믹기판(61)의 외주측면에 선택적인 수직(두께)방향으로 형성된 메다리이스층으로 구성된 각각의 제1배선 세라믹기판(51)상의 에미터리이드(54)의 부분 E₁및 E₁'와 접속되어 전기적 기계적으로 접속된다. 즉 각 배선 세라믹 기판(51) 및 (52)와의 사이의 전기적 접속은 그 배선 세라믹 기판(61)의 내주면 및 외주면에 선택적으로 형성된 메다라이스층에 의하여 되는 것으로 이것으로 부터 종래의 에미터 브리지의 기능이 완전하게 대치되며, 또 그 접속부 B.C₁C₁'E₁E₁'는 제4a도 및 제4b도에도 일부표시되며, 따라서 본 발명의 트랜지스터 구조에서는 제2배선 세라믹기판(61)상의 각 인출리이드 패턴을 통하여, 제1에미터리이드 단자(17-1) 제2에미터리이드(17-2) 베이스리이드 단자(18) 및 코렉터리이드 단자(19)가 트랜지스터칩(13)의 대응영역과 통하게 된다.

상술한 바와 같이 종래의 에미터 브리지가 제2배선 세라믹 기판으로 치환하게 되었으나 자동화라는 점에서 보아 이 제2배선 세라믹 기판이 갖고 있는 영향이 크다. 즉 본 발명에 의하면, 다른 배선 세라믹 기판의 적층과 양자간의 소정장소에 있어서, 수직방향에의 접속에 의하여 종래의 에미터 브리지에 상당한 기능이 생성되어 자동화 한 것도 극히 쉽고 또한 트랜지스터 칩에 포설시킨 본딩와이어에 대하여는 전술한 극단의 단자간에 포설하여야 한다는 일이 없어져서 이를 또 자동화 하기에 유리하다. 또한 종래의 밀봉용 세라믹 기판(31) 및 밀폐판(33)이 필요로 하지만 중복임으로 설명을 생략한다.

이와 같이 종래에 비하여 자동화가 극히 결과적으로 코스트가 절감되는 고주파, 고출력용 트랜지스터가 실현된 것이다.

Claims (1)

1. 끝 없는 띠상태로 형성된 에미터리이드패턴과 그 에미터리이드패턴에 포위되어 상호전기적으로 절연되어 각각 섬 상태로 형성된 코렉타리이드 패턴 및 베이스 리이드패턴이 상면에 설치된 제1배선 세라믹 기판과 그 제1배선 세라믹상에 중첩 배설한 전기 에미터리이드 패턴 코렉타 리이드패턴 및 베이스리이드패턴에 각각 통하는 에미터 인출리이드 코렉타 인출리이드 및 베이스인출리이드가 상면에 형성되고 또한 중앙부에 구멍을 갖인 제2배선 세라믹 기판과 전기한 코렉타리이드패턴상의 코렉타 영역이 접속되게끔 재치한 트랜지스터 소자를 갖이며 그 트랜지스터 소자의 에이터 영역 및 베이스 영역을 각각 전기한 에미터리이드패턴 및 베이스리이드패턴에 접속하여 됨을 특징으로 하는 반도체 장치.

Images