JPS5834755Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5834755Y2 JPS5834755Y2 JP1978127835U JP12783578U JPS5834755Y2 JP S5834755 Y2 JPS5834755 Y2 JP S5834755Y2 JP 1978127835 U JP1978127835 U JP 1978127835U JP 12783578 U JP12783578 U JP 12783578U JP S5834755 Y2 JPS5834755 Y2 JP S5834755Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- emitter
- ceramic substrate
- wiring ceramic
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置、特に高周波、高出力用に最適なト
ランジスタ収容容器の構造に関する。
ランジスタ収容容器の構造に関する。
高周波、高出力用トランジスタ構造としては、導体面積
が大で且つ誘導リアクタンス成分を小にできる、いわゆ
るストリップライン形式が使用されている。
が大で且つ誘導リアクタンス成分を小にできる、いわゆ
るストリップライン形式が使用されている。
このストリップラインに適用される従来のトランジスタ
構造においては、２分割されたエミッタ・リードとトラ
ンジスタ素子（チップ）のエミッタ電極とを最短のボン
ディングワイヤで導通せしめるべく、橋絡接続するエミ
ッタ・ブリッジが必要であった（後述）。
構造においては、２分割されたエミッタ・リードとトラ
ンジスタ素子（チップ）のエミッタ電極とを最短のボン
ディングワイヤで導通せしめるべく、橋絡接続するエミ
ッタ・ブリッジが必要であった（後述）。
このエミッタ・ブリッジはＡｕ−５ｉ合金等により２つ
のエミッタ・リード間に接合されるものであるが、その
接合工程には多数の工数ならびに熟練を要し、コスト高
になると共に自動化が困難であるという欠点があった。
のエミッタ・リード間に接合されるものであるが、その
接合工程には多数の工数ならびに熟練を要し、コスト高
になると共に自動化が困難であるという欠点があった。
またエミッタ・ブリッジの高さがエミッタ電極に比して
相当高いので段差を生じ、ワイヤポンチ゛イング作業が
難しく、やはり自動化が困難であるという欠点があった
。
相当高いので段差を生じ、ワイヤポンチ゛イング作業が
難しく、やはり自動化が困難であるという欠点があった
。
従って本考案の目的は、上記諸欠点を排除することので
きるトランジスタ収容容器の構造を提供することである
。
きるトランジスタ収容容器の構造を提供することである
。
上記目的に従い本考案は、前記エミッタ・ブリッジに代
えて、リード・パターンが形成されたセラミック基板を
用いるようにしたことを特徴とするものである。
えて、リード・パターンが形成されたセラミック基板を
用いるようにしたことを特徴とするものである。
以下図面に従って本考案を説明する。
第１Ａ図は従来の高周波・高出力用トランジスタ構造を
示す平面図、第１Ｂ図は第１図ＡにおけるＢ−Ｂ断面図
である。
示す平面図、第１Ｂ図は第１図ＡにおけるＢ−Ｂ断面図
である。
第１図Ｂにおいて、１１はネジ部を有する放熱体であり
、放熱体１１の上面にメタライズリード・パターンが形
成された配線セラミック基板１２が接合される。
、放熱体１１の上面にメタライズリード・パターンが形
成された配線セラミック基板１２が接合される。
配線セラミック基板１２の詳細は第２図に示す。
ただし第２図はその平面図である。
第２図において、配線セラミック基板１２にはコレクタ
・リード２１．ベース・リード２２、第１および第２エ
ミツタ・リード２３−１．２３−２の各メタライズリー
ド・パターンがモリブチ゛ンーマンガン等の導電材料に
より形成される。
・リード２１．ベース・リード２２、第１および第２エ
ミツタ・リード２３−１．２３−２の各メタライズリー
ド・パターンがモリブチ゛ンーマンガン等の導電材料に
より形成される。
コレク夕・リード２１上に第１図Ａに示すトランジスタ
・チップ１３を接合し、さらに第１および第２エミツタ
・リード２３−１および２３−２間に第１図ＡおよびＢ
に示すエミッタ・ブリッジ１４を架橋する。
・チップ１３を接合し、さらに第１および第２エミツタ
・リード２３−１および２３−２間に第１図ＡおよびＢ
に示すエミッタ・ブリッジ１４を架橋する。
第１図ＡおよびＢに戻ると、トランジスタ・チップ１３
の上面におけるエミッタ領域は、ボンディング・ワイヤ
１５（２本図示）によってエミッタ・ブリッジ１４と導
通し、さらにエミッタ・リード２３−１゜２３−２と導
通し、第１エミツタ・リード端子１７−１および第２エ
ミッタリード端子１７−２と導通する。
の上面におけるエミッタ領域は、ボンディング・ワイヤ
１５（２本図示）によってエミッタ・ブリッジ１４と導
通し、さらにエミッタ・リード２３−１゜２３−２と導
通し、第１エミツタ・リード端子１７−１および第２エ
ミッタリード端子１７−２と導通する。
一方、トランジスタ・チップ１３のベース領域は、ボン
ディング・ワイヤ１６（２本図示）によってベース・リ
ード２２に導通し、さらにベースリード端子１８に導通
する。
ディング・ワイヤ１６（２本図示）によってベース・リ
ード２２に導通し、さらにベースリード端子１８に導通
する。
また、トランジスタ・チップのコレクタ領域はコレクタ
・リード２１に直接導通し、さらにコレクタ・リード端
子１９に導通する。
・リード２１に直接導通し、さらにコレクタ・リード端
子１９に導通する。
第１図ＡおよびＢに示す部材３１は、密封用のセラミッ
ク基板であり、その詳細を第３図に示す。
ク基板であり、その詳細を第３図に示す。
ただし、第３図はその平面図である。
密封用セラミック基板３１は中央部が孔となっており、
この孔の周縁に沿ってリング状メタライズ層３２が形成
され、該メタライズ層３２に固着される密閉板（蓋）３
３と共に密封に供する。
この孔の周縁に沿ってリング状メタライズ層３２が形成
され、該メタライズ層３２に固着される密閉板（蓋）３
３と共に密封に供する。
第１図Ａ、Ｂ〜第３図に示した従来のトランジスタ構造
で着目すべきは、第１図ＡおよびＢに示したエミッタ・
ブリッジ１４である。
で着目すべきは、第１図ＡおよびＢに示したエミッタ・
ブリッジ１４である。
このエミッタ・ブリッジ１４は第１および第２エミツタ
・リード２３−１および２３−２間にＡｕ−８ｉ合金等
により接合され、コレクタ・リード２１に対し絶縁をと
りながら、トランジスタ・チップ１３のエミッタ領域に
導通する。
・リード２３−１および２３−２間にＡｕ−８ｉ合金等
により接合され、コレクタ・リード２１に対し絶縁をと
りながら、トランジスタ・チップ１３のエミッタ領域に
導通する。
然しなから、既述のようにエミッタ・ブリッジ１４とエ
ミッタ・リード２３−１゜２３−２との接合工程は工数
を要し、熟練が必要であって、自動化が図れない。
ミッタ・リード２３−１゜２３−２との接合工程は工数
を要し、熟練が必要であって、自動化が図れない。
すなわちコスト高を招く。
また、エミッタ・ブリッジ１４の高さは３００〜３５０
μｍと高く、トランジスタ・チップ１３のエミッタ領域
との間でボンディングワイヤ１５を布設する際、両者の
段差が大き過ぎて単純には自動化が図れない。
μｍと高く、トランジスタ・チップ１３のエミッタ領域
との間でボンディングワイヤ１５を布設する際、両者の
段差が大き過ぎて単純には自動化が図れない。
これもコスト高を招く要因である。
そこで本考案は、次に述べるトランジスタ構造を提案す
る。
る。
第４図Ａは本考案に基づく高周波・高出力用トランジス
タ構造を示す平面図、第４図Ｂは第４図ＡにおけるＢ−
Ｂ断面図である。
タ構造を示す平面図、第４図Ｂは第４図ＡにおけるＢ−
Ｂ断面図である。
なお、以後説明する部材のうち、既に説明したものと実
質的に同一のものに対しては同一の参照番号を付して示
す。
質的に同一のものに対しては同一の参照番号を付して示
す。
第４図ＡおよびＢから明らかなように、従来の欠点とな
っていたエミッタ・ブリッジは全くみられない。
っていたエミッタ・ブリッジは全くみられない。
その構成は次のとおりである。先ず放熱体１１の上面に
アルミナからなる第１配線セラミツク基板５１を接合す
る。
アルミナからなる第１配線セラミツク基板５１を接合す
る。
その詳細は第５図に平面図で示す。
第５図において、第１配線セラミツク基板５１は、トラ
ンジスタ・チップ１３（第４図ＡおよびＢ参照）を載置
する浮島状のコレクタ・リード５２と、やはり浮島状の
ベース・リード５３と、（１）これらを包囲するリング
状のエミッタ・リード５４とをその表面に例えば表面に
金メッキがなされたモノブデ゛ンーマンガンメタライズ
層がら形成している。
ンジスタ・チップ１３（第４図ＡおよびＢ参照）を載置
する浮島状のコレクタ・リード５２と、やはり浮島状の
ベース・リード５３と、（１）これらを包囲するリング
状のエミッタ・リード５４とをその表面に例えば表面に
金メッキがなされたモノブデ゛ンーマンガンメタライズ
層がら形成している。
これらリード・パターンは第４図Ａにおいて、参照番号
５２．５３および５４として示されている。
５２．５３および５４として示されている。
前記第１配線セラミツク基板５１に対し、さらに、本考
案の特徴をなすところの同じくアルミナからなる第２配
線セラミツク基板６１が接合される。
案の特徴をなすところの同じくアルミナからなる第２配
線セラミツク基板６１が接合される。
該第２配線セラミツク基板６１の詳細は、第６図に平面
図で示される。
図で示される。
第６図において、第２配線セラミツク基板６１は、中央
部に置火形状の孔を有し、この孔の周縁に部分的に沿っ
てコレクタ引出しリード６２および゛ベース引出しリー
ド６３が形成され、一方、基板６１の外縁に部分的に沿
って第１エミッタ引出しリード６４−１および゛第２エ
ミッタ引出しリード６４−２が形成される。
部に置火形状の孔を有し、この孔の周縁に部分的に沿っ
てコレクタ引出しリード６２および゛ベース引出しリー
ド６３が形成され、一方、基板６１の外縁に部分的に沿
って第１エミッタ引出しリード６４−１および゛第２エ
ミッタ引出しリード６４−２が形成される。
第５図に示した第１配線セラミツク基板５１と、第６図
に示した第２配線セラミツク基板６１とを上下に重ねて
接合しさらに所定個所で接続（銀ロー付）シ、両者の対
応するリード間で導通を確保する。
に示した第２配線セラミツク基板６１とを上下に重ねて
接合しさらに所定個所で接続（銀ロー付）シ、両者の対
応するリード間で導通を確保する。
すなわち、第６図のＣ２およびＣ２’は、コレクタ・リ
ード５２とコレクタ引出しリード６２との接続部であり
、それぞれ第１配線セラミツク基板５１上の該コレクタ
リード５２の部分Ｃ１およびＣ１′と垂直方向に導電路
を形成して接続される。
ード５２とコレクタ引出しリード６２との接続部であり
、それぞれ第１配線セラミツク基板５１上の該コレクタ
リード５２の部分Ｃ１およびＣ１′と垂直方向に導電路
を形成して接続される。
また、Ｂはベース・リード５３とベース引出リード６３
との接続部であり、第１配線セラミツク基板５１上の該
ベースリード５３の部分Ｂ１と垂直方向に導電路を形成
して接続される。
との接続部であり、第１配線セラミツク基板５１上の該
ベースリード５３の部分Ｂ１と垂直方向に導電路を形成
して接続される。
更にＥ、Ｅ’はエミッタ・リード５４とエミッタ引出し
リード６４−１．６４−２の接続部であり、それぞれ第
１配線セラミツク基板５１上の該エミッタリード５４の
部分Ｅ１およびＥｌ’と垂直方向に導電路を形成して形
成される。
リード６４−１．６４−２の接続部であり、それぞれ第
１配線セラミツク基板５１上の該エミッタリード５４の
部分Ｅ１およびＥｌ’と垂直方向に導電路を形成して形
成される。
すなわち、各配線セラミック基板５１および５２との間
の電気的接続は、該配線セラミック基板６１の内周面お
よび外周面に選択的に形成されたメタライズ層によって
なされる。
の電気的接続は、該配線セラミック基板６１の内周面お
よび外周面に選択的に形成されたメタライズ層によって
なされる。
これにより、従来のエミッタ・ブリッジの機能が完全に
置き換えられる。
置き換えられる。
なお、接続部Ｂ 、 ＣＩ、 Ｃ１’、 Ｅｌ、 Ｅｌ
’は第４図ＡおよびＢにも一部示されている。
’は第４図ＡおよびＢにも一部示されている。
従って、本考案のトランジスタ構造では、第２配線セラ
ミツク基板６１上の各引出しリードを通して、第１エミ
ツタ・リード端子１７１、第２エミツタ・リード端子１
７−２、ベース・リード端子１８およびコレクタ・リー
ド端子１９が、トランジスタ・チップ１３の対応領域と
導通することになる。
ミツク基板６１上の各引出しリードを通して、第１エミ
ツタ・リード端子１７１、第２エミツタ・リード端子１
７−２、ベース・リード端子１８およびコレクタ・リー
ド端子１９が、トランジスタ・チップ１３の対応領域と
導通することになる。
上述のとおり、従来のエミッタ・ブリッジが第２配線セ
ラミツク基板で置き換えられることとなったが、自動化
という点からみると、この第２配線セラミツク基板のも
たらす影響は大である。
ラミツク基板で置き換えられることとなったが、自動化
という点からみると、この第２配線セラミツク基板のも
たらす影響は大である。
すなわち本考案によれば、異る配線セラミック基板の積
層と両者間の所定個所における垂直方向への接続とによ
って従来のエミッタ・ブリッジに相当する機能が生成さ
れ、自動化するのも極めて容易である。
層と両者間の所定個所における垂直方向への接続とによ
って従来のエミッタ・ブリッジに相当する機能が生成さ
れ、自動化するのも極めて容易である。
また、トランジスタ・チップに布設すべきポンチ゛イン
グ・ワイヤについては、前述した極端な段差の間に布設
しなければならないということが無くなり、これも又自
動化するに有利である。
グ・ワイヤについては、前述した極端な段差の間に布設
しなければならないということが無くなり、これも又自
動化するに有利である。
なお、本考案のトランジスタ構造においても、従来同様
密封用セラミック基板３１及び密閉板３３が必要である
が、重複するので説明は省略する。
密封用セラミック基板３１及び密閉板３３が必要である
が、重複するので説明は省略する。
以上説明したように本考案によれば従来に比して自動化
が極めて容易になり、結果的にコストの低減が図れる高
周波・高出力用トランジスタ構造が実現される。
が極めて容易になり、結果的にコストの低減が図れる高
周波・高出力用トランジスタ構造が実現される。
第１図Ａは従来の高周波・高出力用トランジスタ収容容
器の構造を示す平面図、第１図Ｂは第１図ＡにおけるＢ
−Ｂ断面図、第２図は第１図ＡおよびＢに示す配線セラ
ミック基板１２の平面図、第３図は第１図ＡおよびＢに
示す密封用セラミック基板の平面図、第４図Ａは本考案
に基づく高周波・高出力用トランジスタ収容容器の構造
を示す平面図、第４図Ｂは第４図ＡにおけるＢ−Ｂ断面
図、第５図は第４図Ｂの第１配線セラミツク基板を示す
平面図、第６図は第４図Ｂの第２配線セラミツク基板を
示す平面図である。 図において、１３はトランジスタ・チップ、１５．１６
はそれぞれボンディング・ワイヤ、５１は第１配線セラ
ミツク基板、５２はコレクタ・リード、５３はベース・
リード、５４はエミッタ・リード、６１は第２配線セラ
ミツク基板、６２はコレクタ引出しリード、６３はベー
ス引出しリード、６４−１．６４−２はそれぞ゛れエミ
ッタ引出しリードで゛ある。
器の構造を示す平面図、第１図Ｂは第１図ＡにおけるＢ
−Ｂ断面図、第２図は第１図ＡおよびＢに示す配線セラ
ミック基板１２の平面図、第３図は第１図ＡおよびＢに
示す密封用セラミック基板の平面図、第４図Ａは本考案
に基づく高周波・高出力用トランジスタ収容容器の構造
を示す平面図、第４図Ｂは第４図ＡにおけるＢ−Ｂ断面
図、第５図は第４図Ｂの第１配線セラミツク基板を示す
平面図、第６図は第４図Ｂの第２配線セラミツク基板を
示す平面図である。 図において、１３はトランジスタ・チップ、１５．１６
はそれぞれボンディング・ワイヤ、５１は第１配線セラ
ミツク基板、５２はコレクタ・リード、５３はベース・
リード、５４はエミッタ・リード、６１は第２配線セラ
ミツク基板、６２はコレクタ引出しリード、６３はベー
ス引出しリード、６４−１．６４−２はそれぞ゛れエミ
ッタ引出しリードで゛ある。
Claims (1)
- リング状に形成されたエミッタ・リードと該エミッタ・
リードに包囲され相互に電気的に絶縁されてそれぞれ浮
島状に形式されたコレクタ・リードおよびベース・リー
ドとが上面に設けられた第１配線セラミツク基板と、該
第１配線セラミツク上に重ねて接合され前記エミッタ・
リード、コレクタ・リードおよびベース・リードにそれ
ぞれ導通されるエミッタ引出しリード、コレクタ引出し
リードおよびベース引出しリードが上面に形成され且つ
中央部に孔を有する第２配線セラミツク基板と、前記コ
レクタ・リード上にコレクタ領域が接続されるように載
置されるトランジスタ素子とを有し、該トランジスタ素
子のエミッタ領域およびベース領域をそれぞれポンチ゛
イング・ワイヤを通して前記エミッタ引出しリードおよ
び゛ベース引出しノードに接続してなることを特徴とす
る半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978127835U JPS5834755Y2 (ja) | 1978-09-18 | 1978-09-18 | 半導体装置 |
| US06/076,577 US4297722A (en) | 1978-09-18 | 1979-09-18 | Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978127835U JPS5834755Y2 (ja) | 1978-09-18 | 1978-09-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5545240U JPS5545240U (ja) | 1980-03-25 |
| JPS5834755Y2 true JPS5834755Y2 (ja) | 1983-08-04 |
Family
ID=14969830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978127835U Expired JPS5834755Y2 (ja) | 1978-09-18 | 1978-09-18 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4297722A (ja) |
| JP (1) | JPS5834755Y2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2476960A1 (fr) * | 1980-02-26 | 1981-08-28 | Thomson Csf | Procede d'encapsulation hermetique de composants electroniques a tres haute frequence, comportant la pose de traversees metalliques, dispositif realise par un tel procede |
| US4692789A (en) * | 1982-07-23 | 1987-09-08 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor apparatus |
| FR2533761B1 (fr) * | 1982-09-28 | 1985-07-05 | Thomson Csf | Combineur compact de dispositifs semi-conducteurs fonctionnant dans le domaine des hyperfrequences |
| CA1264380C (en) * | 1985-01-30 | 1990-01-09 | SEMICONDUCTOR DEVICE BOX WITH INTEGRATED GROUNDING CONDUCTOR AND SIDEWALL | |
| US5313091A (en) * | 1992-09-28 | 1994-05-17 | Sundstrand Corporation | Package for a high power electrical component |
| CN100372787C (zh) * | 2006-05-11 | 2008-03-05 | 武汉大学 | 一种无机人工生物浮岛的构建方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202925C (ja) * | 1969-04-30 | 1900-01-01 | ||
| US3404214A (en) * | 1967-07-17 | 1968-10-01 | Alloys Unltd Inc | Flat package for semiconductors |
| US3478161A (en) * | 1968-03-13 | 1969-11-11 | Rca Corp | Strip-line power transistor package |
| US3611059A (en) * | 1970-06-11 | 1971-10-05 | Rca Corp | Transistor assembly |
| US3626259A (en) * | 1970-07-15 | 1971-12-07 | Trw Inc | High-frequency semiconductor package |
| US3683241A (en) * | 1971-03-08 | 1972-08-08 | Communications Transistor Corp | Radio frequency transistor package |
| US3748544A (en) * | 1972-02-14 | 1973-07-24 | Plessey Inc | Laminated ceramic high-frequency semiconductor package |
| US3801938A (en) * | 1972-05-31 | 1974-04-02 | Trw Inc | Package for microwave semiconductor device |
| US3898594A (en) * | 1973-11-02 | 1975-08-05 | Trw Inc | Microwave semiconductor device package |
-
1978
- 1978-09-18 JP JP1978127835U patent/JPS5834755Y2/ja not_active Expired
-
1979
- 1979-09-18 US US06/076,577 patent/US4297722A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5545240U (ja) | 1980-03-25 |
| US4297722A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970010678B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| US5498901A (en) | Lead frame having layered conductive planes | |
| JPH0558658B2 (ja) | ||
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JPS60194548A (ja) | チツプキヤリヤ | |
| KR920001689A (ko) | 반도체장치 및 그 제조방법 | |
| US20200035616A1 (en) | Semiconductor Package Having an Electromagnetic Shielding Structure and Method for Producing the Same | |
| CN110783302A (zh) | 具有重叠的导电区域的半导体封装及其制造方法 | |
| JPS5834755Y2 (ja) | 半導体装置 | |
| US3838443A (en) | Microwave power transistor chip carrier | |
| USRE37416E1 (en) | Method for manufacturing a modular semiconductor power device | |
| JP3391372B2 (ja) | 絶縁物封止型電子装置及びその製造方法 | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| CN114420649A (zh) | 芯片封装结构与电子器件 | |
| JPS617656A (ja) | マルチチップパッケ−ジ | |
| JPH08162599A (ja) | 半導体装置の製造方法 | |
| JPH0955407A (ja) | テープキャリア構造 | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JPH0451489Y2 (ja) | ||
| JPS6214690Y2 (ja) | ||
| KR820001144B1 (ko) | 반도체 장치 | |
| JPS6070752A (ja) | 半導体装置の製造方法 | |
| JPS5914652A (ja) | 半導体容器 | |
| JP3136274B2 (ja) | 半導体装置 |