CN114420649A - 芯片封装结构与电子器件 - Google Patents

芯片封装结构与电子器件 Download PDF

Info

Publication number
CN114420649A
CN114420649A CN202111583534.8A CN202111583534A CN114420649A CN 114420649 A CN114420649 A CN 114420649A CN 202111583534 A CN202111583534 A CN 202111583534A CN 114420649 A CN114420649 A CN 114420649A
Authority
CN
China
Prior art keywords
base island
substrate
lead
dbc substrate
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111583534.8A
Other languages
English (en)
Inventor
祁金伟
彭虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Qianyixin Technology Co ltd
Original Assignee
Shenzhen Qianyixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Qianyixin Technology Co ltd filed Critical Shenzhen Qianyixin Technology Co ltd
Priority to CN202111583534.8A priority Critical patent/CN114420649A/zh
Publication of CN114420649A publication Critical patent/CN114420649A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供了一种芯片封装结构与电子器件。该芯片封装结构包括依次叠置的基板、DBC基板和开关器件，其中，基板包括基岛和绝缘部，基岛用于支撑DBC基板，开关器件包括本体结构、源极、漏极和栅极，源极和栅极位于本体结构的远离DBC基板的表面上，漏极位于本体结构与DBC基板接触的表面上且与DBC基板连接，源极与基岛通过引线连接。该芯片封装结构中，在没有改变开关器件源极、漏极和栅极位置的情况下，通过引线将源极和基岛连接，将开关器件的源极置于芯片封装结构的底部，使得源极和漏极之间的电阻减小，从而降低了寄生电感，进而解决了现有技术中的封装结构寄生电感大，不能满足射频应用需求的问题。

Description

芯片封装结构与电子器件
技术领域
本申请涉及芯片封装领域，具体而言，涉及一种芯片封装结构与电子器件。
背景技术
现有技术中，开关器件为垂直结构器件，即芯片底部为器件漏极，芯片顶部为器件的源极和栅极，此种封装结构的寄生电感较大，已不能满足射频应用需求。
因此，现有技术中的封装结构寄生电感大，不能满足射频应用需求的问题。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种芯片封装结构与电子器件，以解决现有技术中封装结构寄生电感大，不能满足射频应用需求的问题。
根据本发明实施例的一个方面，提供了一种芯片封装结构，包括依次叠置的基板、DBC基板和开关器件，其中，所述基板包括至少一个基岛和绝缘部，所述绝缘部围设在所述基岛的侧壁上，所述基岛用于支撑所述DBC基板，所述开关器件包括本体结构、源极、漏极和栅极，所述源极和所述栅极位于所述本体结构的远离所述DBC基板的表面上，所述漏极位于所述本体结构与所述DBC基板接触的表面上且与所述DBC基板连接，所述源极与所述基岛通过引线连接。
可选地，所述基板还包括位于所述基岛上的至少一个引线区，所述引线区包括第一金属层，所述第一金属层位于所述基岛的表面上。
可选地，所述引线区有两个，分别为第一引线区和第二引线区，所述第一引线区和所述第二引线区分别位于所述DBC基板的两侧，且所述第一引线区与所述第二引线区以所述基岛的中心成中心对称。
可选地，所述基岛有三个，分别为第一基岛、第二基岛和第三基岛，所述源极与所述第一基岛通过引线连接，所述栅极与所述第二基岛通过引线连接，所述漏极与所述第三基岛通过引线连接。
可选地，所述第二基岛与所述第三基岛分别位于所述第一基岛的两侧，并且所述第二基岛与所述第三基岛以所述基板的中心成中心对称。
可选地，所述DBC基板上包括第三引线区，所述第三引线区包括第二金属层，所述第二金属层位于所述DBC基板远离所述基板的表面上，所述第三引线区与所述第三基岛通过引线连接。
可选地，所述芯片封装结构包括封装罩体，所述封装罩体罩设在所述基板的第一表面上，且与所述基板的第一表面形成一个密闭空间，所述DBC基板和所述开关器件均位于所述密闭空间内。
可选地，所述开关器件为SiC JFET。
可选地，所述DBC基板包括依次叠置的第三金属层、陶瓷层和第四金属层，所述第四金属层与所述基岛连接。
根据本发明实施例的另一方面，还提供了一种电子器件，包括芯片封装结构，所述芯片封装结构为任一种所述的芯片封装结构。
在本发明实施例中，芯片封装结构包括依次叠置的基板、DBC基板和开关器件，其中，基板包括基岛和绝缘部，基岛用于支撑DBC基板，开关器件包括本体结构、源极、漏极和栅极，源极和栅极位于本体结构的远离DBC基板的表面上，漏极位于本体结构与DBC基板接触的表面上且与DBC基板连接，源极与基岛通过引线连接。该芯片封装结构中，在没有改变开关器件源极、漏极和栅极位置的情况下，通过引线将源极和基岛连接，将开关器件的源极置于芯片封装结构的底部，使得源极和漏极之间的电阻减小，从而降低了寄生电感，进而解决了现有技术中的封装结构寄生电感大，不能满足射频应用需求的问题。并且，由于源极位于芯片封装结构的底部，使得源极的散热面积大大增加，减小了芯片的热阻值，从而提升了芯片的散热能力与功率。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的一种芯片封装结构的剖面图；
图2示出了根据本申请的实施例的一种芯片封装结构的俯视图；
图3示出了根据本申请的实施例的另一种芯片封装结构的剖面图。
其中，上述附图包括以下附图标记：
10、基板；11、DBC基板；12、开关器件；13、基岛；14、绝缘部；15、第一引线区；16、第二引线区；17、第二基岛；18、第三基岛；19、第三引线区；20、栅极引线区；21、源极引线区；131、第一基岛。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中的封装结构寄生电感大，不能满足射频应用需求，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种芯片封装结构与电子器件。
根据本申请的实施例，提供了一种芯片封装结构。图1是根据本申请实施例的芯片封装结构的剖面图，图2是根据本申请实施例的芯片封装结构的俯视图。如图1和图2所示，该芯片封装结构包括依次叠置的基板10、DBC基板11和开关器件12，其中，上述基板10包括至少一个基岛13和绝缘部14，上述绝缘部14围设在上述基岛13的侧壁上，上述基岛13用于支撑上述DBC基板11，上述开关器件12包括本体结构、源极、漏极和栅极，上述源极和上述栅极位于上述本体结构的远离上述DBC基板11的表面上，上述漏极位于上述本体结构与上述DBC基板11接触的表面上且与上述DBC基板11连接，上述源极与上述基岛13通过引线连接。
上述的芯片封装结构包括依次叠置的基板、DBC基板和开关器件，其中，基板包括基岛和绝缘部，基岛用于支撑DBC基板，开关器件包括本体结构、源极、漏极和栅极，源极和栅极位于本体结构的远离DBC基板的表面上，漏极位于本体结构与DBC基板接触的表面上且与DBC基板连接，源极与基岛通过引线连接。该芯片封装结构中，在没有改变开关器件源极、漏极和栅极位置的情况下，通过引线将源极和基岛连接，将开关器件的源极置于芯片封装结构的底部，使得源极和漏极之间的电阻减小，从而降低了寄生电感，进而解决了现有技术中的封装结构寄生电感大，不能满足射频应用需求的问题。并且，由于源极位于芯片封装结构的底部，使得源极的散热面积大大增加，减小了芯片的热阻值，从而提升了芯片的散热能力与功率。
一种具体的实施例中，为了实现良好的机械特性与电学特性，上述基板、上述DBC基板和上述开关器件之间均采用焊料焊接，上述焊料可以为铜，但是并不限于铜，还可以为其他材料，本领域技术人员可以根据实际情况进行选择。
本申请的一种实施例中，如图2所示，上述基板10还包括位于上述基岛13上的至少一个引线区，上述引线区包括第一金属层，上述第一金属层位于上述基岛13的表面上。为了使得基岛与源极之间的引线焊接更加牢固，从而进一步提升芯片封装结构的电学性能，本实施例中，在基岛的表面上还设置了至少一个引线区，引线区包括第一金属层，将引线焊接到引线区的第一金属层上，使得引线可以更加牢固焊接到引线区上，避免引线与基岛因焊接不牢固断开，导致该电子器件不能正常工作，从而进一步提升芯片的可靠性。
上述第一金属层的材料不仅可以为铜，还可以为其他材料，例如铝，本领域技术人员可以根据实际情况来选择适合的材料。
为了进一步提升芯片的电学特性，本申请的再一种实施例中，如图2所示，上述引线区有两个，分别为第一引线区15和第二引线区16，上述第一引线区15和上述第二引线区16分别位于上述DBC基板11的两侧，且上述第一引线区15与上述第二引线区16以上述基岛13的中心成中心对称。本实施例中，上述引线区有两个，两个引线区均包括第一金属层，两个引线区以上述基岛的中心成中心对称，因为采用了对称结构，使得该芯片的寄生电感进一步减小，从而进一步提升了芯片的电学性能。
具体地，当上述基岛为圆形时，上述基岛的中心为圆心，当上述基岛为矩形时，上述基岛的中心为两条对角线的交点。当然，实际的应用中，上述基岛并不限于圆形和矩形，还可以为其他形状，上述基岛的中心需要根据基岛的形状来确定。
本申请的一种具体的实施例中，为了进一步减小寄生电感，上述两个引线区的引线数量相同。
本申请的又一种实施例中，如图3所示，上述基岛有三个，分别为第一基岛131、第二基岛17和第三基岛18，上述源极与上述第一基岛131通过引线连接，上述栅极与上述第二基岛17通过引线连接，上述漏极与上述第三基岛18通过引线连接。本实施例中，源极、漏极和栅极的基岛均位于同一平面中，这样在后续的电路设计时，多个芯片可以连接到同一层电路板上，从而提升电路板的密度。
为了进一步提升芯片的电学特性，如图2和图3所示，本申请的另一种实施例中，上述第二基岛17与上述第三基岛18分别位于上述第一基岛131的两侧，并且上述第二基岛17与上述第三基岛18以上述基板10的中心成中心对称。同样地，因为上述第二基岛和上述第三基岛以上述基板的中心成中心对称，使得该芯片的寄生电感进一步减小，从而进一步提升了芯片的电学性能。
具体地，当上述基板为圆形时，上述基板的中心为圆心，当上述基板为矩形时，上述基板的中心为两条对角线的交点。当然，实际的应用中，上述基板并不限于圆形和矩形，还可以为其他形状，上述基板的中心需要根据基板的形状来确定。
本申请的再一种实施例中，如图2所示，上述DBC基板11上包括第三引线区19，上述第三引线区19包括第二金属层，上述第二金属层位于上述DBC基板11远离上述基板10的表面上，上述第三引线区19与上述第三基岛18通过引线连接。为了使得DBC基板与漏极之间的引线焊接更加牢固，从而进一步提升芯片封装结构的电学性能，本实施例中，在DBC的表面上还设置了第三引线区，第三引线区包括第二金属层，将引线焊接到引线区的第二金属层上，使得引线可以更加牢固焊接到引线区上，避免引线与DBC基板因焊接不牢固断开，导致该电子器件不能正常工作，从而进一步提升芯片的可靠性。
同样地，上述第二金属层的材料不仅可以为铜，还可以为其他材料，例如铝，本领域技术人员可以根据实际情况来选择适合的材料。
本申请的又一种实施例中，上述芯片封装结构包括封装罩体，上述封装罩体罩设在上述基板10的第一表面上，且与上述基板10的第一表面形成一个密闭空间，上述DBC基板11和上述开关器件12均位于上述密闭空间内。本实施例中，封装罩体设在基板的第一表面上，且与基板的第一表面形成了一个密闭空间，上述DBC基板和上述开关器件均位于上述密闭空间中，可以减少电路中其他元件对本芯片的干扰，从而进一步提升芯片的可靠性。
本申请的一种具体的实施例中，上述封装罩体的材料可以为塑料，但是并不限于塑料，还可以为陶瓷，本领域技术人员可以根据实际情况来选择。
本申请的另一种实施例中上述开关器件为SiC JFET。SiC JFET器件具有更高饱和漂移速度、更高的临界击穿电压等突出优点，适合大功率、高温、高频、抗辐照应用场合，使得包括该SiC JFET的芯片可以更加满足射频应用的需求。
当然，实际的应用中，上述开关器件还可以为其他开关器件，可以根据该芯片的应用场景选择适合的开关器件。
本申请的再一种实施例中，上述DBC基板包括依次叠置的第三金属层、陶瓷层和第四金属层，上述第四金属层与上述基岛连接。为了实现更好的电学连接，本实施例中，上述DBC基板包括依次叠置的第三金属层、陶瓷层和第四金属层，因为DBC基板的上下表面均为金属层，通过焊料可以更好地与开关器件和基岛连接，从而进一步提升该芯片的可靠性，进而进一步提升芯片的电学性能。
上述第三金属层和上述第四金属层的材料可以为铜，也可以为其他材料。上述第三金属层和上述第四金属层的材料可以与上述第一金属层和上述第二金属层相同，也可以上述第一金属层和上述第二金属层不同。
本申请的一种具体的实施例中，如图2所示，为了进一步提升芯片的电学特性，上述开关器件还包括源极引线区21和栅极引线区20，上述源极引线区21与第一基岛131通过引线连接，上述栅极引线区20与第二基岛17通过引线连接。
根据本申请的实施例，还提供了一种电子器件，包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构。
上述的电子器件包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构。上述的芯片封装结构包括依次叠置的基板、DBC基板和开关器件，其中，基板包括基岛和绝缘部，基岛用于支撑DBC基板，开关器件包括本体结构、源极、漏极和栅极，源极和栅极位于本体结构的远离DBC基板的表面上，漏极位于本体结构与DBC基板接触的表面上且与DBC基板连接，源极与基岛通过引线连接。该芯片封装结构中，在没有改变开关器件源极、漏极和栅极位置的情况下，通过引线将源极和基岛连接，将开关器件的源极置于芯片封装结构的底部，使得源极和漏极之间的电阻减小，从而降低了寄生电感，进而解决了现有技术中的封装结构寄生电感大，不能满足射频应用需求的问题。并且，由于源极位于芯片的底部，使得源极的散热面积大大增加，减小了芯片的热阻值，从而提升了芯片的散热能力与功率。因此，由于该电子器件包括上述的芯片封装结构，该电子器件寄生电感较小，所以该电子器件的电学性能较好。
为了本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案和技术效果。
实施例
本实施例中的芯片封装结构的俯视图如图2所示，该芯片封装结构包括依次叠置的基板10、DBC基板11和开关器件12，上述基板10包括第一基岛131、第二基岛17和第三基岛18和绝缘部14，上述第一基岛131用于支撑上述DBC基板11，上述DBC基板11包括依次叠置的第三金属层、陶瓷层和第四金属层，上述第三金属层与上述第一基岛131连接，上述开关器件12包括本体结构、栅极引线区20、源极引线区21和漏极，上述栅极引线区20和上述源极引线区21位于上述本体结构的远离上述DBC基板11的表面上，上述漏极位于上述本体结构与上述第四金属层接触的表面上且与上述第四金属层连接，上述第一基岛131包括第一引线区15和第二引线区16，上述源极引线区21与上述第一引线区15和上述第二引线区16通过引线连接，上述栅极引线区20与上述第二基岛17通过引线连接，上述DBC基板11还包括第三引线区19，位于上述第四金属层的远离上述陶瓷层的表面上，上述第三引线区19与上述第三基岛18通过引线连接。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的芯片封装结构包括依次叠置的基板、DBC基板和开关器件，其中，基板包括基岛和绝缘部，基岛用于支撑DBC基板，开关器件包括本体结构、源极、漏极和栅极，源极和栅极位于本体结构的远离DBC基板的表面上，漏极位于本体结构与DBC基板接触的表面上且与DBC基板连接，源极与基岛通过引线连接。该芯片封装结构中，在没有改变开关器件源极、漏极和栅极位置的情况下，通过引线将源极和基岛连接，将开关器件的源极置于芯片封装结构的底部，使得源极和漏极之间的电阻减小，从而降低了寄生电感，进而解决了现有技术中的封装结构寄生电感大，不能满足射频应用需求的问题。并且，由于源极位于芯片封装结构的底部，使得源极的散热面积大大增加，减小了芯片的热阻值，从而提升了芯片的散热能力与功率。
2)、本申请的电子器件包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构。上述的芯片封装结构包括依次叠置的基板、DBC基板和开关器件，其中，基板包括基岛和绝缘部，基岛用于支撑DBC基板，开关器件包括本体结构、源极、漏极和栅极，源极和栅极位于本体结构的远离DBC基板的表面上，漏极位于本体结构与DBC基板接触的表面上且与DBC基板连接，源极与基岛通过引线连接。该芯片封装结构中，在没有改变开关器件源极、漏极和栅极位置的情况下，通过引线将源极和基岛连接，将开关器件的源极置于芯片封装结构的底部，使得源极和漏极之间的电阻减小，从而降低了寄生电感，进而解决了现有技术中的封装结构寄生电感大，不能满足射频应用需求的问题。并且，由于源极位于芯片封装结构的底部，使得源极的散热面积大大增加，减小了芯片的热阻值，从而提升了芯片的散热能力与功率。因此，由于该电子器件包括上述的芯片封装结构，该电子器件寄生电感较小，所以该电子器件的电学性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种芯片封装结构，其特征在于，包括依次叠置的基板、DBC基板和开关器件，其中，所述基板包括至少一个基岛和绝缘部，所述绝缘部围设在所述基岛的侧壁上，所述基岛用于支撑所述DBC基板，所述开关器件包括本体结构、源极、漏极和栅极，所述源极和所述栅极位于所述本体结构的远离所述DBC基板的表面上，所述漏极位于所述本体结构与所述DBC基板接触的表面上且与所述DBC基板连接，所述源极与所述基岛通过引线连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述基板还包括位于所述基岛上的至少一个引线区，所述引线区包括第一金属层，所述第一金属层位于所述基岛的表面上。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述引线区有两个，分别为第一引线区和第二引线区，所述第一引线区和所述第二引线区分别位于所述DBC基板的两侧，且所述第一引线区与所述第二引线区以所述基岛的中心成中心对称。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述基岛有三个，分别为第一基岛、第二基岛和第三基岛，所述源极与所述第一基岛通过引线连接，所述栅极与所述第二基岛通过引线连接，所述漏极与所述第三基岛通过引线连接。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述第二基岛与所述第三基岛分别位于所述第一基岛的两侧，并且所述第二基岛与所述第三基岛以所述基板的中心成中心对称。
6.根据权利要求4所述的芯片封装结构，其特征在于，所述DBC基板上包括第三引线区，所述第三引线区包括第二金属层，所述第二金属层位于所述DBC基板远离所述基板的表面上，所述第三引线区与所述第三基岛通过引线连接。
7.根据权利要求1至6中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构包括封装罩体，所述封装罩体罩设在所述基板的第一表面上，且与所述基板的第一表面形成一个密闭空间，所述DBC基板和所述开关器件均位于所述密闭空间内。
8.根据权利要求1至6中任一项所述的芯片封装结构，其特征在于，所述开关器件为SiCJFET。
9.根据权利要求1至6中任一项所述的芯片封装结构，其特征在于，所述DBC基板包括依次叠置的第三金属层、陶瓷层和第四金属层，所述第四金属层与所述基岛连接。
10.一种电子器件，包括芯片封装结构，其特征在于，所述芯片封装结构为权利要求1至9中任一项所述的芯片封装结构。
CN202111583534.8A 2021-12-22 2021-12-22 芯片封装结构与电子器件 Pending CN114420649A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111583534.8A CN114420649A (zh) 2021-12-22 2021-12-22 芯片封装结构与电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111583534.8A CN114420649A (zh) 2021-12-22 2021-12-22 芯片封装结构与电子器件

Publications (1)

Publication Number Publication Date
CN114420649A true CN114420649A (zh) 2022-04-29

Family

ID=81268355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111583534.8A Pending CN114420649A (zh) 2021-12-22 2021-12-22 芯片封装结构与电子器件

Country Status (1)

Country Link
CN (1) CN114420649A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4372810A1 (en) * 2022-11-21 2024-05-22 Infineon Technologies Austria AG A semiconductor package providing an even current distribution and stray inductance reduction and a semiconductor device module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4372810A1 (en) * 2022-11-21 2024-05-22 Infineon Technologies Austria AG A semiconductor package providing an even current distribution and stray inductance reduction and a semiconductor device module

Similar Documents

Publication Publication Date Title
JP5374831B2 (ja) 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
US6646334B2 (en) Stacked semiconductor package and fabricating method thereof
US20160126167A1 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP2008060529A (ja) 複数の電子構成部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
EP3157053B1 (en) Power module
JPH0888240A (ja) 圧接型半導体装置
JP7247574B2 (ja) 半導体装置
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
JP2003017658A (ja) 電力用半導体装置
CN114420649A (zh) 芯片封装结构与电子器件
CN112071816A (zh) 半导体封装和制造半导体封装的方法
CN114783883B (zh) 一种功率封装结构及其制造方法
GB2444978A (en) Interconnections between two substrates in power electronic package for chips and components.
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
CN114556550A (zh) 双面冷却功率封装结构
JP5683777B2 (ja) 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体
KR102016019B1 (ko) 고열전도성 반도체 패키지
CN211700252U (zh) 绝缘栅双极型晶体管装置及半导体芯片
EP3955289A1 (en) Four terminal transistor package
JP7118204B1 (ja) 半導体装置
US9362221B2 (en) Surface mountable power components
EP4113605A1 (en) Power semiconductor module arrangement
CN219085961U (zh) 一种芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination