KR20240063128A - 접합형 웨이퍼의 박리 방법 - Google Patents

접합형 웨이퍼의 박리 방법 Download PDF

Info

Publication number
KR20240063128A
KR20240063128A KR1020247010499A KR20247010499A KR20240063128A KR 20240063128 A KR20240063128 A KR 20240063128A KR 1020247010499 A KR1020247010499 A KR 1020247010499A KR 20247010499 A KR20247010499 A KR 20247010499A KR 20240063128 A KR20240063128 A KR 20240063128A
Authority
KR
South Korea
Prior art keywords
device structure
substrate
bonded
support
bonded wafer
Prior art date
Application number
KR1020247010499A
Other languages
English (en)
Inventor
준야 이시자키
마사토 야마다
요시노리 오가와
Original Assignee
신에쯔 한도타이 가부시키가이샤
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤, 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20240063128A publication Critical patent/KR20240063128A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은, 에피택셜 기능층의 한쪽의 면에 극성이 다른 2개 이상의 전극을 가진 디바이스 구조부를 갖고, 상기 디바이스 구조부가 경화형 접합재로 이종 기판으로 이루어지는 지지체와 접합된 접합형 웨이퍼로부터, 상기 지지체를 박리하는 접합형 웨이퍼의 박리 방법으로서, 상기 접합형 웨이퍼에 레이저광을 조사함으로써, 상기 경화형 접합재 및/또는 상기 경화형 접합재와 접촉하는 상기 디바이스 구조부의 표면의 적어도 일부에 레이저광을 흡수시켜, 상기 경화형 접합재 및/또는 상기 디바이스 구조부의 표면을 분해함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 접합형 웨이퍼의 박리 방법이다. 이것에 의해, 접합형 웨이퍼로서, 에피택셜 기능층의 한쪽의 면에 극성이 다른 2개 이상의 전극을 가진 디바이스 구조부를 갖고, 디바이스 구조부가 경화형 접합재로 이종 기판으로 이루어지는 지지체와 접합된다는, 경화형 접합재로 강고하게 접합된 웨이퍼의 분리에 있어서, 디바이스 구조부의 잔존율이 높은 분리 방법이 제공된다.

Description

접합형 웨이퍼의 박리 방법
본 발명은, 접합형 웨이퍼의 박리 방법에 관한 것이고, 특히, 에피택셜 웨이퍼를 이종(異種) 기판에 접합한 접합형 웨이퍼의 박리 방법에 관한 것이다.
출발 기판으로부터 에피택셜 기능층만을 분리하여, 다른 기판으로 이재(移載)하는 기술은, 출발 기판의 물성에 기인하는 제약을 완화하고, 디바이스 시스템의 설계 자유도를 올리기 위해 중요한 기술이다.
이 이재를 실현하기 위해서는, 에피택셜 기능층을 영구 기판에 접합 후, 출발 기판을 제거하고, 이재를 실현하는 기술이 필요하다.
특허문헌 1에서는, 반도체 에피택셜 기판과 가(假)지지 기판을 유전체층을 개재하여 열압착 접합하는 기술과 웨트 에칭으로 가지지 기판과 에피택셜 기능층을 분리하는 기술이 개시되어 있다.
특허문헌 2에는 접합성의 향상과는 직접 관련은 없지만, 접합 시의 일형태로서, 투명 도전층이 접착층과 기능층의 사이에 삽입되는 기술이 개시되어 있다.
그러나, 특허문헌 1에서는, 반도체 에피 기판과 상기 가지지 기판을 유전체층을 개재하여 열압착 접합하는 기술과, 웨트 에칭으로 가지지 기판과 에피택셜 기능층을 분리하는 기술이 개시되어 있지만, 가지지를 유지하기 위해서는, 열조건이 일정 이하이라는 제약이 있다. 그 때문에, 출발 기판 제거 후에 에피택셜 기능층에 디바이스를 제작하는 것에 제약이 있었다.
또, 출발 기판 제거 후에 디바이스 공정을 실시하는 경우, 오믹 접촉을 얻기 위해서 열공정은 필수이다. 그러나, 유기 접합재에 의해 접합되어 있는 상태에서 오믹 접촉이 되는 열이력을 가하면 가지지로부터 영구 접합(가지지보다도, 보다 강고한 접합)이 되어, 박리가 곤란해진다.
일본국 특개2021-27301호 공보 일본국 특개2004-158823호 공보
본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 접합형 웨이퍼로서, 에피택셜 기능층의 한쪽의 면에 극성이 다른 2개 이상의 전극을 가진 디바이스 구조부를 갖고, 디바이스 구조부가 경화형 접합재로 이종 기판으로 이루어지는 지지체와 접합된다는, 경화형 접합재로 강고하게 접합된 웨이퍼의 분리에 있어서, 디바이스 구조부의 잔존율이 높은 분리 방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 목적을 달성하기 위해서 이루어진 것이며, 에피택셜 기능층의 한쪽의 면에 극성이 다른 2개 이상의 전극을 가진 디바이스 구조부를 갖고, 상기 디바이스 구조부가 경화형 접합재로 이종 기판으로 이루어지는 지지체와 접합된 접합형 웨이퍼로부터, 상기 지지체를 박리하는 접합형 웨이퍼의 박리 방법으로서, 상기 접합형 웨이퍼에 레이저광을 조사함으로써, 상기 경화형 접합재 및/또는 상기 경화형 접합재와 접촉하는 상기 디바이스 구조부의 표면의 적어도 일부에 레이저광을 흡수시켜, 상기 경화형 접합재 및/또는 상기 디바이스 구조부의 표면을 분해함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법을 제공한다.
이와 같은 본 발명의 접합형 웨이퍼의 박리 방법으로는, 레이저광을 조사함으로써, 용이하게 지지체를 디바이스 구조부로부터 박리할 수 있다. 그 때문에, 기계 가공이나 에칭에 의해 지지체를 제거하는 것에 비해 디바이스 구조부의 잔존율(디바이스 구조부가 파괴되지 않고 잔존하는 비율)을 크게 할 수 있다.
또, 본 발명의 접합형 웨이퍼의 박리 방법으로는, 상기 에피택셜 기능층을, 발광 소자 구조를 갖는 것으로 할 수 있다.
또, 상기 에피택셜 기능층을, AlGaInP계 재료를 포함하는 것으로 할 수 있다.
본 발명은, 이들과 같은 구조를 갖는 접합형 웨이퍼의 박리에 있어서 적합하게 채용할 수 있다.
또, 본 발명의 접합형 웨이퍼의 박리 방법으로는, 상기 경화형 접합재를, 열경화성, UV 경화성, 및 상온 경화성 중 어느 것의 경화 특성을 갖는 것으로 하는 것이 바람직하다.
이 경우, 상기 경화형 접합재를, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지, 실리콘 수지 중 어느 하나를 포함하는 것으로 하는 것이 바람직하다.
본 발명의 접합형 웨이퍼의 박리 방법은, 이와 같은 경화형 접합재를 이용한 경우에, 특히 적합하다.
또, 상기 에피택셜 기능층을, 에피택셜 성장용 출발 기판이 제거되어 있는 것으로 하는 것이 바람직하다.
본 발명의 접합형 웨이퍼의 박리 방법은, 출발용 기판이 제거되어 있는 접합형 웨이퍼의 박리에 적합하게 적용할 수 있다.
또, 상기 이종 기판을, 사파이어, SiC, 합성 석영, 석영, 유리, LiTaO3, LiNbO3 중 어느 것의 재료로 이루어지는 것으로 하는 것이 바람직하다.
이와 같은 이종 기판은, 레이저에 대한 투과성이 높아지도록 선택할 수 있고, 본 발명의 접합형 웨이퍼의 박리 방법에 적합하다.
또, 상기 레이저광을, 엑시머 레이저로 하는 것이 바람직하다.
이와 같이, 레이저광으로서 엑시머 레이저를 이용함으로써, 보다 확실하게 접합형 웨이퍼의 박리를 행할 수 있다.
또, 상기 레이저 광조사 전에, 점착제를 도포한 가지지 기판을, 상기 에피택셜 기능층의 상기 접합형 웨이퍼의 상기 이종 기판과는 반대측의 면에 점착하는 것이 바람직하다.
이때, 상기 점착제를, 실리콘으로 하는 것이 바람직하다.
상기 가지지 기판을, 사파이어, SiC, 합성 석영, 석영, 유리, LiTaO3, LiNbO3 중 어느 것의 재료로 이루어지는 것으로 하는 것이 바람직하다.
이들과 같은 가지지 기판 및 점착제를 이용함으로써, 접합형 웨이퍼의 박리를 보다 원활하게 행할 수 있다.
본 발명의 접합형 웨이퍼의 박리 방법으로는, 레이저광을 조사함으로써, 용이하게 지지체를 디바이스 구조부로부터 박리할 수 있다. 레이저광의 조사에 의한 박리로는, 디바이스에 가하는 응력이 적게 든다. 그 때문에, 기계 가공이나 에칭에 의해 지지체를 제거하는 것에 비해 디바이스 구조부의 잔존율(디바이스 구조부가 파괴되지 않고 잔존하는 비율)을 크게 할 수 있다
도 1은, 접합형 웨이퍼를 제작하는 프로세스의 일부로서, 출발 기판 상에 에피택셜 기능층을 갖는 에피택셜 웨이퍼를 제작하는 공정을 나타내는 개략도이다.
도 2는, 접합형 웨이퍼를 제작하는 프로세스의 일부로서, 에피택셜 웨이퍼와 이종 기판을 접합하는 공정을 나타내는 개략도이다.
도 3은, 접합형 웨이퍼를 제작하는 프로세스의 일부로서, 출발 기판을 제거하는 공정을 나타내는 개략도이다.
도 4는, 접합형 웨이퍼를 제작하는 프로세스의 일부로서, 제 1 전극을 형성하는 공정을 나타내는 개략도이다.
도 5는, 접합형 웨이퍼를 제작하는 프로세스의 일부로서, 절결부(切欠部)을 형성하는 공정을 나타내는 개략도이다.
도 6은, 접합형 웨이퍼를 제작하는 프로세스의 일부로서, 제 2 전극을 형성하는 공정을 나타내는 개략도이다.
도 7은, 접합형 웨이퍼의 박리를 행하기 전에, 접합형 웨이퍼와 가지지 기판을 접착하는 공정을 나타내는 개략도이다.
도 8은, 본 발명의 접합형 웨이퍼의 박리 방법의 제 1 실시형태의 일례를 나타내는 개략도이다.
도 9는, 본 발명의 접합형 웨이퍼의 박리 방법의 제 2 실시형태의 일례를 나타내는 개략도이다.
이하, 본 발명을 상세하게 설명하지만, 본 발명은 이들로 한정되는 것은 아니다.
본 발명은, 에피택셜 기능층의 한쪽의 면에 극성이 다른 2개 이상의 전극을 가진 디바이스 구조부를 갖고, 상기 디바이스 구조부가 경화형 접합재로 이종 기판으로 이루어지는 지지체와 접합된 접합형 웨이퍼로부터, 상기 지지체를 박리하는 접합형 웨이퍼의 박리 방법으로서, 상기 접합형 웨이퍼에 레이저광을 조사함으로써, 상기 경화형 접합재 및/또는 상기 경화형 접합재와 접촉하는 상기 디바이스 구조부의 표면의 적어도 일부에 레이저광을 흡수시켜, 상기 경화형 접합재 및/또는 상기 디바이스 구조부의 표면을 분해함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법이다.
본 발명의 박리 방법을 적용할 수 있는 접합형 웨이퍼는, 상기와 같이, 에피택셜 기능층의 한쪽의 면에 극성이 다른 2개 이상의 전극을 가진 디바이스 구조부를 갖고 있고, 디바이스 구조부가 경화형 접합재로 이종 기판으로 이루어지는 지지체와 접합된 접합형 웨이퍼이다. 이 접합형 웨이퍼는, 예를 들면, 이하와 같이 하여 제작할 수 있지만, 이것으로 한정되지 않는다.
[제 1 실시형태]
제 1 실시형태에서는, 주로, 경화형 접합재로서 실리콘 수지를 이용하는 경우를 예시하여 설명한다.
우선, 도 1에 나타내는 바와 같이 출발 기판(10) 상에, 순차 에피택셜 성장을 행하여, 각 층을 형성한다. 이것에 의해, 에피택셜 기능층을 제작한다. 보다 구체적으로는, 이하와 같이 하여 각 층의 에피택셜 성장을 행할 수 있다. 도 1에 나타내는 바와 같이, 출발 기판(10)으로서, 제 1 도전형의 GaAs 출발 기판을 준비한 후, 제 1 도전형의 GaAs 버퍼층(11)을 적층 후, 제 1 도전형의 GaInP 제 1 에치 스톱층(12)을 예를 들면 0.3㎛, 제 1 도전형의 GaAs 제 2 에치 스톱층(13)을 예를 들면 0.3㎛, 제 1 도전형의 AlGaInP 제 1 클래드층(14)을 예를 들면 1.0㎛, 논도프의 AlGaInP 활성층(15), 제 2 도전형의 AlGaInP 제 2 클래드층(16)을 예를 들면 1.0㎛, 제 2 도전형의 GaInP 중간층(17)을 예를 들면 0.1㎛, 제 2 도전형의 GaP 윈도우층(18)을 예를 들면 4㎛, 순차 성장시킬 수 있다. 이것에 의해, 에피택셜 기능층(19)으로서의 발광 소자 구조를 갖는 에피택셜 웨이퍼(100)를 준비한다. 여기에서 AlGaInP 제 1 클래드층(14)부터 AlGaInP 제 2 클래드층(16)까지를 DH 구조부(더블 헤테로 구조부)라고 칭한다.
다음으로, 도 2에 나타내는 바와 같이, 에피택셜 웨이퍼(100)와 이종 기판(21)을, 경화형 접합재(22)로 접합한다. 이종 기판(21)은, 접합형 웨이퍼의 지지체가 되는 것이다. 보다 구체적으로는, 이하와 같이 하여 접합을 행할 수 있다. 도 2에 나타내는 바와 같이, 에피택셜 웨이퍼(100) 상에 경화형 접합재(열경화형 접합 부재)(22)로서 실리콘 수지를 스핀 코트하여, 이종 기판(21)인 사파이어 웨이퍼와 대향시켜 중첩하고, 열압착함으로써 에피택셜 웨이퍼(100)와 이종 기판(21)인 사파이어 웨이퍼를 경화형 접합재(22)인 실리콘 수지를 개재하여 접합한다. 이와 같이 하여 에피택셜 웨이퍼 접합 기판(200)을 제작한다. 스핀 코트로 실리콘 수지를 도포할 때, 설계 막 두께는 예를 들면 1.0㎛ 정도로 할 수 있다.
또한, 에피택셜 웨이퍼(100) 상에 직접, 경화형 접합재(22)를 스핀 코트하는 것으로 한정되는 것은 아니고, 에피택셜 웨이퍼(100) 상에 투명한 막을 1층 이상 적층한 후에 스핀 코트를 행해도 마찬가지의 효과가 얻어진다. 상기 투명한 막은, SiO2, SiNx 등의 절연막, 산화인듐, 산화주석, ITO(인듐주석 산화물) 등의 투명 도전막을 1층 이상 갖는 구조로 할 수 있다.
또, 이종 기판(21)은 사파이어로 한정되는 것은 아니고, 평탄성이 담보되며, 또한 레이저광의 흡수율이 낮은 재료이면 어떤 재료도 선택 가능하다. 사파이어 외, SiC, 합성 석영, 석영(천연 석영), 유리, LiTaO3, LiNbO3 등을 선택할 수 있다.
또, 경화형 접합재(22)는 실리콘 수지로 한정되는 것은 아니고, 경화성, 특히 열경화성을 갖는 것이면, 어떤 재료라도 선택 가능하다. 실리콘 수지 외, 불소 수지 등을 이용해도 된다.
다음으로, 도 3에 나타내는 바와 같이, 이종 기판(21) 상에 에피택셜 기능층(19)을 남기고, 출발 기판(10)을 제거한다. 보다 구체적으로는, 이하와 같이 하여 제거를 행할 수 있다. 도 3에 나타내는 바와 같이, GaAs 출발 기판(10)(및 GaAs 버퍼층(11))을 암모니아과수(암모니아수와 과산화수소수의 혼합) 등의 선택 에칭액에 의해 웨트 에칭 처리하여 제거하고, GaInP 제 1 에치 스톱층(12)을 노출시킨다. 다음으로 에천트를 염산계로 바꿔 GaInP 제 1 에치 스톱층(12)을 선택적으로 제거하고, GaAs 제 2 에치 스톱층(13)을 노출시킨다. 다음으로 에천트를 황산과수계로 바꿔 GaAs 제 2 에치 스톱층(13)을 선택적으로 제거하고, 제 1 클래드층(14)을 노출시킨다. 이상의 처리를 행함으로써, 에피택셜 기능층(19)(보다 구체적으로는 DH층(AlGaInP 제 1 클래드층(14)부터 AlGaInP 제 2 클래드층(16))과 윈도우층(18))을 홀딩하는 접합 기판(300)을 제작한다.
또한, 여기에서는, 경화형 접합재(22)의 두께로서, 1.0㎛의 실리콘 수지 두께를 예시했지만, 이 두께로 한정되는 것은 아니고, 이 두께 이상으로 얇아도 두꺼워도 마찬가지의 효과가 얻어진다. 단지, 실리콘 수지를 스핀 코트로 형성하고 있기 때문에, 너무 얇은 경우, 접합 처리 후의 면적 수율이 저하되는 경향이 있다. 접합 후, 90％ 이상의 면적 수율을 유지하기 위해서는 0.05㎛ 이상의 접착층 두께를 설계하는 것이 적합하다. 또, 70％ 이상의 접합 면적 수율을 유지하면 되는 것이라면, 0.01㎛ 이상의 실리콘 수지를 설계하면 된다. 단 경제 합리성으로부터 10㎛ 이하의 막 두께로 하는 것이 적합하다.
다음으로 도 4에 나타내는 바와 같이, 제 1 도전형의 AlGaInP 제 1 클래드층(14)의 일부 영역에 제 1 전극(41)을 형성한다. 제 1 전극(41)은 고반사성의 금속을 사용하는 것이 적합하고, Au계를 이용한 전극으로 할 수 있다. 이 제 1 전극(41)은, 예를 들면 AlGaInP 제 1 클래드층(14)와 접하는 금속에 AuBe계를 이용할 수 있다.
다음으로 도 5에 나타내는 바와 같이, 제 1 전극(41) 형성 후, 제 1 도전형의 AlGaInP 제 1 클래드층(14)의 제 1 전극(41)의 형성 영역 이외의 영역의 일부를 드라이 에칭 등의 방법에 의해 절결하여, 절결부에 제 2 도전형 GaP 윈도우층(18)을 노출시킨다.
또한, 도 5에서는 반도체층부만을 절결하는 경우를 예시하고 있지만, 반도체층부만을 절결하는 경우로 한정되지 않고, 경화형 접합재(22)(실리콘 수지)부까지 절결해도 되며, 이종 기판(21)부까지 절결해도 된다.
다음으로 도 6에 나타내는 바와 같이, 측면을 패시베이션(PSV)막(65)으로 피복한다. 또한 노출 영역에 제 2 전극(61)을 형성한 디바이스 구조부를 갖는 접합 기판을 제작한다. 제 2 전극(61)은 고반사성의 금속을 사용하는 것이 바람직하다. 구체적으로는 Au계를 이용할 수 있고, AuSi계로 하는 것이 바람직하다. 또한, 전술과 같이 제 2 전극(61) 형성 전에 PSV막(65)을 형성해도 되고, 제 2 전극(61) 형성 후에 PSV막(65)을 형성해도 된다. 또, 반드시 PSV막(65) 자체 형성하지 않지 않아도 된다. 제 1·제 2 전극 형성 후, 오믹 접촉을 얻기 위해, 예를 들면 400℃ 5분간의 RTA 열처리를 행한다.
이와 같이 하여, 에피택셜 기능층(19)의 한쪽의 면에 극성이 다른 2개 이상의 전극(제 1 전극(41) 및 제 2 전극(61))을 가진 디바이스 구조부가, 경화형 접합재(22)로 이종 기판(21)으로 이루어지는 지지체와 접합된 접합형 웨이퍼(디바이스 구조부를 갖는 접합 기판)(600)를 제작한다.
본 발명은, 이와 같은 접합형 웨이퍼(600)로부터, 이종 기판(21)으로 이루어지는 지지체를 박리하는 접합형 웨이퍼의 박리 방법이고, 접합형 웨이퍼(600)에 레이저광을 조사함으로써, 경화형 접합재(22) 및/또는 경화형 접합재(22)와 접촉하는 디바이스 구조부의 표면의 적어도 일부에 레이저광을 흡수시켜, 경화형 접합재(22) 및/또는 디바이스 구조부의 표면을 분해함으로써, 디바이스 구조부와 지지체를 분리시키는 것을 특징으로 한다. 제 1 실시형태에서는, 디바이스 구조부의 표면의 분해에 의한 양태를 주로 설명한다. 이 분리는 구체적으로는 이하와 같이 하여 행할 수 있다.
우선, 도 7과 같이, 레이저 광조사 전에, 점착제(72)를 도포한 가지지 기판(71)을, 에피택셜 기능층(19)의 접합형 웨이퍼의 이종 기판(21)과는 반대측의 면에 점착하는 것이 바람직하다. 이 점착은, 구체적으로는 이하와 같다. 우선, 도 7에 나타내는 바와 같이, 가지지 기판(71)으로서 합성 석영 웨이퍼 상에, 층상(層狀)의 실리콘 점착제(72)를 도포한 가지지 기판(71)을 준비하고, 접합형 웨이퍼(600)와 가지지 기판(71)을 대향시켜 압박하여, 점착제에 점착시킨다.
또한, 가지지 기판(71)으로는 합성 석영으로 한정되지 않고, 사파이어나 석영(천연 석영), 유리, SiC, LiTaO3, LiNbO3 등을 이용할 수 있다.
다음으로 도 8에 나타내는 바와 같이, 이종 기판(21)측으로부터 엑시머 레이저를 조사하고, 이종 기판(사파이어 기판)(21) 및 경화형 접합재(실리콘 수지 접합층)(22)를 투과한 레이저광을, GaP 윈도우층(18)에서 흡수시켜 분해(어블레이션)하고, 이종 기판(21)을 에피택셜 기능층(19)으로부터 박리한다.
[제 2 실시형태]
제 2 실시형태에서는, 주로, 경화형 접합재로서 BCB를 이용하는 경우를 예시하여 설명한다. 제 1 실시형태와 유사한 공정에 대해서는, 도 1∼7을 참조하고, 접합형 웨이퍼의 박리에 대해서 도 9를 참조한다.
우선, 도 1에 나타내는 바와 같이 출발 기판(10) 상에, 순차 에피택셜 성장을 행하여, 각 층을 형성한다. 이것에 의해, 에피택셜 기능층을 제작한다. 보다 구체적으로는, 이하와 같이 하여 각 층의 에피택셜 성장을 행할 수 있다. 도 1에 나타내는 바와 같이, 출발 기판(10)으로서, 제 1 도전형의 GaAs 출발 기판을 준비한 후, 제 1 도전형의 GaAs 버퍼층(11)을 적층 후, 제 1 도전형의 GaxIn1-xP(0.4≤x≤0.6) 제 1 에치 스톱층(12)을 예를 들면 0.3㎛, 제 1 도전형의 GaAs 제 2 에치 스톱층(13)을 예를 들면 0.3㎛, 제 1 도전형의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0＜y≤1) 제 1 클래드층(14)을 예를 들면 1.0㎛, 논도프의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0≤y≤0.6) 활성층(15), 제 2 도전형의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0＜y≤1) 제 2 클래드층(16)을 예를 들면 1.0㎛, 제 2 도전형의 GaInP 중간층(17)을 예를 들면 0.1㎛, 제 2 도전형의 GaP 윈도우층(18)을 예를 들면 4㎛, 순차 성장시킬 수 있다. 이것에 의해, 에피택셜 기능층(19)으로서의 발광 소자 구조를 갖는 에피택셜 웨이퍼(100)를 준비한다. 여기에서 AlGaInP 제 1 클래드층(14)부터 AlGaInP 제 2 클래드층(16)까지를 DH 구조부(더블 헤테로 구조부)라고 칭한다.
다음으로, 도 2에 나타내는 바와 같이, 에피택셜 웨이퍼(100)와 이종 기판(21)을, 경화형 접합재(22)로 접합한다. 보다 구체적으로는, 이하와 같이 하여 접합을 행할 수 있다. 도 2에 나타내는 바와 같이, 에피택셜 웨이퍼(100) 상에 경화형 접합재(열경화형 접합 부재)(22)로서 벤조시클로부텐(BCB)을 스핀 코트하여, 이종 기판(21)인 사파이어 웨이퍼와 대향시켜 중첩하고, 열압착함으로써, 에피택셜 웨이퍼(100)와 이종 기판(21)인 사파이어 웨이퍼를 경화형 접합재(22)인 BCB를 개재하여 접합한다. 이와 같이 하여, 에피택셜 웨이퍼 접합 기판(200)을 제작한다. 스핀 코트로 BCB를 도포할 때, 설계 막 두께는 예를 들면 1.0㎛ 정도로 할 수 있다.
또한, 에피택셜 웨이퍼(100) 상에 직접, 경화형 접합재(22)를 스핀 코트하는 것으로 한정되는 것은 아니고, 에피택셜 웨이퍼(100) 상에 투명한 막을 1층 이상 적층한 후에 스핀 코트를 행해도 마찬가지의 효과가 얻어지는 것은 말할 필요도 없다. 상기 투명한 막은, SiO2, SiNx 등의 절연막, 산화인듐, 산화주석, ITO(인듐주석산화물) 등의 투명 도전막을 1층 이상 갖는 구조로 할 수 있다.
또, 이종 기판(21)은 사파이어로 한정되는 것은 아니고, 평탄성이 담보되며, 또한 레이저광의 흡수율이 낮은 재료이면 어떤 재료도 선택 가능하다. 사파이어 외, SiC, 합성 석영, 석영(천연 석영), 유리, LiTaO3, LiNbO3 등을 선택할 수 있다.
또, 경화형 접합재(22)는 BCB로 한정되는 것은 아니고, 경화성을 갖는 것이면, 어떤 재료라도 선택 가능하다. BCB 외, 에폭시 수지, SOG(spin-on-glass), PI(폴리이미드, Polyimide) 등을 이용해도 된다.
다음으로, 도 3에 나타내는 바와 같이, 이종 기판(21) 상에 에피택셜 기능층(19)을 남기고, 출발 기판(10)을 제거한다. 보다 구체적으로는, 이하와 같이 하여 제거를 행할 수 있다. 도 3에 나타내는 바와 같이, GaAs 출발 기판(10) 및 GaAs 버퍼층(11)을 암모니아과수(암모니아수와 과산화수소수의 혼합) 등의 선택 에칭액에 의해 웨트 에칭 처리하여 제거하고, GaInP 제 1 에치 스톱층(12)을 노출시킨다. 다음으로 에천트를 염산계로 바꿔 GaInP 제 1 에치 스톱층(12)을 선택적으로 제거하고, GaAs 제 2 에치 스톱층(13)을 노출시킨다. 다음으로 에천트를 황산과수계로 바꿔 GaAs 제 2 에치 스톱층(13)을 선택적으로 제거하고, 제 1 클래드층(14)을 노출시킨다. 이상의 처리를 행함으로써, 에피택셜 기능층(19)(보다 구체적으로는 DH층(AlGaInP 제 1 클래드층(14)부터 AlGaInP 제 2 클래드층(16))과 윈도우층(18))을 홀딩하는 접합 기판(300)을 제작한다.
또한, 여기에서는, 경화형 접합재(22)의 두께로서, 1.0㎛의 BCB 두께를 예시했지만, 이 두께로 한정되는 것은 아니고, 이 두께 이상으로 얇아도 두꺼워도 마찬가지의 효과가 얻어진다. 단지, BCB를 스핀 코트로 형성하고 있기 때문에, 너무 얇은 경우, 접합 처리 후의 면적 수율이 저하되는 경향이 있다. 접합 후, 90％ 이상의 면적 수율을 유지하기 위해서는 0.05㎛ 이상의 접착층 두께를 설계하는 것이 적합하다. 또, 70％ 이상의 접합 면적 수율을 유지하면 되는 것이라면, 0.01㎛ 이상의 BCB를 설계하면 된다. 단 경제 합리성으로부터 10㎛ 이하의 막 두께로 하는 것이 적합하다.
다음으로 도 4에 나타내는 바와 같이, 제 1 도전형의 AlGaInP 제 1 클래드층(14)의 일부 영역에 제 1 전극(41)을 형성한다. 제 1 전극(41)은 고반사성의 금속을 사용하는 것이 적합하고, Au계를 이용한 전극으로 할 수 있다. 이 제 1 전극(41)은, 예를 들면 AlGaInP 제 1 클래드층(14)와 접하는 금속에 AuBe계를 이용할 수 있다.
다음으로 도 5에 나타내는 바와 같이, 제 1 전극(41) 형성 후, 제 1 도전형의 AlGaInP 제 1 클래드층(14)의 제 1 전극(41)의 형성 영역 이외의 영역의 일부를 드라이 에칭 등의 방법에 의해 절결하여, 절결부에 제 2 도전형 GaP 윈도우층(18)을 노출시킨다.
또한, 도 5에서는 반도체층부만을 절결하는 경우를 예시하고 있지만, 반도체부만을 절결하는 경우로 한정되지 않고, 경화형 접합재(22)(BCB)부까지 절결해도 되고, 이종 기판(21)부까지 절결해도 된다.
다음으로 도 6에 나타내는 바와 같이, 측면을 패시베이션(PSV)막(65)으로 피복한다. 또한 노출 영역에 제 2 전극(61)을 형성한 디바이스 구조부를 갖는 접합 기판을 제작한다. 제 2 전극(61)은 고반사성의 금속을 사용하는 것이 바람직하다. 구체적으로는 Au계를 이용할 수 있고, AuSi계로 하는 것이 바람직하다. 또한, 전술과 같이 제 2 전극(61) 형성 전에 PSV막(65)을 형성해도 되고, 제 2 전극(61) 형성 후에 PSV막(65)을 형성해도 된다. 또, 반드시 PSV막(65) 자체 형성하지 않지 않아도 된다. 제 1·제 2 전극 형성 후, 오믹 접촉을 얻기 위해, 예를 들면 400℃ 5분간의 RTA 열처리를 행한다.
이와 같이 하여, 에피택셜 기능층(19)의 한쪽의 면에 극성이 다른 2개 이상의 전극(제 1 전극(41) 및 제 2 전극(61))을 가진 디바이스 구조부가, 경화형 접합재(22)로 이종 기판(21)으로 이루어지는 지지체와 접합된 접합형 웨이퍼(600)를 제작한다.
본 발명은, 이와 같은 접합형 웨이퍼(600)로부터, 이종 기판(21)으로 이루어지는 지지체를 박리하는 접합형 웨이퍼의 박리 방법이고, 접합형 웨이퍼(600)에 레이저광을 조사함으로써, 경화형 접합재(22) 및/또는 경화형 접합재(22)와 접촉하는 디바이스 구조부의 표면(즉, 도 6의 경우, 윈도우층(18)의 표면)의 적어도 일부에 레이저광을 흡수시켜, 경화형 접합재(22) 및/또는 디바이스 구조부의 표면을 분해함으로써, 디바이스 구조부와 지지체를 분리시키는 것을 특징으로 한다. 제 2 실시형태에서는, 경화형 접합재(22)의 분해에 의한 양태를 주로 설명한다.
이 분리는 구체적으로는 이하와 같이 하여 행할 수 있다. 우선, 레이저 광조사 전에, 점착제를 도포한 가지지 기판을, 에피택셜 기능층의 접합형 웨이퍼의 이종 기판과는 반대측의 면에 점착하는 것이 바람직하다. 예를 들면, 도 7에 나타내는 바와 같이, 가지지 기판(71)으로서 합성 석영 웨이퍼 상에, 층상의 실리콘 점착제(72)를 도포한 가지지 기판(71)을 준비하고, 접합형 웨이퍼(600)와 가지지 기판(71)을 대향시켜 압박하여, 점착제에 점착시킨다.
또한, 가지지 기판(71)으로는 합성 석영으로 한정되지 않고, 사파이어나 석영(천연 석영), 유리, SiC, LiTaO3, LiNbO3 등을 이용할 수 있다.
다음으로 도 9에 나타내는 바와 같이, 이종 기판(사파이어 기판)(21)측으로부터 엑시머 레이저를 조사하여 이종 기판(사파이어 기판)(21)을 투과하고, 경화형 접합재(BCB 접합층)(22)에 도달한 레이저광을, BCB층(22)이 흡수하여, BCB층(22)이 분해(어블레이션)함으로써 공극을 발생시키고, 이종 기판(21)을 에피택셜 기능층(19)으로부터 박리한다.
또한, 상기와 같이, 경화형 접합재(22)로서, 실리콘 수지나 BCB 등, 주로 열경화성의 접합재를 예시했지만, UV 경화성이나 상온 경화성의 경화 특성을 갖는 것을 채용한 접합형 웨이퍼의 박리 방법으로도, 본 발명을 적용할 수 있다.
실시예
이하, 실시예 및 비교예를 들어 본 발명에 대해서 상세하게 설명하지만, 이들은 본 발명을 한정하는 것은 아니다.
(실시예 1)
n형의 GaAs 출발 기판(10) 상에, n형의 GaAs 버퍼층(11) 적층 후, n형의 GaxIn1-xP(0.4≤x≤0.6) 제 1 에치 스톱층(12)을 0.3㎛, n형의 GaAs 제 2 에치 스톱층(13)을 0.3㎛, n형의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0＜y≤1) 제 1 클래드층(14)을 1.0㎛, 논도프의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0≤y≤0.6) 활성층(15), p형의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0＜y≤1) 제 2 클래드층(16)을 1.0㎛, p형의 GaInP 중간층(17)을 0.1㎛, p형의 GaP 윈도우층(18)을 4㎛, 순차 성장한 에피택셜 기능층(19)으로서의 발광 소자 구조를 갖는 에피택셜 웨이퍼(100)를 준비했다.(도 1 참조)
다음으로 에피택셜 웨이퍼(100) 상에 열경화형 접합 부재(22)로서 실리콘 수지를 스핀 코트하여 제 1 접합층을 형성하고, 이종 기판(21)인 사파이어 기판과 대향시켜 중첩하고, 열압착함으로써, 에피택셜 웨이퍼(100)와 이종 기판(21)인 사파이어 기판을, 경화형 접합재(22)인 실리콘 수지를 개재하여 접합한 에피택셜 웨이퍼 접합 기판(제 1 화합물 반도체 접합 기판)(200)을 제작했다. 스핀 코트로 실리콘 수지를 도포할 때, 설계 막 두께는 1.0㎛로 했다.(도 2 참조)
GaAs 출발 기판(10) 및 GaAs 버퍼층(11)을 암모니아과수에 의해 웨트 에칭 처리하여 제거하고, GaInP 제 1 에치 스톱층(12)을 노출시켰다. 다음으로 에천트를 염산계로 바꿔 GaInP 제 1 에치 스톱층(12)을 선택적으로 제거하고, GaAs 제 2 에치 스톱층(13)을 노출시켰다. 다음으로 에천트를 황산과수계로 바꿔 GaAs 제 2 에치 스톱층(13)을 선택적으로 제거하고, 제 1 클래드층(14)을 노출시켰다. 이상의 처리를 행함으로써, 에피택셜 기능층(19)(보다 구체적으로는 DH층(제 1 클래드층(14)부터 제 2 클래드층(16))과 윈도우층(18))을 홀딩하는 접합 기판(제 2 화합물 반도체 접합 기판)(300)을 제작했다.(도 3 참조)
다음으로, n형의 제 1 클래드층(14)의 일부 영역에 AuBe계의 제 1 전극(41)을 형성했다.(도 4 참조)
제 1 전극 형성 후, n형의 제 1 클래드층(14)의 제 1 전극(41)의 형성 영역 이외의 영역의 일부를 드라이 에칭에 의해 절결하여, 절결부에 p형 GaP 윈도우층(18)을 노출시켰다.(도 5 참조)
다음으로 측면을 패시베이션(PSV)막(65)으로 피복하고, 노출 영역에 AuSi계의 제 2 전극(61)을 형성한 접합형 웨이퍼(디바이스 구조부를 갖는 접합 기판)(600)를 제작했다. 제 1·제 2 전극 형성 후, 오믹 접촉을 얻기 위해, 400℃ 5분간의 RTA 열처리를 행하였다.(도 6 참조)
다음으로 가지지 기판(71)으로서 합성 석영 웨이퍼 상에 층상의 실리콘 점착제(72)를 도포한 가지지 기판(71)을 준비하고, 접합형 웨이퍼(600)와 가지지 기판(71)을 대향시켜 압박하여, 점착제에 점착시켰다.(도 7 참조)
이종 기판(21)인 사파이어 기판측으로부터 엑시머 레이저를 조사하여 사파이어 기판 및 실리콘 접합층(72)을 투과한 레이저광을, p형 GaP 윈도우층(18)에서 흡수시켜 분해(어블레이션)하고, 이종 기판(21)인 사파이어 기판을 에피택셜 기능층(19)으로부터 박리했다.(도 8 참조)
(실시예 2)
n형의 GaAs 출발 기판(10) 상에, n형의 GaAs 버퍼층(11) 적층 후, n형의 GaxIn1-xP(0.4≤x≤0.6) 제 1 에치 스톱층(12)을 0.3㎛, n형의 GaAs 제 2 에치 스톱층(13)을 0.3㎛, n형의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0＜y≤1) 제 1 클래드층(14)을 1.0㎛, 논도프의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0≤y≤0.6) 활성층(15), p형의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0＜y≤1) 제 2 클래드층(16)을 1.0㎛, p형의 GaInP 중간층(17)을 0.1㎛, p형의 GaP 윈도우층(18)을 4㎛, 순차 성장한 에피택셜 기능층(19)으로서의 발광 소자 구조를 갖는 에피택셜 웨이퍼(100)를 준비했다.(도 1 참조)
에피택셜 웨이퍼(100) 상에 열경화형 접합 부재(22)로서 벤조시클로부텐(BCB)을 스핀 코트하여 제 1 접합층을 형성하고, 이종 기판(21)인 사파이어 기판과 대향시켜 중첩하고, 열압착함으로써 에피택셜 웨이퍼(100)와 이종 기판(21)인 사파이어 기판을 BCB를 개재하여 접합한 에피택셜 웨이퍼 접합 기판(제 1 화합물 반도체 접합 기판)(200)을 제작했다. 스핀 코트로 BCB를 도포할 때, 설계 막 두께는 1.0㎛로 했다.(도 2 참조)
다음으로 GaAs 출발 기판(10) 및 GaAs 버퍼층(11)을 암모니아과수 등의 선택 에칭액에 의해 웨트 에칭 처리하여 제거하고, GaInP 제 1 에치 스톱층(12)을 노출시켰다. 다음으로 에천트를 염산계로 바꿔 GaInP 제 1 에치 스톱층(12)을 선택적으로 제거하고, GaAs 제 2 에치 스톱층(13)을 노출시켰다. 다음으로 에천트를 황산과수계로 바꿔 GaAs 제 2 에치 스톱층(13)을 선택적으로 제거하고, 제 1 클래드층(14)을 노출시켰다. 이상의 처리를 행함으로써, 에피택셜 기능층(19)(보다 구체적으로는 DH층(제 1 클래드층(14)부터 제 2 클래드층(16))과 윈도우층(18))을 홀딩하는 접합 기판(제 2 화합물 반도체 접합 기판)(300)을 제작했다.(도 3 참조)
다음으로 n형의 제 1 클래드층(14)의 일부 영역에 AuBe계의 제 1 전극(41)을 형성했다.(도 4 참조)
제 1 전극 형성 후, n형의 제 1 클래드층(14)의 제 1 전극(41)의 형성 영역 이외의 영역의 일부를 드라이 에칭에 의해 절결하여, 절결부에 p형 GaP 윈도우층(18)을 노출시켰다.(도 5 참조)
측면을 패시베이션(PSV)막(65)으로 피복하고, 노출 영역에 AuSi계의 제 2 전극(61)을 형성한 접합형 웨이퍼(디바이스 구조부를 갖는 접합 기판)(600)를 제작했다.
제 1·제 2 전극 형성 후, 오믹 접촉을 얻기 위해, 400℃ 5분간의 RTA 열처리를 행하였다.(도 6 참조)
다음으로 가지지 기판(71)으로서 합성 석영 웨이퍼 상에 층상의 실리콘 점착제(72)를 도포한 가지지 기판(71)을 준비하고, 접합형 웨이퍼(600)와 가지지 기판(71)을 대향시켜 압박하여, 점착제에 점착시켰다.(도 7 참조)
이종 기판(21)인 사파이어 기판측으로부터 엑시머 레이저를 조사하여 사파이어 기판을 투과하고, BCB 접합층(72)에 도달한 레이저광을, BCB층이 흡수하여, BCB층이 분해(어블레이션)함으로써 공극을 발생시켜, 이종 기판(21)인 사파이어 기판을 에피택셜 기능층으로부터 박리했다.(도 9 참조)
(비교예)
n형의 GaAs 출발 기판 상에, n형의 GaAs 버퍼층 적층 후, n형의 GaxIn1-xP(0.4≤x≤0.6) 제 1 에치 스톱층을 0.3㎛, n형의 GaAs 제 2 에치 스톱층을 0.3㎛, n형의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0＜y≤1) 제 1 클래드층을 1.0㎛, 논도프의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0≤y≤0.6) 활성층, 제 2 도전형의 (AlyGa1-y)xIn1-xP(0.4≤x≤0.6, 0＜y≤1) 제 2 클래드층을 1.0㎛, p형의 GaInP 중간층을 0.1㎛, p형의 GaP 윈도우층(18)을 4.0㎛, 순차 성장한 에피택셜 기능층으로서 발광 소자 구조를 갖는 에피택셜 웨이퍼를 준비했다.
다음으로 에피택셜 웨이퍼 상에 열경화형 접합 부재로서 벤조시클로부텐(BCB)을 스핀 코트하여, 실리콘 웨이퍼와 대향시켜 중첩하고, 열압함으로써 에피택셜 웨이퍼와 실리콘 웨이퍼를 BCB를 개재하여 접합한 EPW 접합 기판을 제작했다. 스핀 코트로 BCB를 도포할 때, 설계 막 두께는 1.0㎛로 했다.
GaAs 출발 기판을 웨트 에칭으로 제거하고, 제 1 에치 스톱층을 노출시켜, 에천트를 바꿔 제 2 에치 스톱층을 제거하고 제 1 클래드층을 노출시켜, DH층과 윈도우층만을 홀딩하는 에피택셜 접합 기판을 제작했다.
다음으로 n형의 제 1 클래드층의 일부 영역에 AuBe계의 제 1 전극을 형성했다.
제 1 전극 형성 후, n형의 제 1 클래드층의 제 1 전극의 형성 영역 이외의 영역의 일부를 드라이 에칭에 의해 절결하여, 절결부에 p형 GaP 윈도우층을 노출시켰다.
측면을 패시베이션(PSV)막으로 피복했다. 노출 영역에 AuSi계의 제 2 전극을 형성한 접합형 웨이퍼(디바이스 구조부를 갖는 접합 기판)를 제작했다. 제 1·제 2 전극 형성 후, 오믹 접촉을 얻기 위해, 400℃ 5분간의 RTA 열처리를 행하였다.
다음으로 실리콘 웨이퍼 상에 층상의 실리콘 점착제를 도포한 가지지 기판을 준비하고, 디바이스 구조부를 갖는 접합 기판과 가지지 기판을 대향시켜 압박하여, 점착제에 점착시켰다.
실리콘 웨이퍼(이종 기판)측을 평면 연삭 등의 처리에 의해 박막 가공했다. 실리콘 웨이퍼(이종 기판) 두께가 150㎛ 이하인 막 두께에 도달한 후, 불초산계의 에칭액에 담궈 실리콘 웨이퍼(이종 기판)를 제거했다. 실리콘 웨이퍼(이종 기판) 제거 후, 애싱 처리 또는 드라이 에칭 처리로 BCB를 제거했다.
표 1에 실시예 1, 실시예 2와 비교예에 있어서의 이종 기판 제거 후의 디바이스부 잔존율을 나타낸다. 실시예 1 및 실시예 2에서는 박리 과정에 있어서, 디바이스에 가하는 응력이 적고, 양호한 디바이스부 잔존율을 나타내는 것에 대해, 비교예에 있어서는, 이종 기판의 기계 가공 시에 디바이스부에 인가되는 기계적인 응력이 크고, 가공 후의 디바이스부의 파손이 발생하기 때문에, 결과적으로, 디바이스부 잔존율이 저하하고 있다.
[표 1]
본 발명은, 상기 에피택셜 성장용 출발 기판이 불투명한 기판인 경우에 특히 유효하다. 이와 같은 불투명한 기판은 레이저가 투과하지 않거나, 또는 어블레이션 발생에 불충분한 정도밖에 레이저가 투과하지 않기 때문에, 에피택셜 성장용 출발 기판에 레이저를 조사함으로써 디바이스 구조부를 분리하는 것(레이저 리프트 오프라고도 불린다)이 곤란하다. 따라서, 에피택셜 성장용 출발 기판이 갈륨비소 기판인 경우나, 디바이스 구조부가 적색 LED인 경우에 유효하다. 이 적색 LED는 마이크로 LED여도, 미니 LED여도 된다.
또, 본 발명에 있어서의 각종 기판(에피택셜 성장용 출발 기판, 지지체, 이종 기판, 가지지 기판)은 원반 형상인 것이, 코스트면이나, 각종 장치에의 적용 용이성 등의 점에서 바람직하지만, 타원주 형상, 사각주 등의 다각주 형상 등, 다른 형상이어도 본 발명의 효과는 달성 가능하다.
또, 도 6 등에 있어서, 하나의 디바이스 구조부가 묘사되도록 설명하고 있지만, 지지체에는 복수의 디바이스 구조부가 접합되어 있어도 되고, 그들의 복수의 디바이스 구조부는 매트릭스상으로 배열하고 있어도 된다.
또, 지지체의 주면이란 수직 방향으로부터 관찰했을 경우의 디바이스 구조부의 형상은, 원형상, 타원형상, 사각형상 등의 다각형상 등을 들 수 있다. 이들 중에서도 사각형상인 것이 한번에 제조할 수 있는 디바이스 구조부를 늘릴 수 있는 점에서 바람직하다. 여기에서, 원형상, 타원형상 및 다각형상은, 엄밀한 원형상, 타원형상, 사각형상 및 다각형상을 의미하는 것은 아니고, 직선 부분·곡선 부분에 있어서의 움푹 패인 곳이나 불룩해지는 곳, 모서리부에 있어서의 모따기 형상 등도 포함되는 의미이다.
또, 디바이스 구조부를 접합하기 위한 경화물층의 두께는, 디바이스 구조부를 지지체로부터 박리하기까지의 공정에 견딜 수 있는 두께이면 된다. 즉, 지지체는 최종적으로는 박리하기 위해서, 수년에 걸치는 것과 같은 접합 신뢰성은 요구되지 않고, 비교적 얇아도 된다. 이것은 레이저 리프트 오프를 행하는데 있어서 유리하게 작용한다. 구체적으로는, 경화형 접합재에 포함되는 재료나, 접합 성능에 따르지만, 0.1∼1.0㎛인 것이 바람직하고, 0.4∼0.6㎛인 것이 보다 바람직하다.
이상, 본 발명의 실시형태에 대해서 상세하게 서술했지만, 한편으로 본 발명에 대해서 다른 시점으로 표현하면 하기 (1)∼(15), (U1)∼(U89) 및 (X1)∼(X4)와 같이 된다.
(1) 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체에 접합된 접합형 웨이퍼로서, 레이저광의 조사에 의한 디바이스 구조부의 박리에 이용되는 접합형 웨이퍼.
(2) 상기 디바이스 구조부가, 적색 LED칩인 (1)에 기재한 접합형 웨이퍼.
(3) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 (1)에 기재한 접합형 웨이퍼.
(4) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (1)에 기재한 접합형 웨이퍼.
(5) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (2)에 기재한 접합형 웨이퍼.
(6) 상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖는 (1)에 기재한 접합형 웨이퍼.
(7) 상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는 (1)에 기재한 접합형 웨이퍼.
(8) 상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (1)에 기재한 접합형 웨이퍼.
(9) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.1∼1.0㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하며,
상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (1)에 기재한 접합형 웨이퍼.
(10) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.4∼0.6㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐을 포함하며,
상기 지지체는, 사파이어 기판을 갖는 (1)에 기재한 접합형 웨이퍼.
(11) 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합형 웨이퍼로부터 상기 지지체를 박리하는 접합형 웨이퍼의 박리 방법으로서,
상기 접합형 웨이퍼의 지지체측으로부터 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
(12) 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합형 웨이퍼로부터 상기 지지체를 박리하는, 분리된 디바이스 구조부의 제조 방법으로서,
상기 접합형 웨이퍼의 지지체측으로부터 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는, 분리된 디바이스 구조부의 제조 방법.
(13) 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체에 접합된 접합체로서, 레이저광의 조사에 의한 디바이스 구조부의 박리에 이용되는 접합체.
(14) 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합체로부터, 상기 지지체를 박리하는 접합체의 박리 방법으로서,
상기 접합체의 지지체측으로부터 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는 접합체의 박리 방법.
(15) 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합체로부터 상기 지지체를 박리하는, 분리된 디바이스 구조부의 제조 방법으로서,
상기 접합체의 지지체측으로부터 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는, 분리된 디바이스 구조부의 제조 방법.
(U1) 에피택셜 기능층의 한쪽의 면에 극성이 다른 2개 이상의 전극을 가진 디바이스 구조부를 갖고, 상기 디바이스 구조부가 경화형 접합재로 이종 기판으로 이루어지는 지지체와 접합된 접합형 웨이퍼로부터, 상기 지지체를 박리하는 접합형 웨이퍼의 박리 시스템으로서,
상기 접합형 웨이퍼에 레이저 발진기로부터 발진된 레이저광을 조사함으로써, 상기 경화형 접합재 및/또는 상기 경화형 접합재와 접촉하는 상기 디바이스 구조부의 표면의 적어도 일부에 레이저광을 흡수시켜, 상기 경화형 접합재 및/또는 상기 디바이스 구조부의 표면을 분해함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 기구를 갖는 것을 특징으로 하는 접합형 웨이퍼의 박리 시스템.
(U2) 상기 에피택셜 기능층을, 발광 소자 구조를 갖는 것으로 하는 것을 특징으로 하는 (U1)에 기재한 접합형 웨이퍼의 박리 시스템.
(U3) 상기 에피택셜 기능층을, AlGaInP계 재료를 포함하는 것으로 하는 것을 특징으로 하는 (U1) 또는 (U2)에 기재한 접합형 웨이퍼의 박리 시스템.
(U4) 상기 경화형 접합재를, 열경화성, UV 경화성, 및 상온 경화성 중 어느 것의 경화 특성을 갖는 것으로 하는 것을 특징으로 하는 (U1) 또는 (U2)에 기재한 접합형 웨이퍼의 박리 시스템.
(U5) 상기 경화형 접합재를, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지, 실리콘 수지 중 어느 하나를 포함하는 것으로 하는 것을 특징으로 하는 (U1) 또는 (U2)에 기재한 접합형 웨이퍼의 박리 시스템.
(U6) 상기 에피택셜 기능층을, 에피택셜 성장용 출발 기판이 제거되어 있는 것으로 하는 것을 특징으로 하는 (U1) 또는 (U2)에 기재한 접합형 웨이퍼의 박리 시스템.
(U7) 상기 이종 기판을, 사파이어, SiC, 합성 석영, 석영, 유리, LiTaO3, LiNbO3 중 어느 것의 재료로 이루어지는 것으로 하는 것을 특징으로 하는 (U1) 또는 (U2)에 기재한 접합형 웨이퍼의 박리 시스템.
(U8) 상기 레이저광을, 엑시머 레이저로 하는 것을 특징으로 하는 (U1) 또는 (U2)에 기재한 접합형 웨이퍼의 박리 시스템.
(U9) 상기 레이저 광조사 전에, 점착제를 도포한 가지지 기판을, 상기 에피택셜 기능층의 상기 접합형 웨이퍼의 상기 이종 기판과는 반대측의 면에 점착하는 것을 특징으로 하는 (U1) 또는 (U2)에 기재한 접합형 웨이퍼의 박리 시스템.
(U10) 상기 점착제를, 실리콘으로 하는 것을 특징으로 하는 (U9)에 기재한 접합형 웨이퍼의 박리 시스템.
(U11) 상기 가지지 기판을, 사파이어, SiC, 합성 석영, 석영, 유리, LiTaO3, LiNbO3 중 어느 것의 재료로 이루어지는 것으로 하는 것을 특징으로 하는 (U1)에 기재한 접합형 웨이퍼의 박리 시스템.
(U12) 사각형상의 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체에 접합된 접합형 웨이퍼로서, 레이저광의 조사에 의한 디바이스 구조부의 박리에 이용되는 접합형 웨이퍼.
(U13) 상기 디바이스 구조부가, 적색 LED칩인 (U12)에 기재한 접합형 웨이퍼.
(U14) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 (U12)에 기재한 접합형 웨이퍼.
(U15) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U12)에 기재한 접합형 웨이퍼.
(U16) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U13)에 기재한 접합형 웨이퍼.
(U17) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U12)에 기재한 접합형 웨이퍼.
(U18) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U13)에 기재한 접합형 웨이퍼.
(U19) 상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖는 (U12)에 기재한 접합형 웨이퍼.
(U20) 상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는 (U12)에 기재한 접합형 웨이퍼.
(U21) 상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U12)에 기재한 접합형 웨이퍼.
(U22) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.1∼1.0㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하며,
상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U12)에 기재한 접합형 웨이퍼.
(U23) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.4∼0.6㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐을 포함하며,
상기 지지체는, 사파이어 기판을 갖는 (U12)에 기재한 접합형 웨이퍼.
(U24) 상기 디바이스 구조부는, 상기 지지체 상에 복수 접합되어 있고, 해당 복수의 디바이스 구조체는 매트릭스상으로 배열하고 있는 (U12)에 기재한 접합형 웨이퍼.
(U25) 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합형 웨이퍼로부터 상기 지지체를 박리하는 접합형 웨이퍼의 박리 시스템으로서,
상기 접합형 웨이퍼의 지지체측으로부터, 레이저 발진기로부터 발진된 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 기구를 갖는 것을 특징으로 하는 접합형 웨이퍼의 박리 시스템.
(U26) 상기 디바이스 구조부가, 적색 LED칩인 (U25)에 기재한 접합형 웨이퍼의 박리 시스템.
(U27) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 (U25)에 기재한 접합형 웨이퍼의 박리 시스템.
(U28) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U25)에 기재한 접합형 웨이퍼의 박리 시스템.
(U29) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U26)에 기재한 접합형 웨이퍼의 박리 시스템.
(U30) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U25)에 기재한 접합형 웨이퍼의 박리 시스템.
(U31) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U26)에 기재한 접합형 웨이퍼의 박리 시스템.
(U32) 상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖는 (U25)에 기재한 접합형 웨이퍼의 박리 시스템.
(U33) 상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는 (U25)에 기재한 접합형 웨이퍼의 박리 시스템.
(U34) 상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U25)에 기재한 접합형 웨이퍼의 박리 시스템.
(U35) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.1∼1.0㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하며,
상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U25)에 기재한 접합형 웨이퍼의 박리 시스템.
(U36) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.4∼0.6㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐을 포함하며,
상기 지지체는, 사파이어 기판을 갖는 (U25)에 기재한 접합형 웨이퍼의 박리 시스템.
(U37) 상기 디바이스 구조부는, 상기 지지체 상에 복수 접합되어 있고, 해당 복수의 디바이스 구조체는 매트릭스상으로 배열하고 있는 (U25)에 기재한 접합형 웨이퍼의 박리 시스템.
(U38) 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합형 웨이퍼로부터 상기 지지체를 박리하는, 분리된 디바이스 구조부의 제조 시스템로서,
상기 접합형 웨이퍼의 지지체측으로부터, 레이저 발진기로부터 발진된 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 기구를 갖는 것을 특징으로 하는, 분리된 디바이스 구조부의 제조 시스템.
(U39) 상기 디바이스 구조부가, 적색 LED칩인 (U38)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U40) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 (U38)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U41) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U38)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U42) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U39)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U43) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U38)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U44) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U39)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U45) 상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖는 (U38)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U46) 상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는 (U38)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U47) 상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U38)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U48) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.1∼1.0㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하며,
상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U38)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U49) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.4∼0.6㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐을 포함하며,
상기 지지체는, 사파이어 기판을 갖는 (U38)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U50) 상기 디바이스 구조부는, 상기 지지체 상에 복수 접합되어 있고, 해당 복수의 디바이스 구조체는 매트릭스상으로 배열하고 있는 (U38)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U51) 사각형상의 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체에 접합된 접합체로서, 레이저광의 조사에 의한 디바이스 구조부의 박리에 이용되는 분리된 접합체.
(U52) 상기 디바이스 구조부가, 적색 LED칩인 (U51)에 기재한 분리된 접합체.
(U53) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 (U51)에 기재한 분리된 접합체.
(U54) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U51)에 기재한 분리된 접합체.
(U55) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U52)에 기재한 분리된 접합체.
(U56) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U51)에 기재한 분리된 접합체.
(U57) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U52)에 기재한 분리된 접합체.
(U58) 상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖는 (U51)에 기재한 분리된 접합체.
(U59) 상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는 (U51)에 기재한 분리된 접합체.
(U60) 상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U51)에 기재한 분리된 접합체.
(U61) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.1∼1.0㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하며,
상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U51)에 기재한 분리된 접합체.
(U62) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.4∼0.6㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐을 포함하며,
상기 지지체는, 사파이어 기판을 갖는 (U51)에 기재한 분리된 접합체.
(U63) 상기 디바이스 구조부는, 상기 지지체 상에 복수 접합되어 있고, 해당 복수의 디바이스 구조체는 매트릭스상으로 배열하고 있는 (U51)에 기재한 분리된 접합체.
(U64) 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합체로부터, 상기 지지체를 박리하는 접합체의 박리 시스템로서,
상기 접합체의 지지체측으로부터, 레이저 발진기로부터 발진된 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 기구를 갖는 것을 특징으로 하는 접합체의 박리 시스템.
(U65) 상기 디바이스 구조부가, 적색 LED칩인 (U64)에 기재한 접합체의 박리 시스템.
(U66) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 (U64)에 기재한 접합체의 박리 시스템.
(U67) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U64)에 기재한 접합체의 박리 시스템.
(U68) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U65)에 기재한 접합체의 박리 시스템.
(U69) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U64)에 기재한 접합체의 박리 시스템.
(U70) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U65)에 기재한 접합체의 박리 시스템.
(U71) 상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖는 (U64)에 기재한 접합체의 박리 시스템.
(U72) 상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는 (U64)에 기재한 접합체의 박리 시스템.
(U73) 상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U64)에 기재한 접합체의 박리 시스템.
(U74) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.1∼1.0㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하며,
상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U64)에 기재한 접합체의 박리 시스템.
(U75) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.4∼0.6㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐을 포함하며,
상기 지지체는, 사파이어 기판을 갖는 (U64)에 기재한 접합체의 박리 시스템.
(U76) 상기 디바이스 구조부는, 상기 지지체 상에 복수 접합되어 있고, 해당 복수의 디바이스 구조체는 매트릭스상으로 배열하고 있는 (U64)에 기재한 접합체의 박리 시스템.
(U77) 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합체로부터 상기 지지체를 박리하는, 분리된 디바이스 구조부의 제조 시스템으로서,
상기 접합체의 지지체측으로부터, 레이저 발진기로부터 발진된 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 기구를 갖는 것을 특징으로 하는, 분리된 디바이스 구조부의 제조 시스템.
(U78) 상기 디바이스 구조부가, 적색 LED칩인 (U77)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U79) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 (U77)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U80) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U77)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U81) 상기 경화물층의 두께는, 0.1∼1.0㎛인 (U78)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U82) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U77)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U83) 상기 경화물층의 두께는, 0.4∼0.6㎛인 (U78)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U84) 상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖는 (U77)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U85) 상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는 (U77)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U86) 상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U77)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U87) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.1∼1.0㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하며,
상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 (U77)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U88) 상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
상기 경화물층의 두께는, 0.4∼0.6㎛이며,
상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
상기 경화형 접합재는, 벤조시클로부텐을 포함하며,
상기 지지체는, 사파이어 기판을 갖는 (U77)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(U89) 상기 디바이스 구조부는, 상기 지지체 상에 복수 접합되어 있고, 해당 복수의 디바이스 구조체는 매트릭스상으로 배열하고 있는 (U77)에 기재한 분리된 디바이스 구조부의 제조 시스템.
(X1) 디바이스 구조부가 지지체에 접합된 접합형 웨이퍼의, 레이저광의 조사에 의한 디바이스 구조부의 박리에의 응용으로서,
상기 디바이스 구조부는, 경화형 접합재의 경화물층을 개재하여 상기 지지체에 접합되는, 응용.
(X2) 디바이스 구조부가 지지체에 접합된 접합형 웨이퍼의, 레이저광의 조사에 의한 디바이스 구조부의 박리에 이용되는 접합형 웨이퍼의 제조에의 응용으로서,
상기 디바이스 구조부는, 경화형 접합재의 경화물층을 개재하여 상기 지지체에 접합되는, 응용.
(X3) 디바이스 구조부가 지지체에 접합된 접합체의, 레이저광의 조사에 의한 디바이스 구조부의 박리에의 응용으로서,
상기 디바이스 구조부는, 경화형 접합재의 경화물층을 개재하여 상기 지지체에 접합되는, 응용.
(X4) 디바이스 구조부가 지지체에 접합된 접합체의, 레이저광의 조사에 의한 디바이스 구조부의 박리에 이용되는 접합체의 제조에의 응용으로서,
상기 디바이스 구조부는, 경화형 접합재의 경화물층을 개재하여 상기 지지체에 접합되는, 응용.
전술한 많은 실시형태에 있어서의 각 구성 요건을 세분화하고, 세분화된 구성 요건을 각각 단독으로, 또는 조합하여, 이들 (1)∼(15), (U1)∼(U88) 및 (X1)∼(X4)에 도입할 수 있다. 예를 들면, 각종 기판이나 각종 층의 재료·성질·치수, 형상·형성 방법, 레이저광의 종류, 박리 방법, 디바이스 구조부의 구조 등이 대표적인 예이다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 마찬가지의 작용 효과를 나타내는 것은, 어떤 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (26)

  1. 에피택셜 기능층의 한쪽의 면에 극성이 다른 2개 이상의 전극을 가진 디바이스 구조부를 갖고, 상기 디바이스 구조부가 경화형 접합재로 이종(異種) 기판으로 이루어지는 지지체와 접합된 접합형 웨이퍼로부터, 상기 지지체를 박리하는 접합형 웨이퍼의 박리 방법으로서,
    상기 접합형 웨이퍼에 레이저광을 조사함으로써, 상기 경화형 접합재 및/또는 상기 경화형 접합재와 접촉하는 상기 디바이스 구조부의 표면의 적어도 일부에 레이저광을 흡수시켜, 상기 경화형 접합재 및/또는 상기 디바이스 구조부의 표면을 분해함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  2. 제 1 항에 있어서,
    상기 에피택셜 기능층을, 발광 소자 구조를 갖는 것으로 하는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 에피택셜 기능층을, AlGaInP계 재료를 포함하는 것으로 하는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 경화형 접합재를, 열경화성, UV 경화성, 및 상온 경화성 중 어느 것의 경화 특성을 갖는 것으로 하는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  5. 제 4 항에 있어서,
    상기 경화형 접합재를, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지, 실리콘 수지 중 어느 하나를 포함하는 것으로 하는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 에피택셜 기능층을, 에피택셜 성장용 출발 기판이 제거되어 있는 것으로 하는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 이종 기판을, 사파이어, SiC, 합성 석영, 석영, 유리, LiTaO3, LiNbO3 중 어느 것의 재료로 이루어지는 것으로 하는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 레이저광을, 엑시머 레이저로 하는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 레이저 광조사 전에, 점착제를 도포한 가(假)지지 기판을, 상기 에피택셜 기능층의 상기 접합형 웨이퍼의 상기 이종 기판과는 반대측의 면에 점착하는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  10. 제 9 항에 있어서,
    상기 점착제를, 실리콘으로 하는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 가지지 기판을, 사파이어, SiC, 합성 석영, 석영, 유리, LiTaO3, LiNbO3 중 어느 것의 재료로 이루어지는 것으로 하는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  12. 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체에 접합된 접합형 웨이퍼로서, 레이저광의 조사에 의한 상기 디바이스 구조부의 박리에 이용되는 접합형 웨이퍼.
  13. 제 12 항에 있어서,
    상기 디바이스 구조부가, 적색 LED칩인 접합형 웨이퍼.
  14. 제 12 항에 있어서,
    상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 접합형 웨이퍼.
  15. 제 12 항에 있어서,
    상기 경화물층의 두께는, 0.1∼1.0㎛인 접합형 웨이퍼.
  16. 제 13 항에 있어서,
    상기 경화물층의 두께는, 0.4∼0.6㎛인 접합형 웨이퍼.
  17. 제 12 항에 있어서,
    상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖는 접합형 웨이퍼.
  18. 제 12 항에 있어서,
    상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는 접합형 웨이퍼.
  19. 제 12 항에 있어서,
    상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 접합형 웨이퍼.
  20. 제 12 항에 있어서,
    상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
    상기 경화물층의 두께는, 0.1∼1.0㎛이며,
    상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
    상기 경화형 접합재는, 벤조시클로부텐, 폴리이미드, 불소 수지, 에폭시 수지 및 실리콘 수지로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하며,
    상기 지지체는, 사파이어 기판, SiC 기판, 합성 석영 기판, 석영 기판, 유리 기판, LiTaO3 기판 및 LiNbO3 기판으로 이루어지는 군으로부터 선택되는 적어도 하나를 갖는 접합형 웨이퍼.
  21. 제 12 항에 있어서,
    상기 디바이스 구조부가, AlGaInP계 재료를 포함하는 적색 LED칩이고,
    상기 경화물층의 두께는, 0.4∼0.6㎛이며,
    상기 디바이스 구조부는, 에피택셜 성장용 출발 기판이 제거된 에피택셜 기능층을 갖고,
    상기 경화형 접합재는, 벤조시클로부텐을 포함하며,
    상기 지지체는, 사파이어 기판을 갖는 접합형 웨이퍼.
  22. 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합형 웨이퍼로부터 상기 지지체를 박리하는 접합형 웨이퍼의 박리 방법으로서,
    상기 접합형 웨이퍼의 지지체측으로부터 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는 접합형 웨이퍼의 박리 방법.
  23. 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합형 웨이퍼로부터 상기 지지체를 박리하는, 분리된 디바이스 구조부의 제조 방법으로서,
    상기 접합형 웨이퍼의 지지체측으로부터 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는, 분리된 디바이스 구조부의 제조 방법.
  24. 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체에 접합된 접합체로서, 레이저광의 조사에 의한 디바이스 구조부의 박리에 이용되는 접합체.
  25. 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합체로부터, 상기 지지체를 박리하는 접합체의 박리 방법으로서,
    상기 접합체의 지지체측으로부터 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는 접합체의 박리 방법.
  26. 디바이스 구조부가 경화형 접합재의 경화물층을 개재하여 지지체와 접합된 접합체로부터 상기 지지체를 박리하는, 분리된 디바이스 구조부의 제조 방법으로서,
    상기 접합체의 지지체측으로부터 레이저광을 조사함으로써, 상기 디바이스 구조부와 상기 지지체를 분리시키는 것을 특징으로 하는, 분리된 디바이스 구조부의 제조 방법.
KR1020247010499A 2021-09-29 2022-09-27 접합형 웨이퍼의 박리 방법 KR20240063128A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-159760 2021-09-29
JP2021159760 2021-09-29
PCT/JP2022/035852 WO2023054321A1 (ja) 2021-09-29 2022-09-27 接合型ウェーハの剥離方法

Publications (1)

Publication Number Publication Date
KR20240063128A true KR20240063128A (ko) 2024-05-09

Family

ID=85782711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247010499A KR20240063128A (ko) 2021-09-29 2022-09-27 접합형 웨이퍼의 박리 방법

Country Status (5)

Country Link
JP (2) JP7408881B2 (ko)
KR (1) KR20240063128A (ko)
CN (2) CN118043942A (ko)
TW (2) TWM645474U (ko)
WO (1) WO2023054321A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158823A (ja) 2002-07-15 2004-06-03 Shogen Koden Kofun Yugenkoshi 接着層を有する発光ダイオード及びその製造方法
JP2021027301A (ja) 2019-08-08 2021-02-22 信越半導体株式会社 半導体基板の仮接合方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715370B2 (ja) * 2005-07-29 2011-07-06 信越半導体株式会社 発光素子及びその製造方法
WO2012155535A1 (zh) 2011-05-19 2012-11-22 晶能光电（江西）有限公司 氮化镓基薄膜芯片的生产制造方法
WO2014037829A1 (en) 2012-09-05 2014-03-13 Koninklijke Philips N.V. Laser de-bond of carrier wafer from device wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158823A (ja) 2002-07-15 2004-06-03 Shogen Koden Kofun Yugenkoshi 接着層を有する発光ダイオード及びその製造方法
JP2021027301A (ja) 2019-08-08 2021-02-22 信越半導体株式会社 半導体基板の仮接合方法

Also Published As

Publication number Publication date
JPWO2023054321A1 (ko) 2023-04-06
TW202315155A (zh) 2023-04-01
JP7408881B2 (ja) 2024-01-05
CN118043942A (zh) 2024-05-14
TWM645474U (zh) 2023-09-01
CN219591348U (zh) 2023-08-25
WO2023054321A1 (ja) 2023-04-06
JP2024029034A (ja) 2024-03-05

Similar Documents

Publication Publication Date Title
TWI726494B (zh) 分離形成於基板晶圓上之發光裝置之方法
KR101254539B1 (ko) 수직 구조 반도체 장치
JP5016808B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
US8877611B2 (en) Devices with crack stops
US8216867B2 (en) Front end scribing of light emitting diode (LED) wafers and resulting devices
US7554124B2 (en) Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof
JP5403754B2 (ja) 半導体発光装置の製造方法
US20090029499A1 (en) Method for Manufacturing Nitride Semiconductor Light Emitting Element
US20080012037A1 (en) Method for manufacturing semiconductor device
JP4597796B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
WO2010050451A1 (ja) 半導体発光素子の製造方法
JP2005244198A (ja) 半導体装置の製造方法
JP2012142508A (ja) 半導体素子用ウェハ
JP2006303034A (ja) 窒化物系半導体素子の作製方法
JP7408881B2 (ja) 接合型ウェーハの剥離方法
WO2019102738A1 (ja) 発光素子の製造方法
JP5716524B2 (ja) 発光素子の製造方法
JP6312552B2 (ja) 半導体発光素子の製造方法および半導体発光素子
US7696068B2 (en) Method for manufacturing vertical light-emitting diode
WO2018034065A1 (ja) 発光素子及び発光素子の製造方法
WO2024034480A1 (ja) マイクロｌｅｄ用接合型ウェーハの製造方法
JP3708342B2 (ja) 発光ダイオード素子の製造方法
JP2007318168A (ja) 半導体装置
JP2015130399A (ja) 発光素子及びその製造方法
JP3663100B2 (ja) 半導体装置およびその製造方法、並びに、無線通信システム