KR20240019182A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20240019182A
KR20240019182A KR1020240013195A KR20240013195A KR20240019182A KR 20240019182 A KR20240019182 A KR 20240019182A KR 1020240013195 A KR1020240013195 A KR 1020240013195A KR 20240013195 A KR20240013195 A KR 20240013195A KR 20240019182 A KR20240019182 A KR 20240019182A
Authority
KR
South Korea
Prior art keywords
electrode
layer
power supply
supply line
display device
Prior art date
Application number
KR1020240013195A
Other languages
English (en)
Inventor
이해연
곽진오
김동수
이지은
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020240013195A priority Critical patent/KR20240019182A/ko
Publication of KR20240019182A publication Critical patent/KR20240019182A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)

Abstract

본 발명의 일 실시예는, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판, 상기 디스플레이영역과 상기 주변영역에 걸쳐 상기 기판 상에 배치된 제1절연층, 상기 제1절연층으로부터 이격되도록 상기 주변영역에 배치된 제1댐, 적어도 일부가 상기 제1절연층과 상기 제1댐 사이에 위치하도록 상기 기판 상에 배치된 전극전원공급라인, 상기 제1절연층 상에 위치하며, 상기 전극전원공급라인 상으로 연장되어 상기 전극전원공급라인에 전기적으로 연결된 보호도전층, 상기 제1절연층 상에 위치하도록 상기 디스플레이영역에 배치된 화소전극, 상기 화소전극 상부에 위치하며, 상기 주변영역으로 연장되어 상기 보호도전층에 컨택하는 대향전극, 및 상기 대향전극 상에 위치하며, 상기 주변영역에서 하면이 상기 보호도전층에 컨택하는 봉지층을 포함하고, 적어도 상기 전극전원공급라인과 중첩하는 영역에서, 상기 보호도전층은 상기 봉지층의 상기 하면과 접하는 상면에 요철구조를 포함하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 구성요소들 사이의 박리가 방지되거나 최소화된 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 다양한 층들이 적층된 구성을 갖게 된다. 예컨대 유기발광 디스플레이 장치의 경우 각 부화소는 유기발광소자를 구비하는데, 유기발광소자는 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함한다. 아울러 이러한 유기발광소자를 외부로부터의 수분이나 불순물 등으로부터 보호하기 위해, 유기발광 디스플레이 장치는 유기발광소자를 덮는 봉지층 등을 구비한다. 물론, 이러한 봉지층 외에도, 유기발광 디스플레이 장치는 다양한 층들을 포함할 수 있다. 또한 유기발광 디스플레이 장치 외에 액정 디스플레이 장치 등 다른 디스플레이 장치 역시, 다양한 층들을 포함할 수 있다.
그러나 이러한 종래의 디스플레이 장치에는 제조 과정에서 또는 제조 이후의 사용 과정에서 일부 층들이 박리될 수 있다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 구성요소들 사이의 박리가 방지되거나 최소화된 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판, 상기 디스플레이영역과 상기 주변영역에 걸쳐 상기 기판 상에 배치된 제1절연층, 상기 제1절연층으로부터 이격되도록 상기 주변영역에 배치된 제1댐, 적어도 일부가 상기 제1절연층과 상기 제1댐 사이에 위치하도록 상기 기판 상에 배치된 전극전원공급라인, 상기 제1절연층 상에 위치하며, 상기 전극전원공급라인 상으로 연장되어 상기 전극전원공급라인에 전기적으로 연결된 보호도전층, 상기 제1절연층 상에 위치하도록 상기 디스플레이영역에 배치된 화소전극, 상기 화소전극 상부에 위치하며, 상기 주변영역으로 연장되어 상기 보호도전층에 컨택하는 대향전극, 및 상기 대향전극 상에 위치하며, 상기 주변영역에서 하면이 상기 보호도전층에 컨택하는 봉지층을 포함하고, 적어도 상기 전극전원공급라인과 중첩하는 영역에서, 상기 보호도전층은 상기 봉지층의 상기 하면과 접하는 상면에 요철구조를 포함하는 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 전극전원공급라인은 제1 패턴을 포함하고, 상기 보호도전층의 상기 상면은 상기 제1 패턴에 대응하는 상기 요철구조를 포함할 수 있다.
본 실시예에 있어서, 상기 전극전원공급라인과 중첩하는 영역에서, 상기 전극전원공급라인의 하부에 위치하는 층들 중 적어도 어느 하나는 제2 패턴을 포함하고, 상기 보호도전층의 상기 상면은 상기 제2 패턴에 대응하는 상기 요철구조를 포함할 수 있다.
본 실시예에 있어서, 상기 디스플레이 장치는 상기 화소전극과 전기적으로 연결된 박막트랜지스터를 더 포함하고, 상기 박막트랜지스터의 게이트 전극 상의 층간절연층은 상기 주변영역까지 연장되고, 상기 주변영역에서 상기 층간절연층은 상기 제2 패턴을 포함할 수 있다.
본 실시예에 있어서, 디스플레이 장치는, 상기 전극전원공급라인과 중첩하는 영역에서, 상기 전극전원공급라인의 하부에 더미 패턴을 포함할 수 있다.
본 실시예에 있어서, 상기 디스플레이 장치는 상기 화소전극과 전기적으로 연결되고 게이트 전극을 구비한 박막트랜지스터를 더 포함하고, 상기 더미 패턴은 상기 게이트 전극과 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 대향전극과 상기 봉지층 사이에서, 상기 대향전극 외측으로 연장되어 끝단이 상기 제1절연층 상에 위치한 캡핑층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1절연층은 상기 주변영역에서 개구를 가지며, 상기 캡핑층의 끝단은 상기 제1절연층의 끝단과 상기 개구 사이에 위치할 수 있다.
본 실시예에 있어서, 상기 제1절연층의 개구에는 상기 보호도전층이 채워질 수 있다.
본 실시예에 있어서, 상기 캡핑층과 상기 봉지층 사이에 보호층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 봉지층은 순차적으로 적층된 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함하고, 상기 제1무기봉지층의 하면과 상기 요철구조가 접할 수 있다.
본 실시예에 있어서, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 제1댐 외곽에서 서로 접할 수 있다.
본 실시예에 있어서, 상기 전극전원공급라인과 중첩하는 영역에서, 상기 제1무기봉지층은 상기 요철구조에 대응하는 상면을 가질 수 있다.
본 실시예에 있어서, 상기 제1댐과 상기 제1절연층 사이에 위치하며 적어도 일부가 상기 보호도전층 상에 위치하는 제2댐을 더 구비할 수 있다.
본 실시예에 있어서, 상기 제1댐의 상기 기판으로부터의 높이는 상기 제2댐의 상기 기판으로부터의 높이보다 높을 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 구성요소들 사이의 박리가 방지되거나 최소화된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 I-I' 및 II-II' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 3은 도 2의 디스플레이 장치의 일부 구성요소들 사이의 상관관계를 개략적으로 도시하는 개념도이다.
도 4는 도 1의 II-II' 선을 따라 취한 단면의 일 예를 개략적으로 도시하는 단면도이다.
도 5는 도 1의 II-II' 선을 따라 취한 단면의 다른 예를 개략적으로 도시하는 단면도이다.
도 6은 도 1의 II-II' 선을 따라 취한 단면의 또 다른 예를 개략적으로 도시하는 단면도이다.
도 7은 도 1의 II-II' 선을 따라 취한 단면의 또 다른 예를 개략적으로 도시하는 단면도이다.
도 8은 도 1의 II-II' 선을 따라 취한 단면의 또 다른 예를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 각 도면에서, 구성요소는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
각 구성요소의 설명에 있어서, 상(on)에 또는 하(under)에 형성되는 것으로 기재되는 경우에 있어, 상(on)과 하(under)는 직접 또는 다른 구성요소를 개재하여 형성되는 것을 모두 포함하며, 상(on) 및 하(under)에 대한 기준은 도면을 기준으로 설명한다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이고, 도 2는 도 1의 I-I' 및 II-II' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이며, 도 3은 도 2의 디스플레이 장치의 일부 구성요소들 사이의 상관관계를 개략적으로 도시하는 개념도이다.
본 실시예에 따른 디스플레이 장치(10)는 기판(100)을 비롯하여 다양한 구성요소들을 포함한다. 기판(100)은 디스플레이영역(DA)과 디스플레이영역(DA) 외측의 주변영역(PA)을 갖는다. 기판(100)은 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 기판(100)이 플렉서블 기판일 경우, 기판(100)은 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyleneterephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
선택적 실시예로 기판(100)은 두 개의 플락스틱 기판과 두 개의 플라스틱 기판 사이의 무기층을 포함하는 구조를 가질 수 있다. 두 개의 플라스틱 기판은 상술한 고분자 수지를 포함할 수 있으며, 서로 동일하거나 다른 두께를 가질 수 있다. 예를 들어, 두 개의 플라스틱 기판 각각은 폴리이미드(polyimide)를 포함하고, 3㎛ 내지 20㎛의 두께를 가질 수 있다. 무기층은 외부 이물질의 침투를 방지하는 배리어층으로서, 질화규소(SiNx) 및/또는 산화규소(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다. 무기층은 약 6000Å의 두께를 가질 수 있으나, 본 발명은 이에 한정되지 않는다.
기판(100)의 디스플레이영역(DA)에는 박막트랜지스터(210)가 배치되는데, 박막트랜지스터(210) 외에 박막트랜지스터(210)에 전기적으로 연결되는 디스플레이 소자도 배치될 수 있다. 도 2에서는 디스플레이소자로서 유기발광소자(300)를 도시하고 있다. 이하에서는 편의상 본 실시예에 따른 디스플레이 장치(10)가 디스플레이소자로서 유기발광소자(300)를 포함하는 경우에 대해 설명한다. 디스플레이소자인 유기발광소자(300)가 박막트랜지스터(210)에 전기적으로 연결된다는 것은, 유기발광소자(300)가 포함하는 화소전극(310)이 박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다. 물론 기판(100)의 주변영역(PA)에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 주변영역(PA)에 위치하는 박막트랜지스터는 예컨대 디스플레이영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(211), 게이트전극(213), 소스전극(215) 및 드레인전극(217)을 포함한다. 한편, 기판(100) 상에는 기판(100)의 면을 평탄화하기 위해 또는 반도체층(211)으로 불순물 등이 침투하는 것을 방지하기 위해, 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등으로 형성된 버퍼층(110)이 배치되고, 이 버퍼층(110) 상에 반도체층(211)이 위치하도록 할 수 있다.
반도체층(211)의 상부에는 게이트전극(213)이 배치될 수 있다. 게이트전극(213)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디윰(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 이때 반도체층(211)과 게이트전극(213)과의 절연성을 확보하기 위하여, 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등으로 형성되는 게이트절연층(120)이 반도체층(211)과 게이트전극(213) 사이에 개재될 수 있다.
게이트전극(213)의 상부에는 층간절연층(130)이 배치될 수 있는데, 이는 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등의 물질로 단층으로 형성되거나 또는 다층으로 형성될 수 있다.
층간절연층(130)의 상부에는 소스전극(215) 및 드레인전극(217)이 배치된다. 소스전극(215) 및 드레인전극(217)은 층간절연층(130)과 게이트절연층(120)에 형성되는 컨택홀을 통하여 반도체층(211)에 각각 전기적으로 연결된다.
소스전극(215) 및 드레인전극(217)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
이러한 구조의 박막트랜지스터(210) 등의 보호를 위해 박막트랜지스터(210)를 덮는 보호막(미도시)이 배치될 수 있다. 보호막은 예컨대 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 형성될 수 있다. 이러한 보호막은 단층일 수도 있고 다층일 수도 있다.
보호막 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 2에 도시된 것과 같이 박막트랜지스터(210) 상부에 유기발광소자(300)가 배치될 경우, 평탄화층(140)은 박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함하는 유기물을 포함할 수 있으나, 본 발명은 이에 한정되지 않는다. 또한, 도 2에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다. 물론 본 실시예에 따른 디스플레이 장치(10)는 보호막과 평탄화층(140)을 모두 가질 수도 있고 필요에 따라 평탄화층(140)만을 가질 수도 있다. 이러한 평탄화층(140)은 편의상 제1절연층이라 할 수 있다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는, 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 배치된다.
평탄화층(140)에는 박막트랜지스터(210)의 소스전극(215) 및 드레인전극(217) 중 적어도 어느 하나를 노출시키는 개구부가 존재하며, 이 개구부를 통해 소스전극(215) 및 드레인전극(217) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결되는 화소전극(310)이 평탄화층(140) 상에 배치된다. 화소전극(310)은 (반)투명 전극 또는 반사형 전극일 수 있다. 화소전극(310)이 (반)투명 전극일 경우에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO를 포함할 수 있다. 화소전극(310)이 반사형 전극일 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 화소전극(310)은 다양한 재질을 포함할 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 2에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 이러한 화소정의막(150)은 편의상 제2절연층이라 할 수 있다.
유기발광소자(300)의 중간층(320)은 저분자량 또는 고분자량 물질을 포함할 수 있다. 저분자량 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공 증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자량 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다.
대향전극(330)은 디스플레이영역(DA) 상부에 배치되는데, 도 2에 도시된 것과 같이 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자(300)들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다. 이러한 대향전극(330)은 (반)투명 전극 또는 반사형 전극일 수 있다. 대향전극(330)이 (반)투명 전극일 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명 도전층을 가질 수 있다. 대향전극(330)이 반사형 전극일 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층을 가질 수 있다. 물론 대향전극(330)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
유기발광소자(300)와 같은 디스플레이소자는 대향전극(330)을 구비하는바, 이미지의 디스플레이를 위해서는 이러한 대향전극(330)에 사전설정된 전기적 신호가 인가되어야 할 필요가 있다. 따라서 주변영역(PA)에는 전극전원공급라인(410)이 위치하여, 대향전극(330)에 사전설정된 전기적 신호를 전달한다.
이러한 전극전원공급라인(410)은 디스플레이영역(DA) 내의 다양한 도전층을 형성할 시 동일 물질로 동시에 형성할 수 있다. 도 2에서는 디스플레이영역(DA) 내의 박막트랜지스터(210)의 소스전극(215)과 드레인전극(217)이 층간절연층(130) 상에 위치하는 것처럼, 주변영역(PA)에서 전극전원공급라인(410)이 층간절연층(130) 상에 위치하는 것으로 도시하고 있다. 이 경우 디스플레이영역(DA) 내의 박막트랜지스터(210)의 소스전극(215)과 드레인전극(217)을 층간절연층(130) 상에 형성할 시, 동일 물질로 동시에 주변영역(PA)에서 층간절연층(130) 상에 전극전원공급라인(410)을 형성하는 것으로 이해될 수 있다. 이에 따라 전극전원공급라인(410)은 소스전극(215) 및 드레인전극(217)과 동일한 구조를 갖게 된다. 물론 본 발명이 이에 한정되는 것은 아니며, 게이트전극(213)을 형성할 시 전극전원공급라인(410)을 동일 물질로 동시에 게이트절연층(120) 상에 형성할 수도 있는 등, 다양한 변형이 가능하다.
대향전극(330)은 전극전원공급라인(410)에 직접 컨택할 수도 있고, 도 2에 도시된 것과 같이 보호도전층(420)을 통해 전극전원공급라인(410)에 전기적으로 연결될 수 있다. 즉, 제1절연층이라 할 수 있는 평탄화층(140) 상에 위치하는 보호도전층(420)이 전극전원공급라인(410) 상으로 연장되어 전극전원공급라인(410)에 전기적으로 연결되도록 할 수 있다. 이에 따라 대향전극(330)은 주변영역(PA)에서 보호도전층(420)에 컨택하고, 보호도전층(420)이 역시 주변영역(PA)에서 전극전원공급라인(410)에 컨택할 수 있다.
보호도전층(420)은 도 2에 도시된 것과 같이 평탄화층(140) 상에 위치하는바, 디스플레이영역(DA) 내에서 평탄화층(140) 상에 위치하는 구성요소와 동일 물질로 동시에 형성할 수 있다. 구체적으로, 디스플레이영역(DA) 내의 화소전극(310)을 평탄화층(140) 상에 형성할 시, 동일 물질로 동시에 주변영역(PA)에서 평탄화층(140) 상에 보호도전층(420)을 형성할 수 있다. 이에 따라 보호도전층(420)은 화소전극(310)과 동일한 구조를 갖게 된다. 이러한 보호도전층(420)은 도 2에 도시된 것과 같이 평탄화층(140)에 의해 덮이지 않고 노출된 전극전원공급라인(410)의 부분을 덮을 수 있다.
한편, 외부로부터의 산소나 수분 등의 불순물이 평탄화층(140)을 통해 디스플레이영역(DA) 내로 침투하는 것을 방지하기 위해, 도 2에 도시된 것과 같이 평탄화층(140)이 주변영역(PA)에서 개구(140b)를 갖도록 할 수 있다. 또한, 보호도전층(420)을 형성할 시 보호도전층(420)이 이 개구(140b)를 채우도록 할 수 있다. 이를 통해 주변영역(PA)의 평탄화층(140)에 침투한 불순물이 디스플레이영역(DA) 내의 평탄화층(140)으로 침투하는 것을 효과적으로 방지할 수 있다.
평탄화층(140)이 갖는 개구(140b)는 다양한 형상을 가질 수 있다. 예컨대 도 3에서는 평탄화층(140)이 디스플레이영역(DA) 외측에서 그 가장자리 둘레를 따라 서로 이격된 복수개의 개구(140b)들을 포함하는 것으로 도시하고 있다. 물론 이와 달리 평탄화층(140)이 디스플레이영역(DA) 외측에서 그 가장자리를 따라 디스플레이영역(DA)을 끊김 없이 둘러싸는 개구(140b)를 가질 수도 있다. 그리고 디스플레이영역(DA)을 끊김 없이 둘러싸는 개구(140b)를 복수 개 가질 수도 있다.
대향전극(330) 상에는 유기발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 하는 캡핑층(160)이 위치한다. 캡핑층(160)은 대향전극(330)을 덮으며, 대향전극(330) 외측으로 연장되어 캡핑층(160)의 끝단(160a)이 제1절연층이라 할 수 있는 평탄화층(140) 상에 위치한다. 구체적으로, 캡핑층(160)의 끝단(160a)이 평탄화층(140)의 개구(140b)와 평탄화층(140)의 끝단(140a) 사이에 위치한다. 즉, 캡핑층(160)은 대향전극(330) 외측에서 대향전극(330) 하부에 위치한 보호도전층(420)에 컨택할 수 있다. 대향전극(330)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측으로 연장되므로, 캡핑층(160) 역시 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측의 주변영역(PA)에까지 연장된다. 이러한 캡핑층(160)은 유기물을 포함한다.
캡핑층(160) 상부에는 봉지층(500)이 위치한다. 봉지층(500)은 외부로부터의 수분이나 산소 등으로부터 유기발광소자(300)를 보호하는 역할을 한다. 이를 위해 봉지층(500)은 유기발광소자(300)가 위치하는 디스플레이영역(DA)은 물론 디스플레이영역(DA) 외측의 주변영역(PA)에까지 연장된 형상을 갖는다. 이러한 봉지층(500)은 도 2에 도시된 것과 같이 다층구조를 가질 수 있다. 구체적으로, 봉지층(500)은 제1무기봉지층(510), 유기봉지층(520) 및 제2무기봉지층(530)을 포함할 수 있다.
제1무기봉지층(510)은 캡핑층(160)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제1무기봉지층(510)은 그 하부의 구조물을 따라 형성될 수 있다.
유기봉지층(520)은 제1무기봉지층(510)을 덮으며 충분한 두께를 가져, 유기봉지층(520)의 상면은 디스플레이영역(DA) 전반에 걸쳐서 실질적으로 평탄할 수 있다. 이러한 유기봉지층(520)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
제2무기봉지층(530)은 유기봉지층(520)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 제1무기봉지층(510)과 제2무기봉지층(530)은 유기봉지층(520) 보다 큰 면적을 가지며, 유기봉지층(520) 외측으로 서로 접할 수 있다. 즉, 제1무기봉지층(510)과 제2무기봉지층(530)에 의해 유기봉지층(520)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(500)은 제1무기봉지층(510), 유기봉지층(520) 및 제2무기봉지층(530)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(500) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(510)과 유기봉지층(520) 사이에서 또는 유기봉지층(520)과 제2무기봉지층(530) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
한편, 이와 같은 봉지층(500)을 형성하는 과정에서 그 하부의 구조물들이 손상될 수도 있다. 예컨대 제1무기봉지층(510)은 화학기상증착법을 이용하여 형성할 수 있는데, 이러한 화학기상증착법을 이용하여 제1무기봉지층(510)을 형성할 시 제1무기봉지층(510)이 형성되는 그 직하의 층이 손상될 수 있다. 따라서 제1무기봉지층(510)을 캡핑층(160) 상에 직접 형성하게 되면, 유기발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 하는 캡핑층(160)이 손상되어 디스플레이 장치의 광효율이 저하될 수 있다. 따라서 봉지층(500)을 형성하는 과정에서 캡핑층(160)이 손상되는 것을 방지하기 위해, 캡핑층(160)과 봉지층(500) 사이에 보호층(170)이 개재되도록 할 수 있다. 이러한 보호층(170)은 LiF를 포함할 수 있다.
전술한 것과 같이 캡핑층(160)은 디스플레이영역(DA)은 물론 그 외측의 주변영역(PA)에까지 연장되며, 적어도 디스플레이영역(DA) 내에서 캡핑층(160)이 손상되는 것을 방지하기 위해, 보호층(170) 역시 디스플레이영역(DA)은 물론 그 외측의 주변영역(PA)에까지 연장된다. 이때, 디스플레이영역(DA) 외측의 주변영역(PA)에서는 캡핑층(160)이 일부 손상된다 하더라도, 주변영역(PA)에는 디스플레이소자가 존재하지 않기에 사용자가 인식하는 이미지의 품질 저하는 발생하지 않게 된다. 따라서 도 2 및 도 3에 도시된 것과 같이, 보호층(170)은 적어도 디스플레이영역(DA) 외측으로 연장되되 그 끝단(170a)은 캡핑층(160)의 끝단(160a)보다는 디스플레이영역(DA)에 인접하도록 위치해도 무방하다. 다만, 본 발명은 이에 한하지 않으며, 보호층(170)은 캡핑층(160)을 완전히 덮도록 형성되어, 보호층(170)의 끝단(170a)이 캡핑층(160)의 끝단(160a)보다 외곽에 위치할 수 있다.
한편, 봉지층(500)을 형성할 시, 구체적으로 유기봉지층(520)을 형성할 시 유기봉지층(520) 형성용 물질이 사전설정된 영역 내에 위치하도록 한정하는 것이 필요하다. 이를 위해 도 2에 도시된 것과 같이 제1댐(610)이 주변영역(PA)에 위치하도록 할 수 있다. 구체적으로, 버퍼층(110), 게이트절연층(120) 및 층간절연층(130)은 물론, 제1절연층이라 할 수 있는 평탄화층(140)은 도 2에 도시된 것과 같이 기판(100)의 디스플레이영역(DA)은 물론 주변영역(PA)에도 존재할 수 있다. 제1댐(610)은 이러한 평탄화층(140)으로부터 이격되도록 주변영역(PA)에 위치한다.
제1댐(610)은 다층구조를 가질 수 있다. 일 예로, 제1댐(610)은 기판(100)에 가까운 부분에서부터 멀어지는 방향으로 제1층(611), 제2층(613) 및 제3층(615)을 포함할 수 있다. 제1층(611)은 디스플레이영역(DA)의 제1절연층이라 할 수 있는 평탄화층(140)을 형성할 시 동일 물질로 동시에 형성될 수 있고, 제2층(613)은 디스플레이영역(DA)의 제2절연층이라 할 수 있는 화소정의막(150)을 형성할 시 동일 물질로 동시에 형성할 수 있다. 제3층(615)은 제2층(613)과 동일 물질로 제2층(613) 상에 추가로 형성할 수 있다.
제1댐(610)은 제조과정에서 유기발광소자(300)의 중간층(320)이나 대향전극(330)을 형성할 시 또는 그 이후의 캡핑층(160)이나 보호층(170)을 형성할 시 사용되는 마스크들을 지지하는 역할을 하며, 이 과정에서 그 전에 형성된 구성요소들이 마스크에 컨택하여 손상되는 것을 방지할 수 있다. 또한, 제1댐(610)은 제1무기봉지층(510) 상의 유기봉지층(520)의 형성시 유기봉지층(520) 형성용 물질이 기판(100) 가장자리 방향으로 이동하지 않도록 할 수 있다. 뿐만 아니라, 제1댐(610)이 평탄화층(140)과 이격되어 위치함으로써, 외부로부터 수분이 유기 물질로 이루어진 평탄화층(140)을 따라 디스플레이영역(DA) 내로 침투하는 것을 방지할 수 있다.
한편, 봉지층(500)의 제1무기봉지층(510)은 도 2에 도시된 것처럼 제1댐(610)을 덮어 제1댐(610) 외측까지 연장되고, 제1댐(610) 외측에서 층간절연층(130)에 컨택할 수 있다. 제1무기봉지층(510)과 층간절연층(130)은 무기물로 형성되기에, 제1무기봉지층(510)과 층간절연층(130)은 우수한 접합력을 가질 수 있다.
또한, 캡핑층(160)의 끝단(160a)과 제1댐(610) 사이 에서, 봉지층(500)의 최하면이 보호도전층(420)에 컨택한다. 즉, 봉지층(500)의 최하층인 제1무기봉지층(510)이 화소전극(310)과 동일 물질로 형성되는 보호도전층(420)과 컨택하므로, 봉지층(500)과 그 하부층의 접합 상태가 우수하게 유지될 수 있다.
만일 유기물을 포함하는 캡핑층(160)의 끝단(160a)이 평탄화층(140)의 끝단(140a)을 넘어 제1댐(610)까지 연장된다면, 제1댐(610) 안쪽 영역에서는 봉지층(500)이 유기물로 형성된 층과 접하게 되고, 그 결과 봉지층(500)과 그 하부층의 접합력이 낮아질 수밖에 없다. 하지만 본 실시예에 따른 디스플레이 장치(10)의 경우에는 제1댐(610) 외측에서는 물론 평탄화층(140)의 끝단(140a)에서 제1댐(610) 사이의 영역에서도 봉지층(500)과 그 하부층의 접합력이 높게 유지되도록 함으로써, 제조과정이나 제조 이후의 사용 과정에서 봉지층(500)이 하부층으로부터 박리되는 것을 효과적으로 방지하거나 최소화할 수 있다.
뿐만 아니라, 보호도전층(420)은 상면의 적어도 일부에 요철구조(422)를 포함할 수 있다. 구체적으로, 보호도전층(420)은 봉지층(500)과 직접 접하는 평탄화층(140)의 끝단(140a)에서 제1댐(610) 사이의 영역 즉, 전극전원공급라인(410)과 중첩하는 영역에서 요철구조(422)를 포함할 수 있다. 요철구조(422)는 보호도전층(420)의 상면을 비평탄화하게 하여, 보호도전층(420) 상면의 면적을 증가시킬 수 있다. 따라서, 동일한 물질로 형성되는 화소전극(310)과 보호도전층(420)은 서로 상이한 표면 거칠기를 가질 수 있다. 구체적으로, 화소전극(310) 상면의 표면 거칠기보다 보호도전층(420) 상면의 표면 거칠기가 더 크게 형성된다. 이에 의해, 봉지층(500)과 그 하부층의 접합 면적이 증가하여 봉지층(500)과 그 하부층의 접합력은 더욱 우수해질 수 있다.
요철구조(422)는 다양한 형상 또는 패턴을 가질 수 있다. 일 예로, 요철구조(422)는 보호도전층(420)의 상면에 직접 형성될 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 요철구조(422)는 다양한 방법에 의해 보호도전층(420)의 상면에 형성될 수 있다. 이에 대하여서는 도 4 내지 도 7을 참조하여 후술한다.
한편, 도면에 도시하지는 않았으나, 적어도 평탄화층(140)의 끝단(140a)에서 제1댐(610) 사이에서, 제1무기봉지층(510)은 보호도전층(420)의 상면에 포함된 요철구조(422)에 대응하는 상면을 가질 수 있으며, 이에 의해 제1 무기봉지층(510)과 제2 무기봉지층(530) 간의 접합면적이 향상되어, 제1 무기봉지층(510)과 제2 무기봉지층(530) 간의 접합력이 향상될 수 있다.
도 4는 도 1의 II-II' 선을 따라 취한 단면의 일 예를 개략적으로 도시하는 단면도이다.
도 4의 디스플레이 장치(10B)가 도 1 내지 도 3의 실시예에 따른 디스플레이 장치(10)와 상이한 점은, 전극전원공급라인(410)의 형상이다. 도 4를 참조하면, 디스플레이 장치(10B)의 전극전원공급라인(410)은 제1 패턴(412)을 포함할 수 있다. 제1 패턴(412)은 전극전원공급라인(410)의 상면을 비평탄하게 하며, 이에 의해 전극전원공급라인(410) 상에 형성되는 보호도전층(420)은 전극전원공급라인(410)과 중첩하는 영역에서 전극전원공급라인(410)의 상면의 제1 패턴(412)에 대응하는 상면을 가짐으로써, 보호도전층(420)은 상면에 요철구조(422)를 포함하도록 형성될 수 있다. 따라서, 제1 무기봉지층(510)과 제2 무기봉지층(530) 간의 접합면적이 향상되어, 보호도전층(420)과 보호도전층(420)과 접하는 제1무기봉지층(510) 간의 접합력이 더욱 우수해 질 수 있다.
일 예로, 제1 패턴(412)은 전극전원공급라인(410)의 상면에 직접 형성된 요철 구조일 수 있다. 다른 예로, 제1 패턴(412)은 전극전원공급라인(410)을 관통하는 복수의 홀들을 포함할 수 있다. 이때, 복수의 홀들 각각의 형상은 원형, 다각형등 다양한 형상을 가질 수 있고, 복수의 홀들은 서로 규칙적 또는 불규칙적으로 배열될 수 있다.
또한, 도면에 도시하지는 않았으나, 제1무기봉지층(510)은 보호도전층(420)의 상면에 포함된 요철구조(422)에 대응하는 상면을 가질 수 있으며, 이에 의해 제1 무기봉지층(510)과 제2 무기봉지층(530) 간의 접합력이 향상될 수 있다.
도 5는 도 1의 II-II' 선을 따라 취한 단면의 다른 예를 개략적으로 도시하는 단면도이다.
도 5의 디스플레이 장치(10C)를 참조하면, 전극전원공급라인(410)과 중첩하는 영역에서 전극전원공급라인(410)의 하부에 위치하는 층들 중 적어도 어느 하나는 제2 패턴(132)을 포함하고, 이에 의해 보호도전층(420)의 상면에는 요철구조(422)가 형성될 수 있다. 일 예로, 제2 패턴(132)은 층간절연층(130)과 동일한 재질을 포함할 수 있으며, 층간절연층(130)의 형성시 동시에 형성될 수 있다.
구체적으로, 전극전원공급라인(410)과 중첩하는 영역에서 층간절연층(130)이 제2 패턴(132)을 포함하면, 그 영역에서 층간절연층(130) 상에 적층되는 전극전원공급라인(410)은 제2 패턴(132)에 대응하여 형성됨으로써, 전극전원공급라인(410)의 상면에는 제2 패턴(132)에 대응하는 제1 패턴(412)이 형성될 수 있다. 그 결과, 전극전원공급라인(410) 상에 형성되는 보호도전층(420)은 전극전원공급라인(410)의 제1 패턴(412)에 대응하는 상면을 가짐으로써, 보호도전층(420)은 상면에 요철구조(422)를 포함하도록 형성되고, 보호도전층(420)과 제1무기봉지층(510) 간의 접합면적이 증가하여, 보호도전층(420)과 제1무기봉지층(510) 간의 접합력이 향상될 수 있다.
다만, 본 발명은 이에 한하지 않으며, 제2 패턴(132)은 층간절연층(130) 하부에 위치하는 게이트절연층(도 2의 120)에 포함될 수도 있다. 또한, 도면에 도시하지는 않았으나, 제1무기봉지층(510)은 보호도전층(420)의 상면에 포함된 요철구조(422)에 대응하는 상면을 가질 수 있으며, 이에 의해 제1 무기봉지층(510)과 제2 무기봉지층(530) 간의 접합력이 향상될 수 있다.
도 6은 도 1의 II-II' 선을 따라 취한 단면의 또 다른 예를 개략적으로 도시하는 단면도이다.
도 6의 디스플레이 장치(10D)를 참조하면, 디스플레이 장치(10D)는 전극전원공급라인(410)과 중첩하는 영역에서 전극전원공급라인(410)의 하부에 더미 패턴(215)을 포함할 수 있다. 일 예로, 더미 패턴(215)은 게이트절연층(120) 상에 위치할 수 있다. 이 경우, 디스플레이영역(도 1의 DA) 내의 박막트랜지스터(도 2의 210)의 게이트 전극(도 2의 213)을 게이트절연층(120) 상에 형성할 시, 동일 물질로 동시에 주변영역(도 1의 PA)에서 게이트절연층(120) 상에 더미 패턴(215)을 형성하는 것으로 이해될 수 있다.
더미 패턴(215)은 다양한 형상을 가질 수 있다. 일 예로, 더미 패턴(215)은 서로 전기적으로 절연상태인 패턴들이 서로 규칙적 또는 불규치적으로 배열될 수 있으며, 이때, 상기 패턴들은 원형, 다각형등 다양한 형상을 가질 수 있다.
이와 같이, 전극전원공급라인(410)과 중첩하는 영역에서 게이트절연층(120) 상에 더미 패턴(215)이 형성되면, 게이트절연층(120) 상에 순차적으로 적층되는 층간절연층(130), 전극전원공급라인(410), 및 보호도전층(420)은 더미 패턴(215)에 상응하는 형상으로 형성될 수 있다. 따라서, 보호도전층(420)의 상면은 더미 패턴(215)에 대응하는 요철구조(422)를 포함할 수 있으며, 이에 의해 보호도전층(420)과 제1무기봉지층(510) 간의 접합력이 향상될 수 있다. 한편, 도면에 도시하지는 않았으나, 전극전원공급라인(410)과 중첩하는 영역에서 제1무기봉지층(510)은 보호도전층(420)의 상면에 포함된 요철구조(422)에 대응하는 상면을 가질 수 있으며, 이에 의해 제1 무기봉지층(510)과 제2 무기봉지층(530) 간의 접합력이 향상될 수 있다.
도 7은 도 1의 II-II' 선을 따라 취한 단면의 또 다른 예를 개략적으로 도시하는 단면도이다.
도 7의 디스플레이 장치(10E)를 참조하면, 디스플레이 장치(10E)는 전극전원공급라인(410)과 중첩하는 영역에서 전극전원공급라인(410)의 하부에 제1 더미 패턴(215a)과 제2 더미패턴(215b)을 포함할 수 있다. 일 예로, 박막트랜지스터(도 2의 210)와 전기적으로 연결되는 스토리지 커패시터는 제1 전극과 제2 전극을 포함할 수 있는데, 제1 더미 패턴(215a)은 스토리지 커패시터의 제1 전극과 동일한 층에 위치할 수 있으며 제2 더미 패턴(215b)은 스토리지 커패시터의 제2 전극과 동일한 층에 위치할 수 있다.
보다 구체적으로, 제1 더미 패턴(215a)은 게이트절연층(120) 상에 위치할 수 있으며, 제2 더미 패턴(215b)은 스토리지 커패시터의 제1 전극과 제2 전극 사이에 개재된 제1 층간 절연막(130b) 상에 위치할 수 있다. 또한, 제2 더미 패턴(215b)은 스토리지 커패시터의 제2 전극 상에 형성된 제2 층간 절연막(130b)에 의하여 덮일 수 있다. 한편, 제1 더미 패턴(215a)과 제2 더미 패턴(215b)은 서로 중첩하지 않고, 서로 어긋난 위치에 배치될 수 있다. 즉, 제1 더미 패턴(215a)과 제2 더미 패턴(215b)은 디스플레이 장치(10E)의 외곽을 향하는 방향을 따라 서로 교번적으로 배치될 수 있다.
이와 같이, 전극전원공급라인(410)과 중첩하는 영역에서 제1 더미 패턴(215a)과 제2 더미 패턴(215b)이 서로 교번적으로 배치되면, 게이트절연층(120) 상에 순차적으로 적층되는 제1, 2 층간절연층(130a, 130b), 전극전원공급라인(410), 및 보호도전층(420)은 제1, 2 더미 패턴(215a, 215b)과 상응하는 형상으로 형성될 수 있다. 따라서, 보호도전층(420)의 상면은 요철구조(422)를 포함할 수 있으며, 이에 의해 보호도전층(420)과 제1무기봉지층(510) 간의 접합력이 향상될 수 있다. 한편, 도면에 도시하지는 않았으나, 전극전원공급라인(410)과 중첩하는 영역에서 제1무기봉지층(510)은 보호도전층(420)의 상면에 포함된 요철구조(422)에 대응하는 상면을 가질 수 있으며, 이에 의해 제1 무기봉지층(510)과 제2 무기봉지층(530) 간의 접합력이 향상될 수 있다.
도 8은 도 1의 II-II' 선을 따라 취한 단면의 또 다른 예를 개략적으로 도시하는 단면도이다.
도 8의 디스플레이 장치(10F)가 도 1 내지 도 3의 실시예에 따른 디스플레이 장치(10)와 상이한 점은, 제2댐(620)을 더 포함하는 점이다. 제2댐(620)은 평탄화층(140)으로부터 이격되고, 제1댐(610) 내측에 위치할 수 있다. 즉, 제2댐(620)은 전극전원공급라인(410) 상의 보호도전층(420) 부분 상에 위치할 수 있다.
전술한 바와 같이, 제1댐(610)은 제1층(611), 제2층(613) 및 제3층(615)이 적층된 구성을 구성을 가질 수 있는데, 이때, 제2댐(620)은 제1댐(610)의 제2층(613)과 동일 물질로 동시에 형성될 수 있는 하층(623)과, 하층(623) 상에 위치하며 제1댐(610)의 제3층(615)과 동일 물질로 동시에 형성될 수 있는 상층(625)을 포함할 수 함으로써, 제1댐(610)보다 낮은 높이를 가질 수 있다. 여기서, 제1댐(610)과 제2댐(620)의 높이들은 기판(도 1의 100)으로부터의 높이를 의미한다.
제2댐(620)은, 제2댐(620) 외측으로 유기봉지층(도 2의 520) 형성용 물질이 넘치는 것이 방지되도록 할 수 있다. 만일 유기봉지층(도 2의 520) 형성용 물질이 부분적으로 제2댐(620) 외측으로 넘친다 하더라도, 제1댐(610)에 의해 위치가 한정되어 더 이상 기판(100) 가장자리 방향으로 유기봉지층(도 2의 520) 형성용 물질이 이동하지 않도록 할 수 있다.
한편, 제1무기봉지층(510)과 제3무기봉지층(530)은 제1댐(610)을 덮어 제1댐(610) 외측에서 서로 접할 수 있다. 또한, 제1무기봉지층(510)은 제1댐(610) 외측에서 무기물로 형성되는 층간절연층(130)과 접함으로써, 외부의 수분 등의 침투를 효과적으로 방지할 수 있다.
또한, 전극전원공급라인(410)과 중첩하는 영역에서, 보호도전층(420)은 상면에 요철구조(422)를 포함할 수 있으며, 이에 의해 보호도전층(420)과 제1무기봉지층(510) 간의 접합력이 향상될 수 있다. 또한, 제2댐(620)은 요철구조(422) 상에 형성되기에, 제조 과정 등에서 제2댐(620)의 위치가 틀어지는 등의 손상이 방지될 수 있다.
이상에서는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 디스플레이영역과 상기 주변영역에 걸쳐 상기 기판 상에 배치된 제1 절연층;
    상기 제1 절연층 상에 위치하도록 상기 디스플레이영역에 배치된 화소전극;
    상기 화소전극 상부에 위치하는 대향전극; 및
    상기 주변영역에 배치되고, 상기 대향전극과 전기적으로 연결된 전극전원공급라인;을 포함하고,
    상기 전극전원공급라인과 중첩하는 영역에서, 상기 전극전원공급라인의 하부에 위치하는 층들 중 적어도 어느 하나는 패턴을 포함하고, 상기 전극전원공급라인은 상기 패턴에 대응하는 요철구조를 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 디스플레이 장치는 상기 화소전극과 전기적으로 연결된 박막트랜지스터를 더 포함하고,
    상기 박막트랜지스터의 게이트 전극 상의 층간절연층은 상기 주변영역까지 연장되고, 상기 주변영역에서 상기 층간절연층은 상기 패턴을 포함하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 박막트랜지스터는 상기 층간절연층 상에 배치된 소스전극 및 드레인전극을 포함하고,
    상기 전극전원공급라인은 상기 소스전극 및 상기 드레인전극과 동일한 물질을 포함하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1 절연층 상에 위치하며, 상기 전극전원공급라인과 상기 대향전극을 전기적으로 연결하는 보호도전층을 더 포함하는 디스플레이 장치.
  5. 제1항에 있어서,
    상기 화소전극과 상기 대향전극 사이에 발광층을 포함하는 중간층을 더 포함하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 디스플레이 장치는, 상기 전극전원공급라인과 중첩하는 영역에서, 상기 전극전원공급라인의 하부에 상기 패턴을 형성하는 더미 패턴을 포함하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 디스플레이 장치는 상기 화소전극과 전기적으로 연결되고 게이트 전극을 구비한 박막트랜지스터를 더 포함하고,
    상기 더미 패턴은 상기 게이트 전극과 동일한 물질을 포함하는 디스플레이 장치.
  8. 제6항에 있어서,
    상기 디스플레이 장치는 상기 화소전극과 전기적으로 연결되고 게이트 전극을 구비한 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결된 스토리지 커패시터를 더 포함하고,
    상기 스토리지 커패시터는 상기 박막트랜지스터의 게이트 전극을 덮는 게이트절연층 상에 배치된 제1 전극과, 상기 박막트랜지스터의 소스 전극 및 드레인 전극을 덮는 층간절연층 상에 배치된 제2 전극을 포함하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 더미 패턴은 상기 제1 전극과 동일한 층에 배치된 제1 더미 패턴과 상기 제2 전극과 동일한 층에 배치된 제2 더미 패턴을 포함하는 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1 더미 패턴과 상기 제2 더미 패턴은 서로 교번적으로 배치된 디스플레이 장치.
KR1020240013195A 2016-12-05 2024-01-29 디스플레이 장치 KR20240019182A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240013195A KR20240019182A (ko) 2016-12-05 2024-01-29 디스플레이 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160164384A KR102632615B1 (ko) 2016-12-05 2016-12-05 디스플레이 장치
KR1020240013195A KR20240019182A (ko) 2016-12-05 2024-01-29 디스플레이 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160164384A Division KR102632615B1 (ko) 2016-12-05 2016-12-05 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240019182A true KR20240019182A (ko) 2024-02-14

Family

ID=62243870

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160164384A KR102632615B1 (ko) 2016-12-05 2016-12-05 디스플레이 장치
KR1020240013195A KR20240019182A (ko) 2016-12-05 2024-01-29 디스플레이 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160164384A KR102632615B1 (ko) 2016-12-05 2016-12-05 디스플레이 장치

Country Status (3)

Country Link
US (2) US11063238B2 (ko)
KR (2) KR102632615B1 (ko)
CN (2) CN114551766A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102457251B1 (ko) 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2019142582A1 (ja) * 2018-01-18 2019-07-25 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
KR102572719B1 (ko) * 2018-04-03 2023-08-31 삼성디스플레이 주식회사 표시 장치
CN108550617B (zh) * 2018-06-22 2020-10-16 武汉天马微电子有限公司 一种显示面板及显示装置
KR102568920B1 (ko) * 2018-06-29 2023-08-22 삼성디스플레이 주식회사 표시 장치
CN109065573A (zh) * 2018-07-24 2018-12-21 武汉华星光电半导体显示技术有限公司 柔性有机发光二极管显示器及其制作方法
JP7150527B2 (ja) * 2018-08-31 2022-10-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR102465374B1 (ko) 2018-09-12 2022-11-10 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102666703B1 (ko) * 2018-09-28 2024-05-16 엘지디스플레이 주식회사 전계 발광 표시장치
CN112715056A (zh) * 2018-09-28 2021-04-27 夏普株式会社 显示装置以及显示装置的制造方法
KR20200043563A (ko) * 2018-10-17 2020-04-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109449186B (zh) * 2018-11-02 2021-09-21 京东方科技集团股份有限公司 Oled显示基板母板及其制作方法、和oled显示装置
KR20200053911A (ko) * 2018-11-09 2020-05-19 엘지디스플레이 주식회사 표시 장치
CN109473465B (zh) * 2018-11-19 2021-02-05 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
TWI712119B (zh) * 2018-12-05 2020-12-01 位元奈米科技股份有限公司 凹槽封裝結構
KR20200071194A (ko) * 2018-12-10 2020-06-19 삼성디스플레이 주식회사 표시 장치
US11271185B2 (en) * 2019-02-27 2022-03-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display structure having a dam and gap
KR20200123906A (ko) * 2019-04-22 2020-11-02 삼성디스플레이 주식회사 디스플레이 장치
KR20200128309A (ko) * 2019-05-03 2020-11-12 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN110120465B (zh) * 2019-05-28 2022-07-29 京东方科技集团股份有限公司 Oled显示面板和具有其的显示装置
CN110416266B (zh) * 2019-07-29 2022-07-22 京东方科技集团股份有限公司 显示基板及包含其的显示面板
JP7317635B2 (ja) * 2019-08-29 2023-07-31 株式会社ジャパンディスプレイ 表示装置
KR20210028789A (ko) 2019-09-04 2021-03-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP7395302B2 (ja) * 2019-09-30 2023-12-11 株式会社ジャパンディスプレイ 表示装置
KR20210057879A (ko) * 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN111162097B (zh) * 2020-01-03 2022-03-29 武汉天马微电子有限公司 一种显示面板和显示装置
KR20220063790A (ko) * 2020-11-09 2022-05-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230104413A (ko) * 2021-12-31 2023-07-10 삼성디스플레이 주식회사 표시장치
CN116568086A (zh) * 2022-01-26 2023-08-08 京东方科技集团股份有限公司 显示基板及显示装置
WO2024077471A1 (zh) * 2022-10-11 2024-04-18 京东方科技集团股份有限公司 显示母板、显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751376B1 (ko) 2006-04-05 2007-08-22 삼성에스디아이 주식회사 장수명의 평판표시장치
KR101015851B1 (ko) * 2009-02-09 2011-02-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101415684B1 (ko) 2011-07-07 2014-08-07 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR102053244B1 (ko) 2013-07-17 2019-12-09 삼성디스플레이 주식회사 윈도우 부재 및 그것을 포함하는 영상 표시 장치
CN105453697B (zh) 2013-08-14 2018-04-17 吉坤日矿日石能源株式会社 发光元件及发光元件的制造方法
KR102117612B1 (ko) 2013-08-28 2020-06-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102118676B1 (ko) * 2014-02-05 2020-06-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102279921B1 (ko) * 2014-02-12 2021-07-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102250048B1 (ko) * 2014-09-16 2021-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102332594B1 (ko) 2015-01-28 2021-11-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102404577B1 (ko) 2015-03-27 2022-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US9774033B2 (en) 2015-03-27 2017-09-26 Nanotek Instruments, Inc. Process for producing silicon nanowires directly from silicon particles
KR102451728B1 (ko) 2015-05-19 2022-10-07 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102414110B1 (ko) * 2015-09-07 2022-06-29 삼성디스플레이 주식회사 디스플레이 장치
KR102648401B1 (ko) * 2016-09-30 2024-03-18 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US11063238B2 (en) 2021-07-13
KR20180064601A (ko) 2018-06-15
CN114551766A (zh) 2022-05-27
US20180159077A1 (en) 2018-06-07
US20210296615A1 (en) 2021-09-23
CN108155300A (zh) 2018-06-12
KR102632615B1 (ko) 2024-02-02
US11744102B2 (en) 2023-08-29
CN108155300B (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
KR102632615B1 (ko) 디스플레이 장치
KR102648401B1 (ko) 디스플레이 장치
KR102643633B1 (ko) 유기 발광 표시 장치
US10396310B2 (en) Display apparatus
KR102414110B1 (ko) 디스플레이 장치
KR101965260B1 (ko) 플렉서블 디스플레이 장치용 어레이 기판
KR100846592B1 (ko) 유기 발광 디스플레이 장치
KR102022395B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
US11785833B2 (en) Display apparatus including an anti-crack projection
KR102449218B1 (ko) 디스플레이 장치
KR102657718B1 (ko) 표시 장치 및 표시 장치의 제조방법
US11276830B2 (en) Display apparatus
KR102617275B1 (ko) 디스플레이 장치
KR102490890B1 (ko) 디스플레이 장치
JP2023029445A (ja) ディスプレイ装置
KR102590027B1 (ko) 디스플레이 장치
US10580840B2 (en) Organic light-emitting display device having an organic emitting layer
KR102281331B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
US20230122131A1 (en) Display apparatus and method of manufacturing the same
KR20210075507A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal