WO2019142582A1 - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器 Download PDF

Info

Publication number
WO2019142582A1
WO2019142582A1 PCT/JP2018/046731 JP2018046731W WO2019142582A1 WO 2019142582 A1 WO2019142582 A1 WO 2019142582A1 JP 2018046731 W JP2018046731 W JP 2018046731W WO 2019142582 A1 WO2019142582 A1 WO 2019142582A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
metal
wiring
layer
display device
Prior art date
Application number
PCT/JP2018/046731
Other languages
English (en)
French (fr)
Inventor
中村　耕一
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US16/961,382 priority Critical patent/US11367772B2/en
Priority to JP2019565775A priority patent/JP7235681B2/ja
Priority to DE112018006888.9T priority patent/DE112018006888T5/de
Publication of WO2019142582A1 publication Critical patent/WO2019142582A1/ja
Priority to US17/826,577 priority patent/US11903285B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes

Definitions

  • the present disclosure relates to a display device and an electronic device.
  • flat-panel (flat panel) display devices have been the mainstream.
  • a display device using a so-called current-driven electro-optical element whose light emission luminance changes according to the value of current flowing through the device as a light emitting portion (light emitting element) of a pixel.
  • a current drive type electro-optical element an organic EL element using a phenomenon in which light is emitted when an electric field is applied to an organic thin film using electroluminescence (EL: Electro Luminescence) of an organic material is known.
  • an insulating film is generally provided in a state of covering a circuit portion formed on a substrate using a TFT (Thin Film Transistor).
  • Organic EL elements are arrayed on the insulating film.
  • a cathode electrode is formed as a top electrode in common to all pixels. The cathode electrode needs to be electrically connected to the circuit unit.
  • a contact region is provided on the outer peripheral portion of the effective pixel region (display region), and the cathode electrode is electrically connected to the circuit portion in the contact region.
  • the configuration is adopted (see, for example, Patent Document 1).
  • the contact area provided in the outer peripheral part of the effective pixel area for the purpose of electrically connecting the cathode electrode and the circuit part is the rate-limiting factor of the width of the frame (panel peripheral part) of the display panel. If the frame width of the display panel is large, the manufacturing cost will increase due to a decrease in theoretical yield (theoretical yield), and the design of the product equipped with the display device will be limited, thus reducing the commercialization as a device. become. In particular, in the case of a small-sized display device using a semiconductor substrate, the ratio of the effective screen to the chip size is small, so the influence of the size of the screen outer peripheral portion which is the frame of the display panel becomes remarkable.
  • the present disclosure relates to an organic EL display device capable of narrowing the frame of a display panel in providing a contact region for electrically connecting a cathode electrode and a circuit portion to the outer peripheral portion of an effective pixel region
  • An object of the present invention is to provide an electronic device having an organic EL element.
  • the display device of the present disclosure for achieving the above object is An organic EL layer formed through an insulating film on a circuit portion formed on a substrate A cathode electrode commonly formed on all the pixels on the organic EL layer; A metal wire provided on the outer periphery of the effective pixel region and electrically connecting the cathode electrode to the wire of the circuit portion; The metal wiring has a recess or a protrusion on the contact surface at the connection with the cathode electrode.
  • the electronic device of this indication for achieving said objective has a display apparatus of said structure.
  • FIG. 1 is a system configuration diagram schematically illustrating the configuration of the active matrix organic EL display device of the present disclosure.
  • FIG. 2 is a circuit diagram showing an example of a circuit configuration of a pixel (pixel circuit) in the active matrix organic EL display device of the present disclosure.
  • FIG. 3 is a cross-sectional view showing an example of the cross-sectional structure of the display panel.
  • FIG. 4A is a plan view showing a part of the contact structure of the cathode electrode according to the conventional example
  • FIG. 4B is a sectional view taken along the line AA of FIG. 4A.
  • FIG. 5 is a plan view showing a part of the contact structure of the cathode electrode according to the first embodiment.
  • FIG. 6 is a cross-sectional view taken along the line BB in FIG.
  • FIG. 7A is an explanatory view of a taper angle of a tapered surface of a concave portion of metal wiring
  • FIG. 7B is a view showing a relationship between the taper angle and cathode film coverage.
  • FIG. 8 is a cross-sectional view showing the outline of the wiring structure of metal wiring according to the second embodiment.
  • FIGS. 9A to 9D are process diagrams showing manufacturing steps of the wiring structure of metal wiring according to the second embodiment.
  • FIG. 10 is a cross-sectional view showing an outline of the wiring structure of metal wiring according to the third embodiment.
  • 11A to 11D are process diagrams showing manufacturing steps of the wiring structure of metal wiring according to the third embodiment.
  • FIG. 12 is a cross-sectional view showing the outline of the wiring structure of metal wiring according to the fourth embodiment.
  • 13A to 13D are process diagrams showing the manufacturing process of the wiring structure of metal wiring according to the fourth embodiment.
  • FIG. 14 is a cross-sectional view showing the outline of the wiring structure of metal wiring according to the fifth embodiment.
  • FIG. 15A to FIG. 15D are process drawings showing the manufacturing process of the metal wiring wiring structure according to the fifth embodiment.
  • FIG. 16 is a cross-sectional view showing the outline of the wiring structure of metal wiring according to the sixth embodiment.
  • FIG. 17A to FIG. 17D are process drawings showing the manufacturing process of the wiring structure of metal wiring according to the sixth embodiment.
  • FIG. 18 is a cross-sectional view showing an outline of a wiring structure of metal wiring according to a seventh embodiment.
  • FIG. 19A to FIG. 19D are process drawings showing the manufacturing process of the wiring structure of metal wiring according to the seventh embodiment.
  • FIG. 20 is a cross-sectional view showing an outline of a wiring structure of metal wiring according to an eighth embodiment.
  • 21A to 21D are process diagrams showing the manufacturing steps of the wiring structure of metal wiring according to the eighth embodiment.
  • FIG. 22 is a cross-sectional view showing the outline of the wiring structure of metal wiring according to the ninth embodiment.
  • FIGS. 23A to 23D are process diagrams showing the manufacturing process of the metal wiring wiring structure according to the ninth embodiment.
  • FIG. 24A to FIG. 24D are process drawings showing the manufacturing process (part 1) of the display panel having the metal wiring wiring structure according to the tenth embodiment.
  • 25A to 25C are process diagrams showing a manufacturing process (part 2) of a display panel having a wiring structure of metal wiring according to Example 10.
  • FIG. 26A to FIG. 26C are process drawings showing the manufacturing process (part 3) of the display panel having the metal wiring wiring structure according to the tenth embodiment.
  • FIG. 27A to FIG. 27D are process drawings showing the manufacturing process (part 1) of the display panel having the wiring structure of the metal wiring according to the eleventh embodiment.
  • 28A to 28C are process diagrams showing a manufacturing process (part 2) of a display panel having a wiring structure of metal wiring according to Example 11.
  • FIGS. 29A to 29C are process diagrams showing a manufacturing process (part 3) of a display panel having a wiring structure of metal wiring according to Example 11.
  • FIGS. 31A to 31C are process diagrams showing a manufacturing process (part 1) of a display panel having a wiring structure of metal wiring according to Example 12.
  • FIGS. 31A to 31C are process diagrams showing a manufacturing process (part 2) of a display panel having a metal interconnection structure according to Example 12.
  • 32A to 32C are process diagrams showing a manufacturing process (part 3) of a display panel having a wiring structure of metal wiring according to Example 12.
  • 33A and 33B are explanatory diagrams of a pattern example 1 of the layout pattern of the concave portion of the metal wiring.
  • 34A and 34B are explanatory diagrams of a pattern example 2 of the layout pattern of the concave portion of the metal wiring.
  • 35A and 35B are explanatory diagrams of a pattern example 3 of the layout pattern of the concave portion of the metal wiring.
  • 36A and 36B are diagrams for explaining the operation and effect of the uneven structure of the metal wiring.
  • FIG. 37A is a front view of a lens-interchangeable single-lens reflex digital still camera according to Specific Example 1 of the electronic device of the present disclosure, and FIG. 37B is a rear view thereof.
  • FIG. 38 is an external view showing an example of a head mounted display according to Specific Example 2 of the electronic device of the present disclosure.
  • Example 1 Example of Contact Structure of Cathode Electrode According to the Present Disclosure
  • Example 2 example of wiring structure of metal wiring: example of simultaneously processing the first and second metal layers
  • Example 3 Example of processing only the second metal layer
  • Fourth Embodiment Modification of Second Embodiment: Example of One-Layer Wiring Structure
  • Example 5 example in which the wiring structure of the metal wiring doubles as a contact with the lower wiring
  • Embodiment 6 Modification of Embodiment 5: Example of Three-Layered Wiring Structure of Metal Wiring
  • Example 10 (example having an intermediate electrode for connection to a cathode electrode) 3-11.
  • Example 11 (Modified example of Example 10: Example in which the intermediate electrode has a concavo-convex structure) 3-12.
  • Example 12 (Modification of Example 10: Example without Intermediate Electrode) 3-13.
  • Example 13 (example of layout pattern of recesses in metal wiring) 3-13-1. Pattern example 1 (example of grid layout) 3-13-2.
  • Pattern example 2 (example of a string-like connected layout) 3-13-3.
  • Pattern example 3 (an example of a Giza-like layout) 4.
  • Modification 5 Electronic Device of the Present Disclosure 5-1.
  • Example 1 (example of digital still camera) 5-2.
  • Specific example 2 (example of head mounted display) 6. Configurations that the present disclosure can take
  • a plurality of concave portions or convex portions can be provided on the contact surface with the cathode electrode.
  • the recesses may be laid out in a lattice, in a beaded connection, or in a grid connection.
  • a tapered surface having a taper angle equal to or less than an angle at which the cathode electrode can maintain a predetermined thickness can be configured.
  • the taper angle is preferably 60 degrees or less.
  • the first metal layer and the second metal layer are sequentially stacked in the metal wiring, and the first concave portion is formed.
  • the substrate can be formed to a depth reaching the base.
  • the first metal layer and the second metal layer are sequentially stacked in the metal wiring, and the second portion By removing the metal layer, the bottom surface can be in contact with the first metal layer. At this time, the contact resistance of the first metal layer is preferably smaller than that of the second metal layer.
  • the recess may be formed so as to reach the lower wiring by processing the underlying interlayer insulating layer. it can.
  • the first metal layer and the second metal layer are sequentially stacked in the metal wiring, and the wiring structure of the recess is a third metal between the first metal layer and the second metal layer. It can be set as the 3 layer structure which has a layer.
  • the recess is formed so as to reach the inside of the lower wiring by processing the underlying interlayer insulating layer and the lower wiring. It can be configured.
  • the first metal layer and the second metal layer are sequentially stacked in the metal wiring, and the wiring structure of the recess is a third metal between the first metal layer and the second metal layer. It can be set as the 3 layer structure which has a layer.
  • the recess is formed so as to reach the inside of the lower wiring by processing the underlying interlayer insulating layer and the lower wiring. It can be configured.
  • the first metal layer and the second metal layer are sequentially stacked in the metal wiring, and the wiring structure of the recess is a third metal between the first metal layer and the second metal layer. It is a three-layer structure having a layer, and the convex portion of the metal wiring has a configuration in which a second recess is formed such that the bottom surface contacts the first metal layer by removing the second metal layer. be able to.
  • the substrate on which the circuit portion is formed can be configured as the semiconductor substrate.
  • the display device of the present disclosure is an active matrix display device in which the current flowing to the electro-optical element is controlled by an active element provided in the same pixel circuit as the electro-optical element, for example, an insulated gate field effect transistor.
  • an insulated gate field effect transistor typically, a MOS (Metal Oxide Semiconductor) transistor or a TFT (Thin Film Transistor) can be exemplified.
  • an active matrix type organic EL using, as a light emitting portion (light emitting element) of a pixel circuit, for example, an organic EL element, which is a current drive type electro-optical element whose light emission luminance changes in The display device will be described as an example.
  • pixel circuit may be simply described as “pixel”.
  • FIG. 1 is a system configuration diagram schematically illustrating the configuration of the active matrix organic EL display device of the present disclosure.
  • a pixel array unit 30 in which a plurality of pixels 20 including organic EL elements are two-dimensionally arranged in a matrix, and around the pixel array unit 30. It is configured to have a peripheral circuit (peripheral driving unit) to be arranged.
  • the peripheral circuit includes, for example, a write scan unit 40, a drive scan unit 50, a signal output unit 60 and the like mounted on the same display panel 70 as the pixel array unit 30, and drives each pixel 20 of the pixel array unit 30. Do. It is also possible to adopt a configuration in which some or all of the write scanning unit 40, the drive scanning unit 50, and the signal output unit 60 are provided outside the display panel 70.
  • an insulating transparent substrate such as a glass substrate can be used, or a semiconductor substrate such as a silicon substrate can also be used.
  • An organic EL display device using a semiconductor substrate such as a silicon substrate as a substrate of the display panel 70 is referred to as a so-called micro display (small display), an electronic view finder of a digital still camera, a display unit of a head mount display, etc. It is suitable to use as
  • the organic EL display device 10 may be configured to support monochrome (black and white) display, or may be configured to support color display.
  • one pixel (unit pixel / pixel) serving as a unit for forming a color image is configured of a plurality of sub-pixels (sub-pixels).
  • each of the sub-pixels corresponds to the pixel 20 of FIG. More specifically, in a display device compatible with color display, one pixel is, for example, a sub-pixel that emits red (R) light, a sub-pixel that emits green (G) light, blue (blue) B) consisting of three sub-pixels of light emitting sub-pixels;
  • one pixel is not limited to the combination of RGB three primary color sub-pixels, and one or more color sub-pixels may be added to the three primary color sub-pixels to form one pixel. It is possible. More specifically, for example, at least a subpixel configured to emit white (W; W) light is added to improve luminance, or one pixel is configured to emit complementary light to expand a color reproduction range. It is also possible to configure one pixel by adding one sub-pixel.
  • W white
  • the scanning lines 31 (31 1 to 31 m ) and the driving lines along the row direction 32 (32 1 to 32 m ) are wired for each pixel row.
  • signal lines 33 (33 1 to 33 n ) are wired for each pixel column along the column direction (arrangement direction / vertical direction of pixels of pixel columns).
  • the scanning lines 31 1 to 31 m are respectively connected to the output ends of the corresponding rows of the writing scanning unit 40.
  • the drive lines 32 1 to 32 m are respectively connected to the output ends of the corresponding rows of the drive scanning unit 50.
  • the signal lines 33 1 to 33 n are connected to the output ends of the corresponding columns of the signal output unit 60 respectively.
  • the write scanning unit 40 is configured of a shift register circuit or the like.
  • the write scan unit 40 writes the write scan signals WS (WS 1 to WS m ) to the scan lines 31 (31 1 to 31 m ) when writing the signal voltage of the video signal to each pixel 20 of the pixel array unit 30.
  • the drive scan unit 50 is configured of a shift register circuit or the like.
  • the drive scan unit 50 supplies the light emission control signal DS (DS 1 to DS m ) to the drive lines 32 (32 1 to 32 m ) in synchronization with the line sequential scan by the write scan unit 40. Control of light emission / non-light emission (quenching) of 20 is performed.
  • the signal output unit 60 has a signal voltage (hereinafter sometimes simply referred to as “signal voltage”) V sig of a video signal according to luminance information supplied from a signal supply source (not shown) and a reference voltage V ofs And selectively output.
  • the reference voltage V ofs is a voltage corresponding to a voltage (for example, a voltage corresponding to the black level of the video signal) serving as a reference of the signal voltage V sig of the video signal, or a voltage in the vicinity thereof.
  • the reference voltage V ofs is used as an initialization voltage when performing the correction operation.
  • the signal voltage V sig / reference voltage V ofs output alternatively from the signal output unit 60 is subjected to the writing scan with respect to each pixel 20 of the pixel array unit 30 via the signal line 33 (33 1 to 33 n ).
  • the data is written in units of pixel rows selected by the line sequential scanning by the unit 40. That is, the signal output unit 60 adopts a line-sequential writing drive form in which the signal voltage V sig is written in pixel row units.
  • FIG. 2 is a circuit diagram showing an example of a circuit configuration of a pixel (pixel circuit) in the active matrix organic EL display device 10 of the present disclosure.
  • the light emitting portion of the pixel 20 is composed of the organic EL element 21.
  • the organic EL element 21 is an example of a current drive type electro-optical element in which light emission luminance changes in accordance with the value of current flowing through the device.
  • the pixel 20 is configured of an organic EL element 21 and a drive circuit (pixel drive circuit) which drives the organic EL element 21 by supplying a current to the organic EL element 21.
  • a cathode electrode is connected to a common power supply line 34 wired commonly to all the pixels 20.
  • C el is an equivalent capacitance of the organic EL element 21.
  • the drive circuit for driving the organic EL element 21 is configured to have a drive transistor 22, a sampling transistor 23, a light emission control transistor 24, a storage capacitor 25, and an auxiliary capacitor 26.
  • a P-channel transistor is used as the drive transistor 22. It uses a configuration to use.
  • the drive transistor 22, the sampling transistor 23, and the light emission control transistor 24 are not the three terminals of the source / gate / drain but the four terminals of the source / gate / drain / back gate.
  • the power supply voltage V dd is applied to the back gate.
  • sampling transistor 23 and the light emission control transistor 24 are switching transistors that function as switch elements, they are not limited to P-channel transistors. Therefore, the sampling transistor 23 and the light emission control transistor 24 may be either N-channel transistors or a combination of P-channel and N-channel transistors.
  • the sampling transistor 23 writes the data in the storage capacitor 25 by sampling the signal voltage V sig of the video signal supplied from the signal output unit 60 through the signal line 33.
  • the light emission control transistor 24 is connected between the node of the power supply voltage V dd and the source electrode of the drive transistor 22, and controls the light emission / non-light emission of the organic EL element 21 under driving by the light emission control signal DS.
  • the storage capacitor 25 is connected between the gate electrode and the source electrode of the drive transistor 22.
  • the storage capacitor 25 holds the signal voltage V sig of the video signal written by sampling by the sampling transistor 23.
  • the driving transistor 22 drives the organic EL element 21 by causing a driving current corresponding to the holding voltage of the holding capacitance 25 to flow to the organic EL element 21.
  • the auxiliary capacitance 26 is connected between the source electrode of the drive transistor 22 and a node of a fixed potential, for example, a node of the power supply voltage V dd .
  • the auxiliary capacitance 26 suppresses the fluctuation of the source potential of the drive transistor 22 when the signal voltage V sig of the video signal is written, and the voltage V gs between the gate and the source of the drive transistor 22 It acts to set the threshold voltage V th .
  • FIG. 70 An example of the cross-sectional structure of the display panel 70 is shown in FIG.
  • the display panel 70 illustrated here is, for example, a combination of a white organic EL element that emits white light and a color filter, and any one of R (red), G (green) and B (blue) is the upper surface of the panel. It is a top emission type (so-called top emission type) display panel which is emitted from the side (surface opposite to the substrate 101).
  • the area on the substrate 101 constituting the display panel 70 has an effective pixel area (display area) formed by arranging a plurality of pixels 20 in a matrix and a periphery located on the periphery (outer edge side / outer periphery side) of the effective pixel area. It consists of the area.
  • a pixel drive circuit including a drive transistor 22, a sampling transistor 23, a light emission control transistor 24, a storage capacitor 25, and an auxiliary capacitor 26 is provided.
  • peripheral circuits including the write scanning unit 40, the drive scanning unit 50, and the signal output unit 60 are provided. Then, a circuit layer 102 including these circuits is formed on the substrate 101.
  • the display panel 70 includes, for example, an inorganic insulating layer 103, an interlayer insulating layer 104, an anode electrode 105, an organic insulating layer 106, an organic EL layer 107, a cathode electrode 108, an organic protective layer 109, and a filler layer
  • An adhesive layer 110 and a black matrix layer 111 have a laminated structure in which the adhesive layer) 110 and the black matrix layer 111 are laminated in this order.
  • a color filter 112 is provided in pixel units.
  • a sealing substrate 113 is attached to the stacked structure, and the stacked structure is sealed by the sealing substrate 113.
  • the anode electrode 105, the organic EL layer 107, and the cathode electrode 108 have a laminated structure that constitutes the white organic EL element described above.
  • the anode electrode 105 is provided for each pixel 20 of each color in the effective pixel area.
  • the cathode electrode 108 is made of a transparent electrode, and is provided as an electrode common to each pixel 20 in the effective pixel area.
  • the cathode electrode 108 is formed on the substrate 101 so as to extend from the effective pixel area to the external area thereof.
  • the organic EL layer 107 has a laminated structure in which a hole injection layer 1071, a hole transport layer 1072, a light emitting layer 1073, an electron transport layer 1074 and an electron injection layer 1075 are stacked in order from the side of the anode electrode 105. There is. Of these layers, layers other than the light emitting layer 1073 may be provided as necessary.
  • the hole injection layer 1071 is provided to enhance the hole injection efficiency and to prevent the leak.
  • the hole transport layer 1072 is for enhancing the efficiency of hole transport to the light emitting layer 1073.
  • the light emitting layer 1073 generates light by causing recombination of electrons and holes by applying an electric field.
  • the electron transport layer 1074 is for enhancing the electron transport efficiency to the light emitting layer 1073.
  • the electron injection layer 1075 is for enhancing the electron injection efficiency.
  • the interlayer insulating layer 104 is provided in a state of covering the circuit portion (pixel drive circuit and peripheral circuit) formed on the substrate 101, and this interlayer insulating layer
  • the organic EL element 21 is formed on the surface 104.
  • the anode electrode 105 as a lower electrode is provided in pixel unit under the organic EL element 21, the cathode electrode 108 as an upper electrode is provided in common to all the pixels on the organic EL element 21. ing.
  • the cathode electrode 108 needs to be electrically connected to the wiring of the circuit portion formed on the substrate 101.
  • a contact region is provided on the outer peripheral portion of the effective pixel region (display region), and the electrical connection between the cathode electrode 108 and the wiring of the circuit portion is made in the contact region. I am trying to make a connection.
  • the contact area of the cathode electrode 108 is a rate-limiting factor of the width of the frame (panel peripheral portion) of the display panel 70. Therefore, in consideration of manufacturing variations of the end face of the film formation area of the organic EL layer 107 and the end face of the film formation area of the cathode electrode 108, it is necessary to set the frame width to satisfy the following conditions 1 and 2.
  • Condition 1 The organic EL layer 107 necessarily covers the effective pixel area, and the end face of the film formation area of the organic EL layer 107 exists on the contact area. This is to prevent the so-called disconnection of the cathode electrode 108 and the electrical open due to the influence of the step of the circuit layer 102.
  • Condition 2 The contact region has a desired width (area) to reduce the resistance of the contact resistance between the metal wire having a function as a cathode connection electrode and the cathode electrode 108.
  • FIG. 4A A plan view of a portion of the contact structure of the cathode electrode according to the conventional example is shown in FIG. 4A, and a cross-sectional view taken along line AA in FIG. 4A is shown in FIG. 4B.
  • the cathode electrode 108 has a size larger than the film formation area of the organic EL layer 107 and the step is cut In order to prevent this, the film is formed such that its end is tapered. Then, in the contact region X outside the end face of the film formation area of the organic EL layer 107, the cathode electrode 108 is electrically connected to the metal wiring 114 which is a cathode connection electrode.
  • the metal wiring 114 is electrically connected to a wiring (hereinafter referred to as “lower wiring”) 115 of a circuit portion connected to a power supply via a contact portion 116 using a contact metal material such as tungsten.
  • the contact surface of the metal wire 114 with the cathode electrode 108 is flat. Then, in order to reduce the contact resistance at the connection portion between the cathode electrode 108 and the metal wiring 114, the metal wiring 114 needs to be laid out with a wide wiring. However, laying out the metal wiring 114 with a wide wiring means securing a large area as the contact area X which is a rate-limiting factor of the frame width of the display panel 70.
  • the frame width of the outer peripheral portion of the effective pixel area 70A of the display panel 70 is large, the manufacturing cost is increased due to a decrease in the yield, and the design of the product mounted on the display device is limited. It will reduce the sex. In particular, in the case of a small display device using a semiconductor substrate, the ratio of the effective screen to the chip size is small, so the influence of the size of the screen outer peripheral portion becomes remarkable.
  • the metal wire 114 provided on the outer periphery of the effective pixel region 70A and electrically connecting the cathode electrode 108 to the circuit portion (more specifically, the lower wire 115)
  • the contact surface of the connection portion of the connector has a recess or a protrusion.
  • the contact area between the metal wire 114 and the cathode electrode 108 can be expanded, whereby the contact resistance between the metal wire 114 and the cathode electrode 108 can be reduced.
  • the contact resistance between the metal wire 114 and the cathode electrode 108 is the same as that in the case where the contact surface is flat (that is, in the conventional example), a recess or a projection is provided on the contact surface.
  • the size of the contact region X can be reduced by the amount by which the contact resistance can be reduced.
  • the frame of the display panel 70 can be narrowed as much as the size of the contact region X can be reduced.
  • the present invention is not limited to the example in which the recess is formed. That is, from the viewpoint of expanding the contact area between the metal wire 114 and the cathode electrode, the tapered surface of the tapered recess is used, so that the recess is replaced with a protrusion, and the tapered surface of the protrusion is used. The same action and effect can be obtained by this.
  • Example 1 The first embodiment is an example of the contact structure of the cathode electrode 108 for reducing the area of the contact region X and narrowing the frame of the display panel 70.
  • a plan view of a portion of the contact structure of the cathode electrode 108 according to the first embodiment is shown in FIG. 5, and a cross-sectional view taken along the line BB in FIG. 5 is shown in FIG.
  • the metal wire 114 electrically connecting the cathode electrode 108 to the lower wire 115 of the circuit portion includes, for example, the first metal layer 114A and the second metal layer 114B.
  • the first metal layer 114A is a lower metal layer
  • the second metal layer 114B is an upper metal layer.
  • the lower first metal layer 114A preferably has a lower contact resistance than the upper second metal layer 114B.
  • first metal layer 114A titanium (Ti) can be exemplified, and as the second metal layer 114B, an aluminum-copper alloy (AlCu) can be exemplified.
  • Ti titanium
  • AlCu aluminum-copper alloy
  • the combination of materials of the first metal layer 114A and the second metal layer 114B is not limited to the combination of titanium and an aluminum-copper alloy.
  • the following combination can be illustrated as a combination of other materials of the first metal layer 114A and the second metal layer 114B.
  • materials of the first metal layer 114A include titanium nitride (TiN), tantalum (Ta), tantalum nitride (TaN), and tungsten (W).
  • TiN titanium nitride
  • Ta tantalum
  • TaN tantalum nitride
  • W tungsten
  • TiN titanium nitride
  • Ta tantalum
  • TaN tantalum nitride
  • W tungsten
  • titanium (Ti) and indium tin oxide (ITO: inorganic mixture of indium oxide and tin oxide) can be given.
  • the materials of the first metal layer 114A and the second metal layer 114B are the same as in the examples described later.
  • a plurality of recesses 117 are preferably provided on the contact surface of the metal wiring 114 with the cathode electrode 108. That is, the contact surface of the metal wire 114 with the cathode electrode 108 has a concavo-convex structure including a plurality of recesses 117.
  • the concave portion 117 is located between the contact portion 116 electrically connecting the metal interconnection 114 and the lower interconnection 115 and the contact portion 116 in the contact region X where the cathode electrode 108 and the metal interconnection 114 are connected. It is formed.
  • the concave portion 117 preferably has a cross-sectional shape (a tapered concave shape) having a tapered surface 117A inclined with respect to the base surface (the interface of the interlayer insulating layer 104 serving as the base).
  • the cathode electrode 108 is formed as a vapor deposition film by a vapor deposition process on the metal wiring 114 having the concave portion 117 on the contact surface with the cathode electrode 108.
  • FIG. 7B shows the relationship between the taper angle ⁇ of the tapered surface 117A of the recess 117 and the coverage of the cathode film (cathode electrode). From the deposition film coverage curve of the cathode electrode 108 in FIG. 7B, it is understood that the taper angle ⁇ is preferably 55 degrees or less as an angle at which the film thickness of the cathode electrode 108 can be maintained at a certain level or more. By setting the taper angle ⁇ , the film thickness of the cathode electrode 108 can be maintained at a certain level or more, so that the cathode electrode 108 itself can be prevented from having high resistance.
  • the contact surface of the metal interconnection 114 with the cathode electrode 108 has a concavo-convex structure including a plurality of the concavities 117.
  • the contact area between the metal wire 114 and the cathode electrode can be enlarged by the component of the surface 117A.
  • the contact resistance can be lowered by an amount corresponding to the expansion of the contact area, so that the frame of the display panel 70 can be narrowed.
  • Example 2 The second embodiment is an example of the wiring structure of the metal wiring 114, and is an example in which the first metal layer 114A and the second metal layer 114B are simultaneously processed to form the recess 117.
  • a cross-sectional view of the wiring structure of the metal wiring 114 according to the second embodiment is shown in FIG.
  • the wiring structure of the metal wiring 114 according to the second embodiment is the same as the first metal layer 114A and the second metal layer 114B in the metal wiring 114 formed of the two-layer structure of the first metal layer 114A and the second metal layer 114B.
  • the recess 117 is formed to have a depth reaching the base interlayer insulating layer 104.
  • the cathode electrode 108 is formed on the metal wire 114 including the concave portion 117 by a vapor deposition process. This wiring structure can be processed simultaneously with the pixel array unit 30.
  • the taper angle ⁇ of the tapered surface 117A is the same in each of the embodiments described later.
  • the first metal layer 114A and the second metal layer 114B are simultaneously processed to form the recess 117 with a depth reaching the interlayer insulating layer 104. It has a structure. As described above, by forming the concave portion 117 to a depth reaching the interlayer insulating layer 104, a wider area of the tapered surface 117A of the concave portion 117 can be secured. As a result, the contact area between the metal wire 114 and the cathode electrode can be further expanded, and the contact resistance can be lowered accordingly, so that the frame of the display panel 70 can be narrowed.
  • the planar metal layer area is reduced and the reflectance is lowered, so that the anti-reflection effect is enhanced. Can improve the reduction effect of reflection.
  • a first metal layer 114A and a second metal layer 114B for forming the anode electrode 105 and the metal wiring 114 are formed (step of FIG. 9A).
  • PR / DET is applied to pattern the anode electrode 105 and the metal wiring 114 (step of FIG. 9B).
  • the anode electrode 105 and the metal wiring 114 have a taper angle ⁇ (for example, an angle of 60 degrees or less, preferably 55 degrees or less) capable of maintaining the film thickness of the cathode electrode 108 of a predetermined value or more.
  • the metal wiring 114 is formed with a recess 117 having a tapered surface 117A.
  • the uppermost organic insulating layer 106 is deposited (step of FIG. 7C), and then the organic insulating layer 106 is opened on the anode electrode 105 and the metal wiring 114 (step of FIG. 7D). Thereafter, the cathode electrode 108 is formed on the anode electrode 105 and the metal wiring 114 by a vapor deposition process.
  • the third embodiment is a modification of the second embodiment, and is an example in which only the second metal layer 114B is processed to form the recess 117.
  • a cross-sectional view of the wiring structure of the metal wiring 114 according to the third embodiment is shown in FIG.
  • the second metal layer 114B is processed and removed in the metal wiring 114 having a two-layer structure of the first metal layer 114A and the second metal layer 114B.
  • the tapered recess 117 having a taper angle ⁇ is formed such that the bottom surface of the recess 117 is in contact with the first metal layer 114A.
  • the cathode electrode 108 is formed on the metal wire 114 including the concave portion 117 by a vapor deposition process.
  • the wiring structure is formed by providing a processing step different from that of the pixel array unit 30.
  • the wiring structure of the metal wiring 114 according to the third embodiment has a structure in which only the second metal layer 114B is processed, and the concave portion 117 is formed with the first metal layer 114A remaining.
  • the cathode electrode 108 and the metal wire 114 are electrically connected at the cross section of the second metal layer 114B and the upper surface of the first metal layer 114A.
  • the contact resistance can be lower than in the case where the cross sections of the metal layer 114B and the first metal layer 114A are connected.
  • the second metal layer 114B made of, for example, an aluminum-copper alloy by the reduction effect of titanium for the connection between the cathode electrode 108 and the first metal layer 114A.
  • the resistance can be reduced more than in the case of connection with.
  • the region other than the metal wire 114 is PR Pattern processing with / DET (step of FIG. 11A).
  • PR / DET is applied to the area of the metal wiring 114, and a tapered recess 117 having a taper angle ⁇ capable of maintaining the film thickness of the cathode electrode 108 equal to or more than a predetermined level is formed in the metal wiring 114 (step of FIG. 11B).
  • processing is performed to leave the lower first metal layer 114A.
  • the uppermost organic insulating layer 106 is formed (step of FIG. 11C), and then the organic insulating layer 106 is opened on the anode electrode 105 and the metal wiring 114 (step of FIG. 11D). Thereafter, the cathode electrode 108 is formed on the anode electrode 105 and the metal wiring 114 by a vapor deposition process.
  • Example 4 The fourth embodiment is a modification of the second embodiment, and the wiring structure of the metal wiring 114 in the contact region is an example of a one-layer structure. A cross-sectional view of the wiring structure of the metal wiring 114 according to the fourth embodiment is shown in FIG.
  • the wiring structure of the metal wiring 114 according to the fourth embodiment has a structure in which the entire second metal layer 114B in the contact region is cut and the entire surface of the first metal layer 114A is left. That is, the wiring structure of the metal wiring 114 according to the fourth embodiment has a single-layer structure including the first metal layer 114A. Then, the cathode electrode 108 is formed on the first metal layer 114A by a vapor deposition process.
  • the wiring structure of the metal wiring 114 according to the fourth embodiment has a single-layer structure including only the first metal layer 114A.
  • titanium for example, is used as the material of the first metal layer 114A
  • the cathode electrode 108 and the first metal layer 114A are partially in contact with each other due to the reduction effect of titanium. It is possible to reduce the contact resistance between the metal layer 108 and the first metal layer 114A.
  • the region other than the metal wire 114 is PR Pattern processing with / DET (step of FIG. 13A).
  • PR / DET is applied to the region of the metal wiring 114, and the upper second metal layer 114B is scraped off to leave the lower first metal layer 114A (process in FIG. 13B).
  • the uppermost organic insulating layer 106 is formed (step of FIG. 13C), and then the organic insulating layer 106 is opened on the anode electrode 105 and the metal wiring 114 (step of FIG. 13D). Thereafter, the cathode electrode 108 is formed on the anode electrode 105 and the metal wiring 114 by a vapor deposition process.
  • the fifth embodiment is an example in which the wiring structure of the metal wiring 114 doubles as a contact with the lower wiring 115.
  • a cross-sectional view of the wiring structure of the metal wiring 114 according to the fifth embodiment is shown in FIG.
  • the interlayer insulating layer 104 serving as the base is processed to form a tapered recess 117 having a taper angle ⁇ so as to reach the lower wiring 115.
  • a two-layered metal wiring 114 composed of the first metal layer 114A and the second metal layer 114B is provided.
  • the concave portion 117 formed in the interlayer insulating layer 104 has an angle capable of maintaining the film thickness of the cathode electrode 108 equal to or more than a predetermined value, for example, a taper angle ⁇ of 60 degrees or less, preferably 55 degrees or less.
  • the taper angle ⁇ of the concave portion 117 formed in the interlayer insulating layer 104 is the same as in the examples described later.
  • the wiring structure of the metal wiring 114 according to the fifth embodiment has a concavo-convex structure by being provided in the concave portion 117 formed in the interlayer insulating layer 104.
  • the cathode electrode 108 is formed in a self-aligned manner on the metal wire 114 of the concavo-convex structure.
  • the contact portion of the anode electrode 105 is made of a contact metal material such as tungsten
  • the wiring structure of the metal wiring 114 according to the fifth embodiment is electrically connected to the lower wiring 115 so that the lower portion is formed.
  • the structure also serves as a contact with the wiring 115.
  • the wiring structure of the metal wiring 114 according to the fifth embodiment has a structure in which the interlayer insulating layer 104 is processed to form the recess 117 with a depth reaching the lower wiring 115.
  • the area of the tapered surface 117A of the concave portion 117 can be secured wider than that of the second embodiment.
  • the contact area between the metal wire 114 and the cathode electrode can be further expanded, and the contact resistance can be lowered accordingly, so that the frame of the display panel 70 can be narrowed.
  • PR / ET is applied to the interlayer insulating layer 104 to form a tapered recess 117 with a taper angle ⁇ corresponding to the contact opening (FIG. 15A Process).
  • the first metal layer 114A and the second metal layer 114B for forming the anode electrode 105 and the metal wiring 114 are formed on the entire surface of the interlayer insulating layer 104 including the concave portion 117 (step of FIG. 15B). .
  • PR / DET is applied to pattern the anode electrode 105 and the metal wiring 114 (step of FIG. 15C).
  • the uppermost organic insulating layer 106 is formed, and then the organic insulating layer 106 is opened on the anode electrode 105 and the metal wiring 114 (step of FIG. 15D).
  • the cathode electrode 108 is formed on the anode electrode 105 and the metal wiring 114 by a vapor deposition process.
  • the sixth embodiment is a modification of the fifth embodiment, and the wiring structure of the metal wiring 114 also serving as a contact with the lower wiring 115 is an example of a three-layer structure.
  • a cross-sectional view of the wiring structure of the metal wiring 114 according to the sixth embodiment is shown in FIG.
  • the wiring structure of the metal wiring 114 according to the sixth embodiment has a concavo-convex structure by being provided in the recess 117 formed in the interlayer insulating layer 104, The cathode electrode 108 is formed in a self-aligned manner thereon.
  • the third metal layer 114C, the first metal layer 114A, and the second metal layer 114B are stacked in that order 3 It has a layered structure.
  • a metal layer 114D for embedding in a contact is provided under the third metal layer 114C. Examples of the material of the metal layer 114D for embedding in the contact include titanium (Ti) and titanium nitride (TiN).
  • tungsten As a material of the third metal layer 114C, tungsten (W) can be exemplified. However, it is not limited to tungsten. Copper (Cu) can be mentioned as another material of the third metal layer 114C.
  • the wiring structure of the metal wiring 114 according to the sixth embodiment is different from the wiring structure of the metal wiring 114 according to the fifth embodiment in that the structure in the concave portion 117 has a three-layer structure.
  • the same operation and effect as the wiring structure of the metal wiring 114 according to the fifth embodiment can be obtained. That is, since the recess 117 is formed to a depth reaching the lower wire 115, the contact area between the metal wire 114 and the cathode electrode can be further expanded, and the contact resistance can be reduced by that amount. 70 frame narrowing can be achieved.
  • PR / ET is applied to the interlayer insulating layer 104 to form the contact opening 118 for the anode electrode 105 and the tapered recess 117 with the taper angle ⁇ (step of FIG. 17A).
  • the contact angle 118 for the anode electrode 105 is not limited by the taper angle ⁇ of the recess 117.
  • a metal material for example, tungsten
  • a metal layer 114D for embedding in the contact is formed in the recess 117, and then a third metal material (for example, tungsten) is used.
  • Metal layer 114C is formed (step of FIG. 17B). The metal layer 114D between the recess 117 and the recess 117 is scraped off and removed during processing. The same applies to the embodiments described later.
  • the first metal layer 114A and the second metal layer 114B in order PR / DET is applied to pattern the anode electrode 105 and the metal wiring 114 (step of FIG. 17C).
  • the uppermost organic insulating layer 106 is formed, and then the organic insulating layer 106 is opened on the anode electrode 105 and the metal wiring 114 (step of FIG. 17D).
  • the cathode electrode 108 is formed on the anode electrode 105 and the metal wiring 114 by a vapor deposition process.
  • the seventh embodiment is a modification of the fifth embodiment, and is an example in which the contact area in the two-layer wiring structure of the metal wiring 114 is enlarged.
  • a cross-sectional view of the wiring structure of the metal wiring 114 according to the seventh embodiment is shown in FIG.
  • the interlayer insulating layer 104 and the lower wiring 115 are processed to form a tapered recess 117 having a taper angle ⁇ with a depth reaching the inside of the lower wiring 115
  • the two-layered wiring structure of the metal wiring 114 according to the fifth embodiment is provided in the recess 117. That is, the wiring structure of the metal wiring 114 according to the seventh embodiment has a structure in which the two-layer wiring structure of the metal wiring 114 according to the fifth embodiment is formed to a depth reaching the inside of the lower wiring 115.
  • the interlayer insulating layer 104 and the lower wiring 115 are processed to form the recess 117 with a depth reaching the inside of the lower wiring 115. .
  • the area of the tapered surface 117A of the concave portion 117 can be secured wider than in the case of the fifth embodiment.
  • the contact area between the metal wire 114 and the cathode electrode can be further expanded, and the contact resistance can be lowered accordingly, so that the frame of the display panel 70 can be narrowed.
  • PR / ET is applied to the interlayer insulating layer 104 and the lower wire 115 to form a tapered recess 117 with a taper angle ⁇ corresponding to the contact opening. It is formed with a depth reaching the inside of the lower wire 115 (step of FIG. 19A).
  • the first metal layer 114A and the second metal layer 114B for forming the anode electrode 105 and the metal wiring 114 are formed on the entire surface of the interlayer insulating layer 104 including the concave portion 117 (step of FIG. 19B). .
  • PR / DET is applied to pattern the anode electrode 105 and the metal wiring 114 (step of FIG. 19C).
  • the uppermost organic insulating layer 106 is formed, and then the organic insulating layer 106 is opened on the anode electrode 105 and the metal wiring 114 (step of FIG. 19D).
  • the cathode electrode 108 is formed on the anode electrode 105 and the metal wiring 114 by a vapor deposition process.
  • the eighth embodiment is a modification of the sixth embodiment, and is an example in which the contact area in the three-layer wiring structure of the metal wiring 114 is enlarged.
  • a cross-sectional view of the wiring structure of the metal wiring 114 according to the eighth embodiment is shown in FIG.
  • the interlayer insulating layer 104 and the lower wiring 115 are processed to form a tapered recess 117 having a taper angle ⁇ with a depth reaching the inside of the lower wiring 115
  • the three-layered wiring structure of the metal wiring 114 according to the sixth embodiment is provided in the concave portion 117. That is, the wiring structure of the metal wiring 114 according to the seventh embodiment has a structure in which the three-layer wiring structure of the metal wiring 114 according to the sixth embodiment is formed to a depth reaching the inside of the lower wiring 115.
  • the interlayer insulating layer 104 and the lower wiring 115 are processed to form the recess 117 as the lower wiring. It is a structure formed in the depth which reaches inside of 115.
  • the contact area between the metal wiring 114 and the cathode electrode can be further expanded, and the contact resistance can be reduced by that amount. It is possible to narrow the frame.
  • PR / ET is applied to the interlayer insulating layer 104 and the lower wire 115 to form a tapered recess 117 with a taper angle ⁇ corresponding to the contact opening. It is formed with a depth reaching the inside of the lower wiring 115 (step of FIG. 21A).
  • a metal layer 114D for embedding in contacts is formed in the concave portion 117, and then a third metal layer 114C is formed of a metal material (for example, tungsten) (step of FIG. 21B).
  • the first metal layer 114A and the second metal layer 114B in order PR / DET is applied to pattern the anode electrode 105 and the metal wiring 114 (step of FIG. 21C).
  • the uppermost organic insulating layer 106 is formed, and then the organic insulating layer 106 is opened on the anode electrode 105 and the metal wiring 114 (step of FIG. 21D).
  • the cathode electrode 108 is formed on the anode electrode 105 and the metal wiring 114 by a vapor deposition process.
  • Example 9 is an example of a combination of Example 3 and Example 8. A cross-sectional view of the wiring structure of the metal wiring 114 according to the ninth embodiment is shown in FIG.
  • the recessed portion 117 having a tapered shape with a taper angle ⁇ is formed with a depth reaching the inside of the lower wiring 115, and the metal wiring 114 according to the eighth embodiment
  • a three-layer wiring structure is provided. That is, in the wiring structure of the metal wiring 114 according to the ninth embodiment, the first metal layer 114A, the third metal layer 114C, and the second metal layer 114B are stacked in the concave portion 117 in the metal wiring 114 of the concavo-convex structure.
  • the three-layered wiring structure is formed, and the convex portion has a two-layered structure in which the first metal layer 114A and the second metal layer 11B are stacked.
  • the second metal layer 114B is processed as in the case of the third embodiment in the two-layer structure of the convex portion of the concavo-convex structure.
  • a tapered recess 119 with a taper angle ⁇ is formed as a second recess so that the bottom surface contacts the first metal layer 114A, leaving the metal layer 114A.
  • the cathode electrode 108 is formed on the metal wire 114 including the concave portion 117 and the concave portion 119 by a vapor deposition process.
  • the second metal layer 114B is processed in the two-layer structure of the convex portion of the metal wiring 114 according to the eighth embodiment, and the first metal is formed. It has a structure in which the recess 119 is formed leaving the layer 114A. Thereby, the contact area between the metal wire 114 and the cathode electrode can be enlarged as compared with the case where the convex portion is flat as in the eighth embodiment.
  • the contact resistance can be lowered by an amount capable of enlarging the contact area between the metal wiring 114 and the cathode electrode, and hence the frame of the display panel 70 is narrowed.
  • PR / ET is applied to the interlayer insulating layer 104 and the lower wire 115 to form a tapered recess 117 with a taper angle ⁇ corresponding to the contact opening. It is formed with a depth reaching the inside of the lower interconnection 115 (step of FIG. 23A).
  • the third metal layer 114C is formed of a metal material (for example, tungsten) (step of FIG. 23B).
  • the uppermost organic insulating layer 106 is formed, and then the organic insulating layer 106 is opened on the anode electrode 105 and the metal wiring 114 (step of FIG. 23D). Thereafter, the cathode electrode 108 is formed on the anode electrode 105 and the metal wiring 114 by a vapor deposition process.
  • Example 10 is an example having an intermediate electrode for connection to the cathode electrode. An outline of a manufacturing process of a display panel having a wiring structure of metal wiring according to the tenth embodiment will be described with reference to FIG. 24, FIG. 25, and FIG.
  • a first metal layer 114A and a second metal layer 114B for forming the anode electrode 105 and the metal wiring 114 are formed (step of FIG. 24A).
  • PR / DET is applied to pattern the anode electrode 105 and the metal wiring 114 (step of FIG. 24B).
  • a concave portion 117 having a tapered surface 117A is formed in the metal wiring 114.
  • the insulating layer 120 is formed using a material such as SiO 2 or SiN (step of FIG. 24C), and then the insulating layer 120 is processed to partially cover the anode electrode 105 and the metal wiring 114. (Step in FIG. 24D). At this time, a planarization process such as CMP may be added.
  • an intermediate electrode 121 for connection to a cathode electrode 108 described later is formed using a material such as TiN (step of FIG. 25A), and then a first electrode for a cavity is formed on the anode electrode 105 which is a reflective electrode.
  • the insulating layer 122 and the second insulating layer 123 are formed using a material such as SiO (step of FIG. 25B). At this time, as shown in the drawing, it is also possible to change the thickness of the insulating layer for each pixel.
  • a transparent electrode 124 is formed using a material such as ITO or IZO (step of FIG. 25C), and then an opening is formed on the transparent electrode 124 using a material such as SiO, SiN or an organic insulating film Form 125 (step of FIG. 26A).
  • the organic EL layer 107 is vapor deposited in the effective pixel area (step of FIG. 26B). At the time of vapor deposition of the organic EL layer 107, the organic EL layer 107 is not formed in the peripheral portion by mask vapor deposition or patterning.
  • a cathode electrode 108 is formed using a material such as ITO, IZO, or MgAg (step of FIG. 26C).
  • the eleventh embodiment is a modification of the tenth embodiment and is an example in which the intermediate electrode to be connected to the cathode electrode has a concavo-convex structure.
  • An outline of a manufacturing process of a display panel having a wiring structure of metal wiring according to the eleventh embodiment will be described with reference to FIGS. 27, 28 and 29.
  • the first metal layer 114A and the second metal layer 114B for forming the anode electrode 105 and the metal wiring 114 are formed (step of FIG. 27A).
  • the contact portion 116 is present only at the outermost periphery of the region corresponding to the contact region X in FIG.
  • PR / DET is applied to pattern the anode electrode 105 and the metal wiring 114 (step of FIG. 27B).
  • the insulating layer 120 is formed using a material such as SiO 2 or SiN (step of FIG. 27C), and then the insulating layer 120 is processed to partially cover the anode electrode 105 and the metal wiring 114. (Step in FIG. 27D). At this time, a planarization process such as CMP may be added.
  • an intermediate electrode 121 for connection to a cathode electrode 108 described later is formed using a material such as TiN (step of FIG. 28A).
  • the intermediate electrode 121 in the region corresponding to the contact region X in FIG. 6 is further patterned to form a concavo-convex structure.
  • the contact area between the metal wire 114 and the cathode electrode 108 can be enlarged by forming the intermediate electrode 121 in a concavo-convex structure.
  • a first insulating layer 122 and a second insulating layer 123 for a cavity are formed on the anode electrode 105, which is a reflective electrode, using a material such as SiO (step of FIG. 28B). At this time, as shown in the drawing, it is also possible to change the thickness of the insulating layer for each pixel.
  • a transparent electrode 124 is formed using a material such as ITO or IZO (step of FIG. 28C), and then an opening is formed on the transparent electrode 124 using a material such as SiO, SiN or an organic insulating film Form 125 (step of FIG. 29A).
  • the organic EL layer 107 is vapor deposited in the effective pixel area (step of FIG. 29B). At the time of vapor deposition of the organic EL layer 107, the organic EL layer 107 is not formed in the peripheral portion by mask vapor deposition or patterning.
  • a cathode electrode 108 is formed using a material such as ITO, IZO, or MgAg (step of FIG. 29C).
  • the twelfth embodiment is a modification of the tenth embodiment and is an example in which there is no intermediate electrode for connection to the cathode electrode.
  • An outline of a manufacturing process of a display panel having a wiring structure of metal wiring according to a twelfth embodiment will be described with reference to FIGS. 30, 31 and 32.
  • the first metal layer 114A and the second metal layer 114B for forming the anode electrode 105 and the metal wiring 114 are formed (step of FIG. 30A).
  • PR / DET is applied to pattern the anode electrode 105 and the metal wiring 114 (step of FIG. 30B).
  • a concave portion 117 having a tapered surface 117A is formed in the metal wiring 114.
  • the insulating layer 120 is formed using a material such as SiO 2 or SiN (step of FIG. 30C), and then the insulating layer 120 is processed to partially cover the anode electrode 105 and the metal wiring 114. (Step in FIG. 31A). At this time, a planarization process such as CMP may be added.
  • a first insulating layer 122 and a second insulating layer 123 for a cavity are formed on the anode electrode 105, which is a reflective electrode, using a material such as SiO (step of FIG. 31B). At this time, as shown in the drawing, it is also possible to change the thickness of the insulating layer for each pixel.
  • a transparent electrode 124 is formed using a material such as ITO or IZO (step of FIG. 31C), and then an opening is formed on the transparent electrode 124 using a material such as SiO, SiN or an organic insulating film Form 125 (step of FIG. 32A).
  • the organic EL layer 107 is vapor deposited in the effective pixel area (step of FIG. 32B). At the time of vapor deposition of the organic EL layer 107, the organic EL layer 107 is not formed in the peripheral portion by mask vapor deposition or patterning.
  • the cathode electrode 108 is formed using a material such as ITO, IZO, or MgAg (step of FIG. 32C).
  • the thirteenth embodiment is an example of the layout pattern of the concave portion 117 of the metal wiring 114. Examples 1 to 3 of the layout pattern according to the thirteenth embodiment are shown in FIGS.
  • Example 2 in which the first metal layer 114A and the second metal layer 114B are simultaneously processed, and only the second metal layer 114B are processed; Example 3 can be applied leaving the metal layer 114A.
  • the contact area between the metal wiring 114 and the cathode electrode can be expanded, and by applying the third embodiment, the first metal layer 114A is made of, for example, titanium. In this case, the contact resistance between the metal wire 114 and the cathode electrode can be reduced.
  • the pattern example 1 is an example in which the concave portions 117 which are rectangular in plan view are laid out in a lattice shape.
  • FIG. 33A shows the case where the second embodiment in which the first metal layer 114A and the second metal layer 114B are simultaneously processed is applied to the grid layout of pattern example 1, and only the second metal layer 114B is processed.
  • FIG. 33B shows the case where the third embodiment in which the first metal layer 114A is left is applied.
  • the pattern example 2 is an example in which the concave portions 117 which are circular in plan view are laid out in a beaded shape.
  • FIG. 34A shows the case where the second embodiment in which the first metal layer 114A and the second metal layer 114B are simultaneously processed is applied to the beaded layout of the pattern example 2 shown in FIG. 34A, only the second metal layer 114B is processed
  • FIG. 34B shows the case where the third embodiment in which the first metal layer 114A is left is applied.
  • the pattern example 3 is an example in which the side surfaces are notched like saw teeth, that is, so-called jagged concave portions 117 are laid out in a jagged manner.
  • FIG. 35A shows the case where the second embodiment in which the first metal layer 114A and the second metal layer 114B are simultaneously processed is applied to the jagged joint layout of the pattern example 3, and only the second metal layer 114B is shown.
  • FIG. 35B shows the case of applying the third embodiment which is processed to leave the first metal layer 114A.
  • the contact surface at the connection portion with the cathode electrode 108 has a concavo-convex structure to explain the function and effect accompanying the expansion of the contact area with the cathode electrode 108.
  • the filler layer 110 interposed between the substrate 101 and the sealing substrate 113 protrudes to the periphery and the outer shape becomes abnormal. Can be prevented.
  • FIG. 36B it is also possible to obtain an effect and an effect of preventing the sealing material 131 provided on the outer peripheral portion of the filler layer 110 from protruding to the periphery or to the inside.
  • the technology of the present disclosure has been described above based on the preferred embodiments, the technology of the present disclosure is not limited to the embodiments.
  • the configuration and the structure of the display device described in the above embodiment are examples, and can be changed as appropriate.
  • the organic EL element 21 and the drive circuit thereof are formed on a semiconductor substrate such as a silicon substrate, but the invention is not limited thereto.
  • An insulator such as a glass substrate It is also possible to form on a substrate.
  • the circuit configuration shown in FIG. 2 is exemplified as the pixel circuit.
  • the present invention is not limited to this, and it is possible to increase the number of transistors as needed.
  • a switching transistor is connected between the drain electrode of the drive transistor 22 and a current discharge destination node (for example, the common power supply line 34), and the organic EL element 21 does not emit light during the non-emission period of the pixel 20 by the switching transistor. It is also possible to control as follows.
  • the display device of the present disclosure displays a video signal input to the electronic device or a video signal generated in the electronic device as an image or a video in any field of electronic device (display device) It can be used as Examples of the electronic device include a television set, a notebook personal computer, a digital still camera, a portable terminal device such as a mobile phone, a head mounted display, and the like. However, it is not limited to these.
  • the following effects can be obtained by using the display device of the present disclosure as the display unit in electronic devices in various fields. That is, according to the display device of the present disclosure, it is possible to narrow the frame of the display panel. Therefore, the use of the display device of the present disclosure can contribute to downsizing of the electronic device main body.
  • the display device of the present disclosure also includes a module shape of a sealed configuration.
  • a display module in which an opposing portion such as transparent glass is pasted to a pixel array portion is applicable.
  • the display module may be provided with a circuit unit for inputting and outputting signals and the like to the pixel array unit from the outside, a flexible printed circuit (FPC), and the like.
  • FPC flexible printed circuit
  • a digital still camera and a head mounted display are illustrated as an example of electronic equipment which uses a display of this indication. However, the specific example illustrated here is only an example, and is not limited to these.
  • FIG. 37 is an external view of a lens-interchangeable single-lens reflex digital still camera according to Specific Example 1 of the electronic device of the present disclosure, FIG. 37A shows a front view thereof, and FIG. 37B shows a rear view thereof.
  • the interchangeable-lens single-lens reflex digital still camera has, for example, an interchangeable shooting lens unit (interchangeable lens) 212 on the front right side of the camera body (camera body) 211, And a grip portion 213 for the photographer to grip.
  • interchangeable shooting lens unit interchangeable lens
  • grip portion 213 for the photographer to grip.
  • a monitor 214 is provided substantially at the center of the back of the camera body 211. At the top of the monitor 214, an electronic viewfinder (eyepiece window) 215 is provided. The photographer can view the light image of the subject guided from the photographing lens unit 212 and determine the composition by looking through the electronic viewfinder 215.
  • the display device of the present disclosure can be used as the electronic view finder 215 in the lens-interchangeable single-lens reflex digital still camera configured as described above. That is, the lens-interchangeable single-lens reflex digital still camera according to the first specific example is manufactured by using the display device of the present disclosure as the electronic viewfinder 215.
  • FIG. 38 is an external view showing an example of a head mounted display according to Specific Example 2 of the electronic device of the present disclosure.
  • the head mount display 300 has a transmissive head mount display configuration having a main body portion 301, an arm portion 302, and a lens barrel 303.
  • the main body portion 301 is connected to the arm portion 302 and the glasses 310. Specifically, an end portion in the long side direction of the main body portion 301 is attached to the arm portion 302. Further, one side of the side surface of the main body portion 301 is connected to the glasses 310 via a connection member (not shown).
  • the main body 301 may be directly attached to the head of the human body.
  • the main body unit 301 incorporates a control substrate and a display unit for controlling the operation of the head mounted display 300.
  • the arm portion 302 supports the lens barrel 303 with respect to the main body portion 301 by connecting the main body portion 301 and the lens barrel 303. Specifically, the arm portion 302 fixes the lens barrel 303 to the main body portion 301 by being coupled with the end portion of the main body portion 301 and the end portion of the lens barrel 303.
  • the arm unit 302 incorporates a signal line for communicating data related to an image provided from the main unit 301 to the lens barrel 303.
  • the lens barrel 303 projects the image light provided from the main body portion 301 via the arm portion 302 through the lens 311 of the glasses 310 toward the eyes of the user who wears the head mounted display 300.
  • the display device of the present disclosure can be used as a display unit incorporated in the main body unit 301. That is, the head mounted display 300 according to the present specific example 2 is manufactured by using the display device of the present disclosure as the display unit.
  • the present disclosure can also be configured as follows.
  • A. Display device >> [A-1] An organic EL layer formed through an insulating film on a circuit portion formed on a substrate, A cathode electrode commonly formed on all the pixels on the organic EL layer; A metal wire provided on the outer periphery of the effective pixel region and electrically connecting the cathode electrode to the wire of the circuit portion; The metal wiring has a recess or a protrusion on the contact surface at the connection with the cathode electrode.
  • Display device [A-2] A plurality of concave portions or convex portions are provided on the contact surface with the cathode electrode, The display device according to the above [A-1].
  • the concave portion or the convex portion has a tapered surface with a taper angle equal to or less than an angle at which the film thickness of the cathode electrode can be maintained at a certain level or more.
  • the recess or protrusion has a tapered surface with a taper angle of 60 degrees or less with respect to the base surface, The display device according to the above [A-3].
  • the metal wiring is formed by laminating a first metal layer and a second metal layer in that order, The recess is formed to reach the ground by removing the first metal layer and the second metal layer.
  • the display device according to any one of the above [A-1] to [A-4].
  • [A-6] The metal wiring is formed by laminating a first metal layer and a second metal layer in that order, The recess is formed such that the bottom surface is in contact with the first metal layer by removing the second metal layer.
  • the display device according to any one of the above [A-1] to [A-4].
  • [A-7] The first metal layer has a lower contact resistance than the second metal layer, The display device according to the above [A-6].
  • the recess is formed to reach the lower wiring by processing the underlying interlayer insulating layer, The display device according to any one of the above [A-1] to [A-4].
  • the metal wiring is formed by laminating the first metal layer and the second metal layer in that order, and the wiring structure of the recess is formed between the first metal layer and the second metal layer.
  • a three-layer structure having three metal layers The display device according to the above [A-8].
  • the recess is formed to reach the inside of the lower wiring by processing the underlying interlayer insulating layer and the lower wiring, The display device according to any one of the above [A-1] to [A-4].
  • the metal wiring is formed by laminating the first metal layer and the second metal layer in that order, and the wiring structure of the recess is formed between the first metal layer and the second metal layer.
  • a three-layer structure having three metal layers The display device according to the above [A-10].
  • the recess is formed to reach the inside of the lower wiring by processing the underlying interlayer insulating layer and the lower wiring, In the metal wiring, the first metal layer and the second metal layer are laminated in that order, and the wiring structure of the recess is formed by the third metal layer between the first metal layer and the second metal layer.
  • [A-13] The recesses are laid out in a grid, a string of beads, or a grid, The display device according to any one of the above [A-1] to [A-12].
  • the substrate on which the circuit unit is formed is a semiconductor substrate, The display device according to any one of the above [A-1] to [A-13].
  • the concave portion or the convex portion has a tapered surface having a taper angle equal to or less than an angle at which the film thickness of the cathode electrode can be maintained at a certain level or more.
  • the recess or protrusion has a tapered surface with a taper angle of 60 degrees or less with respect to the base surface, The electronic device according to the above [B-3].
  • the metal wiring is formed by laminating a first metal layer and a second metal layer in that order, The recess is formed to reach the ground by removing the first metal layer and the second metal layer.
  • the electronic device according to any one of the above [B-1] to [B-4].
  • the metal wiring is formed by laminating a first metal layer and a second metal layer in that order, The recess is formed such that the bottom surface is in contact with the first metal layer by removing the second metal layer.
  • the electronic device according to any one of the above [B-1] to [B-4].
  • the first metal layer has a lower contact resistance than the second metal layer, The electronic device according to the above [B-6].
  • the recess is formed to reach the lower wiring by processing the underlying interlayer insulating layer, The electronic device according to any one of the above [B-1] to [B-4].
  • the metal wiring is formed by laminating the first metal layer and the second metal layer in that order, and the wiring structure of the recess is formed between the first metal layer and the second metal layer.
  • a three-layer structure having three metal layers The electronic device according to the above [B-8].
  • the recess is formed to reach the inside of the lower wiring by processing the underlying interlayer insulating layer and the lower wiring, The electronic device according to any one of the above [B-1] to [B-4].
  • the metal wiring is formed by laminating the first metal layer and the second metal layer in that order, and the wiring structure of the recess is formed between the first metal layer and the second metal layer.
  • a three-layer structure having three metal layers The electronic device according to the above [B-10].
  • the recess is formed to reach the inside of the lower wiring by processing the underlying interlayer insulating layer and the lower wiring, In the metal wiring, the first metal layer and the second metal layer are laminated in that order, and the wiring structure of the recess is formed by the third metal layer between the first metal layer and the second metal layer.
  • [B-13] The recesses are laid out in a grid, a string of beads or a grid, The electronic device according to any one of the above [B-1] to the above [B-12].
  • the substrate on which the circuit portion is formed is a semiconductor substrate, The electronic device according to any one of the above [B-1] to the above [B-13].
  • organic EL display device 20 pixel (pixel circuit) 21: organic EL element 22: drive transistor 23: sampling transistor 24: light emission control transistor 25 ... Retaining capacity, 26 ... Auxiliary capacity, 30 ... Pixel array section, 40 ... Writing scanning section, 50 ... Driving scanning section, 60 ... Signal output section, 70 ... Display Panel 70A: effective pixel area 101: substrate 102: circuit layer 103: inorganic insulating layer 104: interlayer insulating layer 105: anode electrode 106: 106 Organic insulating layer 107 Organic EL layer 108 Cathode electrode 109 Organic protective layer 110 Filler layer (adhesion layer) 111 Black matrix layer 112 ⁇ ⁇ Color filter, 1 3 ... sealing substrate, 114 ... metal wiring, 115 ... lower wiring 116 ... contact portion, 117, 119 ... recess

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本開示の表示装置は、基板上に形成された回路部の上に、絶縁膜を介して成膜された有機ＥＬ層、有機ＥＬ層の上に全画素共通に成膜されたカソード電極、及び、有効画素領域の外周部に設けられ、カソード電極を回路部の配線と電気的に接続する金属配線を備える。そして、金属配線は、カソード電極との接続部における接触面に凹部又は凸部を有する。また、本開示の電子機器は、上記の構成の表示装置を有する。

Description

表示装置及び電子機器
　本開示は、表示装置及び電子機器に関する。
　近年の表示装置は、平面型（フラットパネル型）の表示装置が主流である。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を、画素の発光部（発光素子）として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス（ＥＬ：Electro Luminescence）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
　画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は、一般的に、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を用いて基板上に形成された回路部を覆う状態で絶縁膜が設けられ、この絶縁膜上に有機ＥＬ素子が配列形成された構成となっている。また、有機ＥＬ素子の上には、上部電極としてカソード電極が全画素共通に成膜される。カソード電極については、回路部と電気的に接続する必要がある。
　カソード電極を回路部と電気的に接続するために、従来は、有効画素領域（表示領域）の外周部にコンタクト領域を設け、当該コンタクト領域にてカソード電極と回路部との電気的接続を行う構成を採っている（例えば、特許文献１参照）。
特開２０１４－１９９７３９号公報
　ところで、カソード電極と回路部との電気的接続を行う目的で有効画素領域の外周部に設けられるコンタクト領域は、表示パネルの額縁（パネル周縁部）の幅の律速要因となっている。表示パネルの額縁幅が大きいと、理収（理論的収率）が減ることによる製造コストの上昇につながる上、表示装置搭載製品のデザインに制限がかかるため、デバイスとしての商品性を低下させることになる。特に、半導体基板を用いた小型の表示装置の場合、チップサイズに対して有効画面の占める割合が小さくなるため、表示パネルの額縁である画面外周部のサイズの影響が顕著になる。
　そこで、本開示は、有効画素領域の外周部に、カソード電極と回路部との電気的接続を行うコンタクト領域を設けるに当たって、表示パネルの狭額縁化を図ることが可能な有機ＥＬ表示装置及び当該有機ＥＬ素子を有する電子機器を提供することを目的とする。
　上記の目的を達成するための本開示の表示装置は、
　基板上に形成された回路部の上に、絶縁膜を介して成膜された有機ＥＬ層、
　有機ＥＬ層の上に全画素共通に成膜されたカソード電極、及び、
　有効画素領域の外周部に設けられ、カソード電極を回路部の配線と電気的に接続する金属配線を備え、
　金属配線は、カソード電極との接続部における接触面に凹部又は凸部を有する。
　また、上記の目的を達成するための本開示の電子機器は、上記の構成の表示装置を有する。
図１は、本開示のアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 図２は、本開示のアクティブマトリクス型有機ＥＬ表示装置における画素（画素回路）の回路構成の一例を示す回路図である。 図３は、表示パネルの断面構造の一例を示す断面図である。 図４Ａは、従来例に係るカソード電極のコンタクト構造の一部を示す平面図であり、図４Ｂは、図４ＡのＡ－Ａ線に沿った矢視断面図である。 図５は、実施例１に係るカソード電極のコンタクト構造の一部を示す平面図である。 図６は、図５のＢ－Ｂ線に沿った矢視断面図である。 図７Ａは、金属配線の凹部のテーパー面のテーパー角度についての説明図であり、図７Ｂは、テーパー角度とカソード膜カバレッジとの関係を示す図である。 図８は、実施例２に係る金属配線の配線構造の概略を示す断面図である。 図９Ａ乃至図９Ｄは、実施例２に係る金属配線の配線構造の製造工程を示す工程図である。 図１０は、実施例３に係る金属配線の配線構造の概略を示す断面図である。 図１１Ａ乃至図１１Ｄは、実施例３に係る金属配線の配線構造の製造工程を示す工程図である。 図１２は、実施例４に係る金属配線の配線構造の概略を示す断面図である。 図１３Ａ乃至図１３Ｄは、実施例４に係る金属配線の配線構造の製造工程を示す工程図である。 図１４は、実施例５に係る金属配線の配線構造の概略を示す断面図である。 図１５Ａ乃至図１５Ｄは、実施例５に係る金属配線の配線構造の製造工程を示す工程図である。 図１６は、実施例６に係る金属配線の配線構造の概略を示す断面図である。 図１７Ａ乃至図１７Ｄは、実施例６に係る金属配線の配線構造の製造工程を示す工程図である。 図１８は、実施例７に係る金属配線の配線構造の概略を示す断面図である。 図１９Ａ乃至図１９Ｄは、実施例７に係る金属配線の配線構造の製造工程を示す工程図である。 図２０は、実施例８に係る金属配線の配線構造の概略を示す断面図である。 図２１Ａ乃至図２１Ｄは、実施例８に係る金属配線の配線構造の製造工程を示す工程図である。 図２２は、実施例９に係る金属配線の配線構造の概略を示す断面図である。 図２３Ａ乃至図２３Ｄは、実施例９に係る金属配線の配線構造の製造工程を示す工程図である。 図２４Ａ乃至図２４Ｄは、実施例１０に係る金属配線の配線構造を有する表示パネルの製造工程（その１）を示す工程図である。 図２５Ａ乃至図２５Ｃは、実施例１０に係る金属配線の配線構造を有する表示パネルの製造工程（その２）を示す工程図である。 図２６Ａ乃至図２６Ｃは、実施例１０に係る金属配線の配線構造を有する表示パネルの製造工程（その３）を示す工程図である。 図２７Ａ乃至図２７Ｄは、実施例１１に係る金属配線の配線構造を有する表示パネルの製造工程（その１）を示す工程図である。 図２８Ａ乃至図２８Ｃは、実施例１１に係る金属配線の配線構造を有する表示パネルの製造工程（その２）を示す工程図である。 図２９Ａ乃至図２９Ｃは、実施例１１に係る金属配線の配線構造を有する表示パネルの製造工程（その３）を示す工程図である。 図３０Ａ乃至図３０Ｃは、実施例１２に係る金属配線の配線構造を有する表示パネルの製造工程（その１）を示す工程図である。 図３１Ａ乃至図３１Ｃは、実施例１２に係る金属配線の配線構造を有する表示パネルの製造工程（その２）を示す工程図である。 図３２Ａ乃至図３２Ｃは、実施例１２に係る金属配線の配線構造を有する表示パネルの製造工程（その３）を示す工程図である。 図３３Ａ及び図３３Ｂは、金属配線の凹部のレイアウトパターンのパターン例１についての説明図である。 図３４Ａ及び図３４Ｂは、金属配線の凹部のレイアウトパターンのパターン例２についての説明図である。 図３５Ａ及び図３５Ｂは、金属配線の凹部のレイアウトパターンのパターン例３についての説明図である。 図３６Ａ及び図３６Ｂは、金属配線の凹凸構造による作用、効果について説明する図である。 図３７Ａは、本開示の電子機器の具体例１に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラの正面図であり、図３７Ｂは、その背面図である。 図３８は、本開示の電子機器の具体例２に係るヘッドマウントディスプレイの一例を示す外観図である。
　以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置及び電子機器、全般に関する説明
２．本開示の表示装置
　２－１．システム構成
　２－２．画素回路
　２－３．表示パネルの断面構造
　２－４．カソード電極のコンタクト構造
３．実施形態
　３－１．実施例１（本開示に係るカソード電極のコンタクト構造の例）
　３－２．実施例２（金属配線の配線構造の例：第１，第２の金属層を同時加工する例）
　３－３．実施例３（実施例２の変形例：第２の金属層のみを加工する例）
　３－４．実施例４（実施例２の変形例：配線構造が１層構造の例）
　３－５．実施例５（金属配線の配線構造が下部配線とのコンタクトを兼ねる例）
　３－６．実施例６（実施例５の変形例：金属配線の配線構造が３層構造の例）
　３－７．実施例７（実施例５の変形例：２層の配線構造の接触面積を拡大した例）
　３－８．実施例８（実施例６の変形例：３層の配線構造の接触面積を拡大した例）
　３－９．実施例９（実施例３と実施例６との組み合わせの例）
　３－１０．実施例１０（カソード電極に接続するための中間電極を有する例）
　３－１１．実施例１１（実施例１０の変形例：中間電極が凹凸構造を有する例）
　３－１２．実施例１２（実施例１０の変形例：中間電極が無い例）
　３－１３．実施例１３（金属配線の凹部のレイアウトパターンの例）
　　３－１３－１．パターン例１（格子状のレイアウトの例）
　　３－１３－２．パターン例２（数珠繋ぎ状のレイアウトの例）
　　３－１３－３．パターン例３（ギザ繋ぎ状のレイアウトの例）
４．変形例
５．本開示の電子機器
　５－１．具体例１（デジタルスチルカメラの例）
　５－２．具体例２（ヘッドマウントディスプレイの例）
６．本開示がとることができる構成
＜本開示の表示装置及び電子機器、全般に関する説明＞
　本開示の表示装置及び電子機器にあっては、凹部又は凸部について、カソード電極との接触面に複数設けられている構成とすることができる。また、凹部について、格子状、数珠繋ぎ状、又は、ギザ繋ぎ状にレイアウトされている構成とすることができる。
　上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、凹部又は凸部について、下地面に対して、一定以上のカソード電極の膜厚を維持できる角度以下のテーパー角度のテーパー面を有する構成とすることができる。このとき、テーパー角度については、６０度以下であることが好ましい。
　また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、金属配線について、第１の金属層及び第２の金属層がその順に積層されて成り、凹部について、第１の金属層及び第２の金属層を除去することによって下地に達する深さになるように形成されている構成とすることができる。
　また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、金属配線について、第１の金属層及び第２の金属層がその順に積層されて成り、凹部について、第２の金属層を除去することによって底面が第１の金属層に接するように形成されている構成とすることができる。このとき、第１の金属層について、第２の金属層よりも接触抵抗が小さいことが好ましい。
　また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、凹部について、下地の層間絶縁層に加工を施すことによって下部配線に達するように形成されている構成とすることができる。そして、金属配線について、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造である構成とすることができる。
　また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、凹部について、下地の層間絶縁層及び下部配線に加工を施すことによって下部配線の内部に達するように形成されている構成とすることができる。そして、金属配線について、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造である構成とすることができる。
　また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、凹部について、下地の層間絶縁層及び下部配線に加工を施すことによって下部配線の内部に達するように形成されている構成とすることができる。そして、金属配線について、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造であり、金属配線の凸部には、第２の金属層を除去することによって底面が第１の金属層に接するように第２の凹部が形成されている構成とすることができる。
　また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、回路部が形成される基板について、半導体基板から成る構成とすることができる。
＜本開示の表示装置＞
　本開示の表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス型表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＭＯＳ(Metal Oxide Semiconductor)トランジスタやＴＦＴ（Thin Film Transistor）を例示することができる。
　ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である例えば有機ＥＬ素子を、画素回路の発光部（発光素子）として用いるアクティブマトリクス型有機ＥＬ表示装置を例に挙げて説明するものとする。以下では、「画素回路」を単に「画素」と記述する場合がある。
［システム構成］
　図１は、本開示のアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。図１に示すように、本開示の有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状に２次元配置されて成る画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される周辺回路（周辺駆動部）とを有する構成となっている。
　周辺回路は、例えば、画素アレイ部３０と同じ表示パネル７０上に搭載された書込み走査部４０、駆動走査部５０、及び、信号出力部６０等から成り、画素アレイ部３０の各画素２０を駆動する。尚、書込み走査部４０、駆動走査部５０、及び、信号出力部６０のいくつか、あるいは全部を表示パネル７０外に設ける構成を採ることも可能である。
　表示パネル７０の基板としては、ガラス基板等の絶縁性透明基板を用いることもできるし、シリコン基板等の半導体基板を用いることもできる。表示パネル７０の基板として、シリコン基板等の半導体基板を用いた有機ＥＬ表示装置は、所謂、マイクロディスプレイ（小型ディスプレイ）と呼称され、デジタルスチルカメラの電子ビューファインダや、ヘッドマウントディスプレイの表示部等として用いて好適なものである。
　有機ＥＬ表示装置１０については、モノクロ（白黒）表示対応の構成とすることもできるし、カラー表示対応の構成とすることもできる。有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は複数の副画素（サブピクセル）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
　但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
　画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って走査線３１（３１1～３１m）と駆動線３２（３２1～３２m）とが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線３３（３３1～３３n）が画素列毎に配線されている。
　走査線３１1～３１mは、書込み走査部４０の対応する行の出力端にそれぞれ接続されている。駆動線３２1～３２mは、駆動走査部５０の対応する行の出力端にそれぞれ接続されている。信号線３３1～３３nは、信号出力部６０の対応する列の出力端にそれぞれ接続されている。
　書込み走査部４０は、シフトレジスタ回路等によって構成されている。この書込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際して、走査線３１（３１1～３１m）に対して書込み走査信号ＷＳ（ＷＳ1～ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する、所謂、線順次走査を行う。
　駆動走査部５０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この駆動走査部５０は、書込み走査部４０による線順次走査に同期して、駆動線３２（３２1～３２m）に対して発光制御信号ＤＳ（ＤＳ1～ＤＳm）を供給することによって画素２０の発光／非発光（消光）の制御を行う。
　信号出力部６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）に相当する電圧、あるいは、その近傍の電圧である。基準電圧Ｖofsは、補正動作を行う際に、初期化電圧として用いられる。
　信号出力部６０から択一的に出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1～３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査部４０による線順次走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部６０は、信号電圧Ｖsigを画素行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
［画素回路］
　図２は、本開示のアクティブマトリクス型有機ＥＬ表示装置１０における画素（画素回路）の回路構成の一例を示す回路図である。画素２０の発光部は、有機ＥＬ素子２１から成る。有機ＥＬ素子２１は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である。
　図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路（画素駆動回路）とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源線３４にカソード電極が接続されている。図中、Ｃelは、有機ＥＬ素子２１の等価容量である。
　有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、サンプリングトランジスタ２３、発光制御トランジスタ２４、保持容量２５、及び、補助容量２６を有する構成となっている。ここでは、有機ＥＬ素子２１及びその駆動回路を、ガラスのような絶縁体上ではなく、シリコン基板のような半導体基板上に形成することを想定し、駆動トランジスタ２２として、Ｐチャネル型のトランジスタを用いる構成を採っている。
　また、本例では、サンプリングトランジスタ２３及び発光制御トランジスタ２４についても、駆動トランジスタ２２と同様に、Ｐチャネル型のトランジスタを用いる構成を採っている。従って、駆動トランジスタ２２、サンプリングトランジスタ２３、及び、発光制御トランジスタ２４は、ソース／ゲート／ドレインの３端子ではなく、ソース／ゲート／ドレイン／バックゲートの４端子となっている。バックゲートには電源電圧Ｖddが印加される。
　但し、サンプリングトランジスタ２３及び発光制御トランジスタ２４については、スイッチ素子として機能するスイッチングトランジスタであることから、Ｐチャネル型のトランジスタに限られるものではない。従って、サンプリングトランジスタ２３及び発光制御トランジスタ２４は、Ｎチャネル型のトランジスタでも、Ｐチャネル型とＮチャネル型が混在した構成のものでもよい。
　上記の構成の画素２０において、サンプリングトランジスタ２３は、信号出力部６０から信号線３３を通して供給される映像信号の信号電圧Ｖsigをサンプリングすることによって保持容量２５に書き込む。発光制御トランジスタ２４は、電源電圧Ｖddのノードと駆動トランジスタ２２のソース電極との間に接続され、発光制御信号ＤＳによる駆動の下に、有機ＥＬ素子２１の発光／非発光を制御する。
　保持容量２５は、駆動トランジスタ２２のゲート電極とソース電極との間に接続されている。この保持容量２５は、サンプリングトランジスタ２３によるサンプリングによって書き込まれた映像信号の信号電圧Ｖsigを保持する。駆動トランジスタ２２は、保持容量２５の保持電圧に応じた駆動電流を有機ＥＬ素子２１に流すことによって有機ＥＬ素子２１を駆動する。
　補助容量２６は、駆動トランジスタ２２のソース電極と、固定電位のノード、例えば、電源電圧Ｖddのノードとの間に接続されている。この補助容量２６は、映像信号の信号電圧Ｖsigを書き込んだときに駆動トランジスタ２２のソース電位が変動するのを抑制するとともに、駆動トランジスタ２２のゲート－ソース間電圧Ｖgsを、駆動トランジスタ２２の閾値電圧Ｖthにする作用を為す。
［表示パネルの断面構造］
　表示パネル７０の断面構造の一例を図３に示す。ここで例示する表示パネル７０は、例えば、白色光を発光する白色有機ＥＬ素子とカラーフィルタとの組み合わせによって、Ｒ（赤），Ｇ（緑），Ｂ（青）のいずれかの色光がパネル上面（基板１０１と反対側の面）側から出射される、上面発光型（所謂、トップエミッション型）の表示パネルである。
　表示パネル７０を構成する基板１０１上の領域は、複数の画素２０がマトリクス状に配置されて成る有効画素領域（表示領域）と、有効画素領域の周辺（外縁側／外周側）に位置する周辺領域とから成る。有効画素領域内には、駆動トランジスタ２２、サンプリングトランジスタ２３、発光制御トランジスタ２４、保持容量２５、及び、補助容量２６から成る画素駆動回路が設けられる。周辺領域内には、書込み走査部４０、駆動走査部５０、及び、信号出力部６０等から成る周辺回路が設けられる。そして、これらの回路を含む回路層１０２が基板１０１上に形成されている。
　表示パネル７０は、回路層１０２上に、例えば、無機絶縁層１０３、層間絶縁層１０４、アノード電極１０５、有機絶縁層１０６、有機ＥＬ層１０７、カソード電極１０８、有機保護層１０９、充填剤層（接着層）１１０、及び、ブラックマトリクス層１１１がこの順に積層された積層構造を有している。尚、ブラックマトリクス層１１１と同じ層には、カラーフィルタ１１２が画素単位で設けられている。また、この積層構造上には封止用基板１１３が貼り合わされており、当該封止用基板１１３によって積層構造が封止されるようになっている。
　上記の積層構造において、アノード電極１０５、有機ＥＬ層１０７及びカソード電極１０８は、前述した白色有機ＥＬ素子を構成する積層構造となっている。アノード電極１０５は、有効画素領域内においては各色の画素２０毎に設けられている。カソード電極１０８は、透明電極から成り、有効画素領域内において各画素２０に共通の電極として設けられている。カソード電極１０８は、基板１０１上において、有効画素領域からその外部領域まで延在するように形成されている。
　有機ＥＬ層１０７は、アノード電極１０５の側から順に、正孔注入層１０７１、正孔輸送層１０７２、発光層１０７３、電子輸送層１０７４、及び、電子注入層１０７５を積層した積層構造を有している。これらの層のうち、発光層１０７３以外の層については必要に応じて設ければよい。
　正孔注入層１０７１は、正孔注入効率を高めるとともに、リークを防止するために設けられる。正孔輸送層１０７２は、発光層１０７３への正孔輸送効率を高めるためのものである。発光層１０７３は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層１０７４は、発光層１０７３への電子輸送効率を高めるためのものである。電子注入層１０７５は、電子注入効率を高めるためのものである。
　上述したように、本実施形態に係る有機ＥＬ表示装置１０は、基板１０１上に形成された回路部（画素駆動回路や周辺回路）を覆う状態で層間絶縁層１０４が設けられ、この層間絶縁層１０４上に有機ＥＬ素子２１が形成された構成となっている。そして、有機ＥＬ素子２１の下に、下部電極としてアノード電極１０５が画素単位で設けられているのに対し、有機ＥＬ素子２１の上には、上部電極としてカソード電極１０８が全画素共通に設けられている。
［カソード電極のコンタクト構造］
　カソード電極１０８については、基板１０１上に形成された回路部の配線と電気的に接続する必要がある。この電気的接続を実現するために、有機ＥＬ表示装置１０では、有効画素領域（表示領域）の外周部にコンタクト領域を設け、当該コンタクト領域にてカソード電極１０８と回路部の配線との電気的接続を行うようにしている。
　図３では、コンタクト領域の構造については図示を省略している。カソード電極１０８のコンタクト領域は、表示パネル７０の額縁（パネル周縁部）の幅の律速要因となっている。従って、有機ＥＬ層１０７の成膜エリアの端面、及び、カソード電極１０８の成膜エリアの端面の製造ばらつきを考慮して、以下の条件１，２を満たす額縁幅にする必要がある。
条件１：有機ＥＬ層１０７が必ず有効画素領域上を被覆し、有機ＥＬ層１０７の成膜エリアの端面がコンタクト領域上に存在する。これは、回路層１０２の段差の影響によって、カソード電極１０８が所謂段切れし、電気的にオープンになることを防止するためである。
条件２：カソード接続用電極としての機能を有する金属配線とカソード電極１０８とのコンタクト抵抗の低抵抗化のために、コンタクト領域が所望の幅（面積）満たす。
　ここで、カソード電極のコンタクト構造の従来例について説明する。従来例に係るカソード電極のコンタクト構造の一部の平面図を図４Ａに示し、図４ＡのＡ－Ａ線に沿った矢視断面図を図４Ｂに示す。
　上記の条件１，２を満たす額縁幅にするために、従来例に係るカソード電極のコンタクト構造では、カソード電極１０８を、有機ＥＬ層１０７の成膜エリアよりも大きいサイズで、下地段差による段切れを防止するために、端部がテーパー形状になるように成膜している。そして、有機ＥＬ層１０７の成膜エリアの端面よりも外側のコンタクト領域Ｘにおいて、カソード電極１０８をカソード接続用電極である金属配線１１４と電気的に接続するようにしている。金属配線１１４は、電源に繋がる回路部の配線（以下、「下部配線」と記述する）１１５に、タングステン等のコンタクト用金属材料を用いたコンタクト部１１６を介して電気的に接続されている。
　上記の構成のカソード電極のコンタクト構造において、金属配線１１４のカソード電極１０８との接触面は平坦面となっている。そして、カソード電極１０８と金属配線１１４との接続部における接触抵抗を小さくするには、金属配線１１４を幅広い配線でレイアウトする必要がある。しかし、金属配線１１４を幅広い配線でレイアウトするということは、表示パネル７０の額縁幅の律速要因となるコンタクト領域Ｘとして大きい領域を確保するということである。
　そして、表示パネル７０の有効画素領域７０Ａの外周部の額縁幅が大きいと、理収が減ることによる製造コストの上昇につながる上、表示装置搭載製品のデザインに制限がかかるため、デバイスとしての商品性を低下させることになる。特に、半導体基板を用いた小型の表示装置の場合、チップサイズに対して有効画面の占める割合が小さくなるため、画面外周部のサイズの影響が顕著になる。
＜実施形態＞
　そこで、本実施形態では、有効画素領域７０Ａの外周部に設けられ、カソード電極１０８を回路部（より具体的には、下部配線１１５）と電気的に接続する金属配線１１４について、カソード電極１０８との接続部における接触面に、凹部又は凸部を有する構造とする。これにより、コンタクト領域Ｘの大きさが同じでも、凹部又は凸部の断面（テーパー面）の成分だけ金属配線１１４とカソード電極との接触面積を拡大することができる。
　そして、金属配線１１４とカソード電極１０８との接触面積を拡大できることで、金属配線１１４とカソード電極１０８との接触抵抗を低減できる。換言すれば、金属配線１１４とカソード電極１０８との接触抵抗を、接触面が平坦面の場合（即ち、従来例の場合）と同じ接触抵抗にするとしたとき、接触面に凹部又は凸部を設けることで、接触抵抗を低減できる分だけコンタクト領域Ｘの大きさを縮小できる。これにより、コンタクト領域Ｘの大きさを縮小できる分だけ、表示パネル７０の狭額縁化を図ることができる。
　以下に、コンタクト領域Ｘの面積を縮小し、表示パネル７０の狭額縁化を図るためのカソード電極１０８のコンタクト構造の具体的な実施例について説明する。
　以下の各実施例では、金属配線１１４のカソード電極１０８との接続部における接触面に凹部を形成する場合を例に挙げて説明するが、凹部を形成する例に限られるものではない。すなわち、金属配線１１４とカソード電極との接触面積を拡大する観点から、テーパー形状の凹部のテーパー面を活用する訳であるから、凹部に代えて凸部とし、当該凸部のテーパー面を活用することによっても同様の作用、効果を得ることができる。
［実施例１］
　実施例１は、コンタクト領域Ｘの面積を縮小し、表示パネル７０の狭額縁化を図るためのカソード電極１０８のコンタクト構造の一例である。実施例１に係るカソード電極１０８のコンタクト構造の一部の平面図を図５に示し、図５のＢ－Ｂ線に沿った矢視断面図を図６に示す。
　実施例１に係るカソード電極１０８のコンタクト構造において、カソード電極１０８を回路部の下部配線１１５と電気的に接続する金属配線１１４は、例えば、第１の金属層１１４Ａと第２の金属層１１４Ｂとが積層されて成る２層構造となっている。この２層構造において、第１の金属層１１４Ａは下層の金属層であり、第２の金属層１１４Ｂは上層の金属層である。下層の第１の金属層１１４Ａは、上層の第２の金属層１１４Ｂよりも接触抵抗が小さいことが好ましい。
　第１の金属層１１４Ａの材料としては、チタン（Ｔｉ）を例示することができるし、第２の金属層１１４Ｂとしては、アルミニウム・銅合金（ＡｌＣｕ）を例示することができる。但し、第１の金属層１１４Ａ及び第２の金属層１１４Ｂの各材料の組み合わせとしては、チタン及びアルミニウム・銅合金の組み合わせに限られものではない。
　第１の金属層１１４Ａ及び第２の金属層１１４Ｂの他の材料の組み合わせとして、次の組み合わせを例示することができる。第１の金属層１１４Ａの材料として、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）を挙げることができる。また、第２の金属層１１４Ｂの材料として、チタン（Ｔｉ）、酸化インジウムスズ（ＩＴＯ：酸化インジウムと酸化スズの無機混合物）を挙げることができる。第１の金属層１１４Ａ及び第２の金属層１１４Ｂの各材料については、後述する各実施例においても同様である。
　実施例１に係るカソード電極１０８のコンタクト構造では、金属配線１１４のカソード電極１０８との接触面に、凹部１１７を好ましくは複数有する構成となっている。すなわち、金属配線１１４のカソード電極１０８との接触面は、複数の凹部１１７を含む凹凸構造となっている。凹部１１７は、カソード電極１０８と金属配線１１４とが接続されるコンタクト領域Ｘにおいて、金属配線１１４と下部配線１１５とを電気的に接続するコンタクト部１１６とコンタクト部１１６との間に位置するように形成されている。
　凹部１１７については、図７Ａに示すように、下地面（下地である層間絶縁層１０４の界面）に対して傾斜したテーパー面１１７Ａを有する断面形状（テーパー凹形状）であることが好ましい。この凹部１１７をカソード電極１０８との接触面に有する金属配線１１４の上に、カソード電極１０８が蒸着プロセスにて蒸着膜として形成される。ここで、下地面に対する凹部１１７のテーパー面１１７Ａのテーパー角度θとしては、一定以上のカソード電極１０８の膜厚を維持できる角度、例えば６０度以下、好ましくは５５度以下の角度であることが望ましい。
　尚、ここで例示した６０度や５５度の数値については、厳密にこれらの数値である場合の他、実質的にこれらの数値である場合をも含み、設計上あるいは製造上生ずる種々のばらつきの存在は許容される。図７Ｂに、凹部１１７のテーパー面１１７Ａのテーパー角度θとカソード膜（カソード電極）のカバレッジとの関係を示す。図７Ｂのカソード電極１０８の蒸着膜カバレッジ曲線より、一定以上のカソード電極１０８の膜厚を維持できる角度として、テーパー角度θが５５度以下であることが好ましいことがわかる。このテーパー角度θの設定により、一定以上のカソード電極１０８の膜厚を維持できるため、カソード電極１０８自体の高抵抗化を防止することができる。
　上述したように、実施例１に係る金属配線１１４のコンタクト構造は、金属配線１１４のカソード電極１０８との接触面が、複数の凹部１１７を含む凹凸構造となっていることで、凹部１１７のテーパー面１１７Ａの成分だけ、金属配線１１４とカソード電極との接触面積を拡大できる。これにより、接触面積を拡大できる分だけ接触抵抗を下げることができるために、表示パネル７０の狭額縁化を図ることができる。
［実施例２］
　実施例２は、金属配線１１４の配線構造の例であり、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを同時に加工して凹部１１７を形成する例である。実施例２に係る金属配線１１４の配線構造の断面図を図８に示す。
　実施例２に係る金属配線１１４の配線構造は、第１の金属層１１４Ａ及び第２の金属層１１４Ｂの２層構造から成る金属配線１１４において、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを同時に加工して除去し、下地である層間絶縁層１０４に達する深さになるように凹部１１７を形成した構造となっている。そして、凹部１１７を含む金属配線１１４の上に、カソード電極１０８を蒸着プロセスにて形成するようにしている。この配線構造については、画素アレイ部３０と同時に加工可能である。
　凹部１１７のテーパー面１１７Ａのテーパー角度θについては、先述した理由から、一定以上のカソード電極１０８の膜厚を維持できる角度（例えば、６０度以下、好ましくは５５度以下の角度）で加工することが好ましい。テーパー面１１７Ａのテーパー角度θについては、後述する各実施例においても同様である。
　上述したように、実施例２に係る金属配線１１４の配線構造は、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを同時に加工して凹部１１７を層間絶縁層１０４に達する深さで形成した構造となっている。このように、凹部１１７を層間絶縁層１０４に達する深さで形成することで、凹部１１７のテーパー面１１７Ａの面積をより広く確保できる。これにより、金属配線１１４とカソード電極との接触面積をより拡大でき、その分だけ接触抵抗を下げることができるために、表示パネル７０の狭額縁化を図ることができる。また、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを同時に加工して凹部１１７を形成することで、平面的な金属層領域が減り、反射率が低下するために、反射防止効果が上がり、映り込みの低減効果を向上できる。
　次に、実施例２に係る金属配線１１４の配線構造の製造工程の概略について、図９を用いて説明する。
　下部配線１１５及びコンタクト部１１６を形成した後、アノード電極１０５及び金属配線１１４を形成するための第１の金属層１１４Ａ及び第２の金属層１１４Ｂを成膜する（図９Ａの工程）。次に、ＰＲ／ＤＥＴを施し、アノード電極１０５及び金属配線１１４をパターン形成する（図９Ｂの工程）。
　このとき、一定以上のカソード電極１０８の膜厚を維持できるテーパー角度θ（例えば、６０度以下、好ましくは５５度以下の角度）を有するアノード電極１０５及び金属配線１１４とする。その結果、金属配線１１４にはテーパー面１１７Ａを有する凹部１１７が形成される。
　次に、最上層の有機絶縁層１０６を成膜し（図７Ｃの工程）、次いで、アノード電極１０５の上及び金属配線１１４の上の有機絶縁層１０６を開口する（図７Ｄの工程）。その後、アノード電極１０５の上及び金属配線１１４の上に、蒸着プロセスにてカソード電極１０８を形成することになる。
［実施例３］
　実施例３は、実施例２の変形例であり、第２の金属層１１４Ｂのみを加工して凹部１１７を形成する例である。実施例３に係る金属配線１１４の配線構造の断面図を図１０に示す。
　実施例３に係る金属配線１１４の配線構造は、第１の金属層１１４Ａ及び第２の金属層１１４Ｂの２層構造から成る金属配線１１４において、第２の金属層１１４Ｂのみを加工して除去し、第１の金属層１１４Ａを残して、凹部１１７の底面が第１の金属層１１４Ａに接するように、テーパー角度θのテーパー形状の凹部１１７を形成した構造となっている。そして、凹部１１７を含む金属配線１１４の上に、カソード電極１０８を蒸着プロセスにて形成するようにしている。この配線構造については、画素アレイ部３０と異なる加工工程を設けて形成することになる。
　上述したように、実施例３に係る金属配線１１４の配線構造は、第２の金属層１１４Ｂのみを加工し、第１の金属層１１４Ａを残して凹部１１７を形成した構造となっている。これにより、カソード電極１０８と金属配線１１４とは、第２の金属層１１４Ｂの断面及び第１の金属層１１４Ａの上面で電気的に接続することになるため、実施例２のように、第２の金属層１１４Ｂ及び第１の金属層１１４Ａの各断面で接続する場合よりも接触抵抗を下げることができる。特に、第１の金属層１１４Ａの材料がチタンの場合、カソード電極１０８と第１の金属層１１４Ａとの接続について、チタンの還元作用効果により、例えばアルミニウム・銅合金から成る第２の金属層１１４Ｂとの接続の場合よりも低抵抗化を図ることができる。
　次に、実施例３に係る金属配線１１４の配線構造の製造工程の概略について、図１１を用いて説明する。
　下部配線１１５及びコンタクト部１１６を形成し、アノード電極１０５及び金属配線１１４を形成するための第１の金属層１１４Ａ及び第２の金属層１１４Ｂを成膜した後、金属配線１１４以外の領域をＰＲ／ＤＥＴでパターン加工する（図１１Ａの工程）。次に、金属配線１１４の領域にＰＲ／ＤＥＴを施し、一定以上のカソード電極１０８の膜厚を維持できるテーパー角度θのテーパー形状の凹部１１７を金属配線１１４に形成する（図１１Ｂの工程）。このとき、第１の金属層１１４Ａ及び第２の金属層１１４Ｂの２層構造から成る金属配線１１４において、下層の第１の金属層１１４Ａを残す加工を施す。
　次に、最上層の有機絶縁層１０６を成膜し（図１１Ｃの工程）、次いで、アノード電極１０５の上及び金属配線１１４の上の有機絶縁層１０６を開口する（図１１Ｄの工程）。その後、アノード電極１０５の上及び金属配線１１４の上に、蒸着プロセスにてカソード電極１０８を形成することになる。
［実施例４］
　実施例４は、実施例２の変形例であり、コンタクト領域における金属配線１１４の配線構造が１層構造の例である。実施例４に係る金属配線１１４の配線構造の断面図を図１２に示す。
　実施例４に係る金属配線１１４の配線構造は、コンタクト領域における第２の金属層１１４Ｂを全て削り、第１の金属層１１４Ａを全面残した構造となっている。すなわち、実施例４に係る金属配線１１４の配線構造は、第１の金属層１１４Ａから成る１層構造となっている。そして、第１の金属層１１４Ａの上に、カソード電極１０８を蒸着プロセスにて形成するようにしている。
　上述したように、実施例４に係る金属配線１１４の配線構造は、第１の金属層１１４Ａのみから成る１層構造となっている。これにより、第１の金属層１１４Ａの材料として、例えばチタンを用いた場合、チタンの還元作用効果により、カソード電極１０８と第１の金属層１１４Ａとが部分的に接触する場合よりも、カソード電極１０８と第１の金属層１１４Ａとの接触抵抗の低抵抗化を図ることができる。
　次に、実施例４に係る金属配線１１４の配線構造の製造工程の概略について、図１３を用いて説明する。
　下部配線１１５及びコンタクト部１１６を形成し、アノード電極１０５及び金属配線１１４を形成するための第１の金属層１１４Ａ及び第２の金属層１１４Ｂを成膜した後、金属配線１１４以外の領域をＰＲ／ＤＥＴでパターン加工する（図１３Ａの工程）。次に、金属配線１１４の領域にＰＲ／ＤＥＴを施し、上層の第２の金属層１１４Ｂを削り取り、下層の第１の金属層１１４Ａを残す加工を施す（図１３Ｂの工程）。
　次に、最上層の有機絶縁層１０６を成膜し（図１３Ｃの工程）、次いで、アノード電極１０５の上及び金属配線１１４の上の有機絶縁層１０６を開口する（図１３Ｄの工程）。その後、アノード電極１０５の上及び金属配線１１４の上に、蒸着プロセスにてカソード電極１０８を形成することになる。
［実施例５］
　実施例５は、金属配線１１４の配線構造が下部配線１１５とのコンタクトを兼ねる例である。実施例５に係る金属配線１１４の配線構造の断面図を図１４に示す。
　実施例５に係る金属配線１１４の配線構造は、下地である層間絶縁層１０４に加工を施して、テーパー角度θのテーパー形状の凹部１１７を下部配線１１５に達するように形成し、当該凹部１１７内に第１の金属層１１４Ａ及び第２の金属層１１４Ｂから成る２層構造の金属配線１１４を設けた構造となっている。層間絶縁層１０４に形成される凹部１１７は、一定以上のカソード電極１０８の膜厚を維持できる角度、例えば６０度以下、好ましくは５５度以下のテーパー角度θを有する。層間絶縁層１０４に形成する凹部１１７のテーパー角度θについては、後述する実施例においても同様である。
　実施例５に係る金属配線１１４の配線構造は、層間絶縁層１０４に形成された凹部１１７内に設けられることによって凹凸構造となっている。凹凸構造の金属配線１１４の上には、カソード電極１０８が自己整合的に形成される。そして、アノード電極１０５のコンタクト部が、タングステン等のコンタクト用金属材料から成ることに対し、実施例５に係る金属配線１１４の配線構造は、下部配線１１５と電気的に接続されることで、下部配線１１５とのコンタクトを兼ねる構造となっている。
　上述したように、実施例５に係る金属配線１１４の配線構造は、層間絶縁層１０４を加工して凹部１１７を下部配線１１５に達する深さで形成した構造となっている。このように、凹部１１７を下部配線１１５に達する深さで形成することで、凹部１１７のテーパー面１１７Ａの面積を、実施例２の場合よりも広く確保できる。これにより、金属配線１１４とカソード電極との接触面積をより拡大でき、その分だけ接触抵抗を下げることができるために、表示パネル７０の狭額縁化を図ることができる。
　次に、実施例５に係る金属配線１１４の配線構造の製造工程の概略について、図１５を用いて説明する。
　下部配線１１５及びアノード電極１０５のコンタクト部１１６を形成した後、層間絶縁層１０４対してＰＲ／ＥＴを施し、コンタクト開口部に相当するテーパー角度θのテーパー形状の凹部１１７を形成する（図１５Ａの工程）。次に、凹部１１７を含む層間絶縁層１０４の全面に、アノード電極１０５及び金属配線１１４を形成するための第１の金属層１１４Ａ及び第２の金属層１１４Ｂを成膜する（図１５Ｂの工程）。
　次に、ＰＲ／ＤＥＴを施し、アノード電極１０５及び金属配線１１４についてパターン加工する（図１５Ｃの工程）。次に、最上層の有機絶縁層１０６を成膜し、次いで、アノード電極１０５の上及び金属配線１１４の上の有機絶縁層１０６を開口する（図１５Ｄの工程）。その後、アノード電極１０５の上及び金属配線１１４の上に、蒸着プロセスにてカソード電極１０８を形成することになる。
［実施例６］
　実施例６は、実施例５の変形例であり、下部配線１１５とのコンタクトを兼ねる金属配線１１４の配線構造が３層構造の例である。実施例６に係る金属配線１１４の配線構造の断面図を図１６に示す。
　実施例６に係る金属配線１１４の配線構造は、実施例５に係る金属配線１１４の配線構造と同様に、層間絶縁層１０４に形成された凹部１１７内に設けられることによって凹凸構造を有し、その上にカソード電極１０８が自己整合的に形成される構造となっている。加えて、実施例６に係る金属配線１１４の配線構造は、凹部１１７において、第３の金属層１１４Ｃと、第１の金属層１１４Ａと、第２の金属層１１４Ｂとがその順に積層された３層構造となっている。尚、第３の金属層１１４Ｃの下には、コンタクト内埋め込み用の金属層１１４Ｄが設けられている。コンタクト内埋め込み用の金属層１１４Ｄの材料としては、チタン（Ｔｉ）や窒化チタン（ＴｉＮ）を挙げることができる。
　第３の金属層１１４Ｃの材料としては、タングステン（Ｗ）を例示することができる。但し、タングステンに限られるものではない。第３の金属層１１４Ｃの他の材料として、銅（Ｃｕ）を挙げることができる。
　上述したように、実施例６に係る金属配線１１４の配線構造は、凹部１１７内の構造が３層構造となっている点で、実施例５に係る金属配線１１４の配線構造と異なっているが、実施例５に係る金属配線１１４の配線構造と同様の作用、効果を得ることができる。すなわち、凹部１１７が下部配線１１５に達する深さで形成されていることで、金属配線１１４とカソード電極との接触面積をより拡大でき、その分だけ接触抵抗を下げることができるために、表示パネル７０の狭額縁化を図ることができる。
　次に、実施例６に係る金属配線１１４の配線構造の製造工程の概略について、図１７を用いて説明する。
　下部配線１１５を形成した後、層間絶縁層１０４にＰＲ／ＥＴを施し、アノード電極１０５用のコンタクト開口部１１８及びテーパー角度θのテーパー形状の凹部１１７を形成する（図１７Ａの工程）。尚、アノード電極１０５用のコンタクト開口部１１８については、凹部１１７のテーパー角度θの制限はない。
　次に、アノード電極１０５用のコンタクト開口部１１８に金属材料（例えば、タングステン）を埋め込み、凹部１１７内にコンタクト内埋め込み用の金属層１１４Ｄを形成した後、金属材料（例えば、タングステン）によって第３の金属層１１４Ｃを成膜する（図１７Ｂの工程）。尚、凹部１１７と凹部１１７との間における金属層１１４Ｄは加工途中で削られて除去される。この点については後述する実施例においても同様である。
　次に、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを順に成膜した後、ＰＲ／ＤＥＴを施し、アノード電極１０５及び金属配線１１４についてパターン加工する（図１７Ｃの工程）。次に、最上層の有機絶縁層１０６を成膜し、次いで、アノード電極１０５の上及び金属配線１１４の上の有機絶縁層１０６を開口する（図１７Ｄの工程）。その後、アノード電極１０５の上及び金属配線１１４の上に、蒸着プロセスにてカソード電極１０８を形成することになる。
［実施例７］
　実施例７は、実施例５の変形例であり、金属配線１１４の２層の配線構造における接触面積を拡大した例である。実施例７に係る金属配線１１４の配線構造の断面図を図１８に示す。
　実施例７に係る金属配線１１４の配線構造は、層間絶縁層１０４及び下部配線１１５を加工して、テーパー角度θのテーパー形状の凹部１１７を下部配線１１５の内部に達する深さで形成し、当該凹部１１７内に実施例５に係る金属配線１１４の２層の配線構造を設けた構造となっている。すなわち、実施例７に係る金属配線１１４の配線構造は、実施例５に係る金属配線１１４の２層の配線構造を、下部配線１１５の内部に達する深さで形成した構造となっている。
　上述したように、実施例７に係る金属配線１１４の配線構造は、層間絶縁層１０４及び下部配線１１５を加工して凹部１１７を下部配線１１５の内部に達する深さで形成した構造となっている。このように、凹部１１７を下部配線１１５の内部に達する深さで形成することで、凹部１１７のテーパー面１１７Ａの面積を、実施例５の場合よりも広く確保できる。これにより、金属配線１１４とカソード電極との接触面積をより拡大でき、その分だけ接触抵抗を下げることができるために、表示パネル７０の狭額縁化を図ることができる。
　次に、実施例７に係る金属配線１１４の配線構造の製造工程の概略について、図１９を用いて説明する。
　下部配線１１５及びアノード電極１０５のコンタクト部１１６を形成した後、層間絶縁層１０４及び下部配線１１５に対してＰＲ／ＥＴを施し、コンタクト開口部に相当するテーパー角度θのテーパー形状の凹部１１７を、下部配線１１５の内部に達する深さで形成する（図１９Ａの工程）。次に、凹部１１７を含む層間絶縁層１０４の全面に、アノード電極１０５及び金属配線１１４を形成するための第１の金属層１１４Ａ及び第２の金属層１１４Ｂを成膜する（図１９Ｂの工程）。
　次に、ＰＲ／ＤＥＴを施し、アノード電極１０５及び金属配線１１４についてパターン加工する（図１９Ｃの工程）。次に、最上層の有機絶縁層１０６を成膜し、次いで、アノード電極１０５の上及び金属配線１１４の上の有機絶縁層１０６を開口する（図１９Ｄの工程）。その後、アノード電極１０５の上及び金属配線１１４の上に、蒸着プロセスにてカソード電極１０８を形成することになる。
［実施例８］
　実施例８は、実施例６の変形例であり、金属配線１１４の３層の配線構造における接触面積を拡大した例である。実施例８に係る金属配線１１４の配線構造の断面図を図２０に示す。
　実施例８に係る金属配線１１４の配線構造は、層間絶縁層１０４及び下部配線１１５を加工して、テーパー角度θのテーパー形状の凹部１１７を下部配線１１５の内部に達する深さで形成し、当該凹部１１７内に実施例６に係る金属配線１１４の３層の配線構造を設けた構造となっている。すなわち、実施例７に係る金属配線１１４の配線構造は、実施例６に係る金属配線１１４の３層の配線構造を、下部配線１１５の内部に達する深さで形成した構造となっている。
　上述したように、実施例８に係る金属配線１１４の配線構造は、実施例７に係る金属配線１１４の配線構造と同様に、層間絶縁層１０４及び下部配線１１５を加工して凹部１１７を下部配線１１５の内部に達する深さで形成した構造となっている。これにより、実施例７に係る金属配線１１４の配線構造と同様に、金属配線１１４とカソード電極との接触面積をより拡大でき、その分だけ接触抵抗を下げることができるために、表示パネル７０の狭額縁化を図ることができる。
　次に、実施例８に係る金属配線１１４の配線構造の製造工程の概略について、図２１を用いて説明する。
　下部配線１１５及びアノード電極１０５のコンタクト部１１６を形成した後、層間絶縁層１０４及び下部配線１１５に対してＰＲ／ＥＴを施し、コンタクト開口部に相当するテーパー角度θのテーパー形状の凹部１１７を、下部配線１１５の内部に達する深さで形成する（図２１Ａの工程）。次に、凹部１１７内にコンタクト内埋め込み用の金属層１１４Ｄを形成した後、金属材料（例えば、タングステン）によって第３の金属層１１４Ｃを成膜する（図２１Ｂの工程）。
　次に、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを順に成膜した後、ＰＲ／ＤＥＴを施し、アノード電極１０５及び金属配線１１４についてパターン加工する（図２１Ｃの工程）。次に、最上層の有機絶縁層１０６を成膜し、次いで、アノード電極１０５の上及び金属配線１１４の上の有機絶縁層１０６を開口する（図２１Ｄの工程）。その後、アノード電極１０５の上及び金属配線１１４の上に、蒸着プロセスにてカソード電極１０８を形成することになる。
［実施例９］
　実施例９は、実施例３と実施例８との組み合わせの例である。実施例９に係る金属配線１１４の配線構造の断面図を図２２に示す。
　実施例９に係る金属配線１１４の配線構造は、テーパー角度θのテーパー形状の凹部１１７を、下部配線１１５の内部に達する深さで形成し、当該凹部１１７内に実施例８に係る金属配線１１４の３層の配線構造を設けた構造となっている。すなわち、実施例９に係る金属配線１１４の配線構造は、凹凸構造の金属配線１１４において、凹部１１７が第１の金属層１１４Ａ、第３の金属層１１４Ｃ及び第２の金属層１１４Ｂが積層されて成る３層の配線構造となっており、凸部が第１の金属層１１４Ａ及び第２の金属層１１Ｂが積層されて成る２層構造となっている。
　加えて、実施例９に係る金属配線１１４の配線構造は、凹凸構造の凸部の２層構造において、実施例３の場合のように、第２の金属層１１４Ｂのみを加工し、第１の金属層１１４Ａを残して、第１の金属層１１４Ａに底面が接するように、テーパー角度θのテーパー形状の凹部１１９を第２の凹部として形成した構造となっている。そして、凹部１１７及び凹部１１９を含む金属配線１１４の上に、カソード電極１０８を蒸着プロセスにて形成するようにしている。
　上述したように、実施例９に係る金属配線１１４の配線構造は、実施例８に係る金属配線１１４の凸部の２層構造において、第２の金属層１１４Ｂのみを加工し、第１の金属層１１４Ａを残して凹部１１９を形成した構造となっている。これにより、実施例８のように凸部が平坦面である場合に比べて、金属配線１１４とカソード電極との接触面積を拡大できる。その結果、実施例８に係る金属配線１１４の配線構造に比べて、金属配線１１４とカソード電極との接触面積を拡大できる分だけ接触抵抗を下げることができるため、表示パネル７０の狭額縁化を図ることができる。
　次に、実施例９に係る金属配線１１４の配線構造の製造工程の概略について、図２３を用いて説明する。
　下部配線１１５及びアノード電極１０５のコンタクト部１１６を形成した後、層間絶縁層１０４及び下部配線１１５に対してＰＲ／ＥＴを施し、コンタクト開口部に相当するテーパー角度θのテーパー形状の凹部１１７を、下部配線１１５の内部に達する深さで形成する（図２３Ａの工程）。次に、凹部１１７内にコンタクト内埋め込み用の金属層１１４Ｄを形成した後、金属材料（例えば、タングステン）によって第３の金属層１１４Ｃを成膜する（図２３Ｂの工程）。
　次に、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを順に成膜した後、ＰＲ／ＤＥＴを施し、アノード電極１０５及び金属配線１１４についてパターン加工する（図２３Ｃの工程）。このとき、テーパー角度θで上層の第２の金属層１１４Ｂを加工し、下層の第１の金属層１１４Ａを残す加工を施す。これにより、金属配線１１４の凹凸構造の凸部に、テーパー角度θのテーパー形状の凹部１１９が形成される。
　次に、最上層の有機絶縁層１０６を成膜し、次いで、アノード電極１０５の上及び金属配線１１４の上の有機絶縁層１０６を開口する（図２３Ｄの工程）。その後、アノード電極１０５の上及び金属配線１１４の上に、蒸着プロセスにてカソード電極１０８を形成することになる。
［実施例１０］
　実施例１０は、カソード電極に接続するための中間電極を有する例である。実施例１０に係る金属配線の配線構造を有する表示パネルの製造工程の概略について、図２４、図２５、及び、図２６を用いて説明する。
　下部配線１１５及びコンタクト部１１６を形成した後、アノード電極１０５及び金属配線１１４を形成するための第１の金属層１１４Ａ及び第２の金属層１１４Ｂを成膜する（図２４Ａの工程）。次に、ＰＲ／ＤＥＴを施し、アノード電極１０５及び金属配線１１４をパターン形成する（図２４Ｂの工程）。このとき、金属配線１１４には、テーパー面１１７Ａを有する凹部１１７が形成される。
　次に、ＳｉＯ2，ＳｉＮなどの材料を用いて絶縁層１２０を成膜し（図２４Ｃの工程）、次いで、絶縁層１２０を加工し、アノード電極１０５の上の一部及び金属配線１１４の上を開口する（図２４Ｄの工程）。このとき、ＣＭＰ等による平坦化工程を加えるようにしてもよい。
　次に、後述するカソード電極１０８に接続するための中間電極１２１をＴｉＮなどの材料を用いて形成し（図２５Ａの工程）、次いで、反射電極であるアノード電極１０５上にキャビティ用の第１の絶縁層１２２及び第２の絶縁層１２３をＳｉＯなどの材料を用いて形成する（図２５Ｂの工程）。このとき、図示するように、画素毎に絶縁層の厚さを変えるようにすることも可能である。
　次に、ＩＴＯ，ＩＺＯなどの材料を用いて、透明電極１２４を形成し（図２５Ｃの工程）、次いで、透明電極１２４の上に、ＳｉＯ，ＳｉＮや有機絶縁膜などの材料を用いて開口部１２５を形成する（図２６Ａの工程）。
　次に、有効画素領域に有機ＥＬ層１０７を蒸着する（図２６Ｂの工程）。有機ＥＬ層１０７の蒸着の際、マスク蒸着、もしくは、パターニングで、周辺部には有機ＥＬ層１０７を形成しないようにする。次に、ＩＴＯ，ＩＺＯ，ＭｇＡｇなどの材料を用いて、カソード電極１０８を形成する（図２６Ｃの工程）。
［実施例１１］
　実施例１１は、実施例１０の変形例であり、カソード電極に接続するための中間電極が凹凸構造を有する例である。実施例１１に係る金属配線の配線構造を有する表示パネルの製造工程の概略について、図２７、図２８、及び、図２９を用いて説明する。
　下部配線１１５及びコンタクト部１１６を形成した後、アノード電極１０５及び金属配線１１４を形成するための第１の金属層１１４Ａ及び第２の金属層１１４Ｂを成膜する（図２７Ａの工程）。尚、本例の場合、図６のコンタクト領域Ｘに相当する領域の最外周にのみコンタクト部１１６が存在する構成となっている。次に、ＰＲ／ＤＥＴを施し、アノード電極１０５及び金属配線１１４をパターン形成する（図２７Ｂの工程）。
　次に、ＳｉＯ2，ＳｉＮなどの材料を用いて絶縁層１２０を成膜し（図２７Ｃの工程）、次いで、絶縁層１２０を加工し、アノード電極１０５の上の一部及び金属配線１１４の上を開口する（図２７Ｄの工程）。このとき、ＣＭＰ等による平坦化工程を加えるようにしてもよい。
　次に、後述するカソード電極１０８に接続するための中間電極１２１をＴｉＮなどの材料を用いて形成する（図２８Ａの工程）。図２８Ａの工程では更に、図６のコンタクト領域Ｘに相当する領域の中間電極１２１についてパターニングし、凹凸構造とする。このように、中間電極１２１を凹凸構造とすることで、金属配線１１４とカソード電極１０８との接触面積を拡大できる。
　次に、反射電極であるアノード電極１０５上にキャビティ用の第１の絶縁層１２２及び第２の絶縁層１２３をＳｉＯなどの材料を用いて形成する（図２８Ｂの工程）。このとき、図示するように、画素毎に絶縁層の厚さを変えるようにすることも可能である。
　次に、ＩＴＯ，ＩＺＯなどの材料を用いて、透明電極１２４を形成し（図２８Ｃの工程）、次いで、透明電極１２４の上に、ＳｉＯ，ＳｉＮや有機絶縁膜などの材料を用いて開口部１２５を形成する（図２９Ａの工程）。
　次に、有効画素領域に有機ＥＬ層１０７を蒸着する（図２９Ｂの工程）。有機ＥＬ層１０７の蒸着の際、マスク蒸着、もしくは、パターニングで、周辺部には有機ＥＬ層１０７を形成しないようにする。次に、ＩＴＯ，ＩＺＯ，ＭｇＡｇなどの材料を用いて、カソード電極１０８を形成する（図２９Ｃの工程）。
［実施例１２］
　実施例１２は、実施例１０の変形例であり、カソード電極に接続するための中間電極が無い例である。実施例１２に係る金属配線の配線構造を有する表示パネルの製造工程の概略について、図３０、図３１、及び、図３２を用いて説明する。
　下部配線１１５及びコンタクト部１１６を形成した後、アノード電極１０５及び金属配線１１４を形成するための第１の金属層１１４Ａ及び第２の金属層１１４Ｂを成膜する（図３０Ａの工程）。次に、ＰＲ／ＤＥＴを施し、アノード電極１０５及び金属配線１１４をパターン形成する（図３０Ｂの工程）。このとき、金属配線１１４には、テーパー面１１７Ａを有する凹部１１７が形成される。
　次に、ＳｉＯ2，ＳｉＮなどの材料を用いて絶縁層１２０を成膜し（図３０Ｃの工程）、次いで、絶縁層１２０を加工し、アノード電極１０５の上の一部及び金属配線１１４の上を開口する（図３１Ａの工程）。このとき、ＣＭＰ等による平坦化工程を加えるようにしてもよい。
　次に、反射電極であるアノード電極１０５上にキャビティ用の第１の絶縁層１２２及び第２の絶縁層１２３をＳｉＯなどの材料を用いて形成する（図３１Ｂの工程）。このとき、図示するように、画素毎に絶縁層の厚さを変えるようにすることも可能である。
　次に、ＩＴＯ，ＩＺＯなどの材料を用いて、透明電極１２４を形成し（図３１Ｃの工程）、次いで、透明電極１２４の上に、ＳｉＯ，ＳｉＮや有機絶縁膜などの材料を用いて開口部１２５を形成する（図３２Ａの工程）。
　次に、有効画素領域に有機ＥＬ層１０７を蒸着する（図３２Ｂの工程）。有機ＥＬ層１０７の蒸着の際、マスク蒸着、もしくは、パターニングで、周辺部には有機ＥＬ層１０７を形成しないようにする。次に、ＩＴＯ，ＩＺＯ，ＭｇＡｇなどの材料を用いて、カソード電極１０８を形成する（図３２Ｃの工程）。
［実施例１３］
　実施例１３は、金属配線１１４の凹部１１７のレイアウトパターンの例である。実施例１３に係るレイアウトパターンのパターン例１乃至パターン例３を図３３乃至図３５に示す。
　パターン例１乃至パターン例３のいずれの場合にも、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを同時加工する実施例２、及び、第２の金属層１１４Ｂのみを加工し、第１の金属層１１４Ａを残す実施例３を適用することができる。先述したように、実施例２を適用することで、金属配線１１４とカソード電極との接触面積を拡大することができ、実施例３を適用することで、第１の金属層１１４Ａが例えばチタンから成る場合、金属配線１１４とカソード電極との接触抵抗を下げることができる。
（パターン例１）
　パターン例１は、平面視矩形の凹部１１７を格子状にレイアウトする例である。パターン例１の格子状のレイアウトに対し、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを同時加工する実施例２を適用した場合を図３３Ａに示し、第２の金属層１１４Ｂのみを加工し、第１の金属層１１４Ａを残す実施例３を適用した場合を図３３Ｂに示す。
（パターン例２）
　パターン例２は、平面視円形の凹部１１７を数珠繋ぎ状にレイアウトする例である。パターン例２の数珠繋ぎ状のレイアウトに対し、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを同時加工する実施例２を適用した場合を図３４Ａに示し、第２の金属層１１４Ｂのみを加工し、第１の金属層１１４Ａを残す実施例３を適用した場合を図３４Ｂに示す。
（パターン例３）
　パターン例３は、側面が鋸の歯のような刻み目、所謂、ギザギザの凹部１１７をギザ繋ぎ状にレイアウトする例である。パターン例３のギザ繋ぎ状のレイアウトに対し、第１の金属層１１４Ａ及び第２の金属層１１４Ｂを同時加工する実施例２を適用した場合を図３５Ａに示し、第２の金属層１１４Ｂのみを加工し、第１の金属層１１４Ａを残す実施例３を適用した場合を図３５Ｂに示す。
　以上では、金属配線１１４について、カソード電極１０８との接続部における接触面をを凹凸構造とすることで、カソード電極１０８との接触面積の拡大に伴う作用、効果について説明したが、凹凸構造によって次のような作用、効果を得ることもできる。具体的には、金属配線１１４や中間電極１２１の凹凸構造により、図３６Ａに示すように、基板１０１と封止用基板１１３との間に介在する充填剤層１１０が周辺にはみ出して外形異常になることを防ぐことができる。また、図３６Ｂに示すように、充填剤層１１０の外周部に設けられるシール材１３１が周辺もしくは内部にはみ出さなくする作用、効果を得ることもできる。
＜変形例＞
　以上、本開示の技術について、好ましい実施形態に基づき説明したが、本開示の技術は当該実施形態に限定されるものではない。上記の実施形態において説明した表示装置の構成、構造は例示であり、適宜、変更することができる。例えば、上記の実施形態では、有機ＥＬ素子２１及びその駆動回路を、シリコン基板のような半導体基板上に形成することを想定したが、これに限られるものではなく、ガラス基板のような絶縁体基板上に形成することも可能である。
　また、上記の実施形態では、画素回路として、図２に示した回路構成を例示したが、これに限られるものではなく、必要に応じて、トランジスタを増やしたりすることも可能である。例えば、駆動トランジスタ２２のドレイン電極と電流排出先ノード（例えば、共通電源線３４）との間にスイッチングトランジスタを接続し、当該スイッチングトランジスタにより、画素２０の非発光期間に有機ＥＬ素子２１が発光しないように制御するようにすることも可能である。
＜本開示の電子機器＞
　以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示する、あらゆる分野の電子機器の表示部（表示装置）として用いることができる。電子機器としては、テレビジョンセット、ノート型パーソナルコンピュータ、デジタルスチルカメラ、携帯電話機等の携帯端末装置、ヘッドマウントディスプレイ等を例示することができる。但し、これらに限られるものではない。
　このように、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることにより、以下のような効果を得ることができる。すなわち、本開示の表示装置によれば、表示パネルの狭額縁化を図ることができる。従って、本開示の表示装置を用いることにより、電子機器本体の小型化に寄与できる。
　本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これらに限られるものではない。
（具体例１）
　図３７は、本開示の電子機器の具体例１に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図３７Ａにその正面図を示し、図３７Ｂにその背面図を示す。
　本具体例１に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）２１１の正面右側に交換式の撮影レンズユニット（交換レンズ）２１２を有し、正面左側に撮影者が把持するためのグリップ部２１３を有している。
　そして、カメラ本体部２１１の背面略中央にはモニタ２１４が設けられている。モニタ２１４の上部には、電子ビューファインダ（接眼窓）２１５が設けられている。撮影者は、電子ビューファインダ２１５を覗くことによって、撮影レンズユニット２１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。
　上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、その電子ビューファインダ２１５として本開示の表示装置を用いることができる。すなわち、本具体例１に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、その電子ビューファインダ２１５として本開示の表示装置を用いることによって作製される。
［具体例２］
　図３８は、本開示の電子機器の具体例２に係るヘッドマウントディスプレイの一例を示す外観図である。
　本具体例２に係るヘッドマウントディスプレイ３００は、本体部３０１、アーム部３０２及び鏡筒３０３を有する透過式ヘッドマウントディスプレイ構成となっている。本体部３０１は、アーム部３０２及び眼鏡３１０と接続されている。具体的には、本体部３０１の長辺方向の端部はアーム部３０２に取り付けられている。また、本体部３０１の側面の一方側は、接続部材（図示せず）を介して眼鏡３１０に連結されている。尚、本体部３０１は、直接的に人体の頭部に装着されてもよい。
　本体部３０１は、ヘッドマウントディスプレイ３００の動作を制御するための制御基板や表示部を内蔵している。アーム部３０２は、本体部３０１と鏡筒３０３とを連結させることで、本体部３０１に対して鏡筒３０３を支える。具体的には、アーム部３０２は、本体部３０１の端部及び鏡筒３０３の端部と結合されることで、本体部３０１に対して鏡筒３０３を固定する。また、アーム部３０２は、本体部３０１から鏡筒３０３に提供される画像に係るデータを通信するための信号線を内蔵している。
　鏡筒３０３は、本体部３０１からアーム部３０２を経由して提供される画像光を、眼鏡３１０のレンズ３１１を透して、ヘッドマウントディスプレイ３００を装着するユーザの目に向かって投射する。
　上記の構成のヘッドマウントディスプレイ３００において、本体部３０１に内蔵される表示部として、本開示の表示装置を用いることができる。すなわち、本具体例２に係るヘッドマウントディスプレイ３００は、その表示部として、本開示の表示装置を用いることによって作製される。
＜本開示がとることができる構成＞
　尚、本開示は、以下のような構成をとることもできる。
≪Ａ．表示装置≫
［Ａ－１］基板上に形成された回路部の上に、絶縁膜を介して成膜された有機ＥＬ層、
　有機ＥＬ層の上に全画素共通に成膜されたカソード電極、及び、
　有効画素領域の外周部に設けられ、カソード電極を回路部の配線と電気的に接続する金属配線を備え、
　金属配線は、カソード電極との接続部における接触面に凹部又は凸部を有する、
　表示装置。
［Ａ－２］凹部又は凸部は、カソード電極との接触面に複数設けられている、
　上記［Ａ－１］に記載の表示装置。
［Ａ－３］凹部又は凸部は、下地面に対して、一定以上のカソード電極の膜厚を維持できる角度以下のテーパー角度のテーパー面を有する、
　上記［Ａ－１］乃至上記［Ａ－３］のいずれかに記載の表示装置。
［Ａ－４］凹部又は凸部は、下地面に対して６０度以下のテーパー角度のテーパー面を有する、
　上記［Ａ－３］に記載の表示装置。
［Ａ－５］金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、
　凹部は、第１の金属層及び第２の金属層を除去することによって下地に達する深さになるように形成されている、
　上記［Ａ－１］乃至上記［Ａ－４］のいずれかに記載の表示装置。
［Ａ－６］金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、
　凹部は、第２の金属層を除去することによって底面が第１の金属層に接するように形成されている、
　上記［Ａ－１］乃至上記［Ａ－４］のいずれかに記載の表示装置。
［Ａ－７］第１の金属層は、第２の金属層よりも接触抵抗が小さい、
　上記［Ａ－６］に記載の表示装置。
［Ａ－８］凹部は、下地の層間絶縁層に加工を施すことによって下部配線に達するように形成されている、
　上記［Ａ－１］乃至上記［Ａ－４］のいずれかに記載の表示装置。
［Ａ－９］金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造である、
　上記［Ａ－８］に記載の表示装置。
［Ａ－１０］凹部は、下地の層間絶縁層及び下部配線に加工を施すことによって下部配線の内部に達するように形成されている、
　上記［Ａ－１］乃至上記［Ａ－４］のいずれかに記載の表示装置。
［Ａ－１１］金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造である、
　上記［Ａ－１０］に記載の表示装置。
［Ａ－１２］凹部は、下地の層間絶縁層及び下部配線に加工を施すことによって下部配線の内部に達するように形成されており、
　金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造であり、金属配線の凸部には、第２の金属層を除去することによって底面が第１の金属層に接するように第２の凹部が形成されている、
　上記［Ａ－１］乃至上記［Ａ－４］のいずれかに記載の表示装置。
［Ａ－１３］凹部は、格子状、数珠繋ぎ状、又は、ギザ繋ぎ状にレイアウトされている、
　上記［Ａ－１］乃至上記［Ａ－１２］のいずれかに記載の表示装置。
［Ａ－１４］回路部が形成される基板は、半導体基板から成る、
　上記［Ａ－１］乃至上記［Ａ－１３］のいずれかに記載の表示装置。
≪Ｂ．電子機器≫
［Ｂ－１］基板上に形成された回路部の上に、絶縁膜を介して成膜された有機ＥＬ層、
　有機ＥＬ層の上に全画素共通に成膜されたカソード電極、及び、
　有効画素領域の外周部に設けられ、カソード電極を回路部の配線と電気的に接続する金属配線を備え、
　金属配線は、カソード電極との接続部における接触面に凹部又は凸部を有する、
　表示装置を有する電子機器。
［Ｂ－２］凹部又は凸部は、カソード電極との接触面に複数設けられている、
　上記［Ｂ－１］に記載の電子機器。
［Ｂ－３］凹部又は凸部は、下地面に対して、一定以上のカソード電極の膜厚を維持できる角度以下のテーパー角度のテーパー面を有する、
　上記［Ｂ－１］乃至上記［Ｂ－３］のいずれかに記載の電子機器。
［Ｂ－４］凹部又は凸部は、下地面に対して６０度以下のテーパー角度のテーパー面を有する、
　上記［Ｂ－３］に記載の電子機器。
［Ｂ－５］金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、
　凹部は、第１の金属層及び第２の金属層を除去することによって下地に達する深さになるように形成されている、
　上記［Ｂ－１］乃至上記［Ｂ－４］のいずれかに記載の電子機器。
［Ｂ－６］金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、
　凹部は、第２の金属層を除去することによって底面が第１の金属層に接するように形成されている、
　上記［Ｂ－１］乃至上記［Ｂ－４］のいずれかに記載の電子機器。
［Ｂ－７］第１の金属層は、第２の金属層よりも接触抵抗が小さい、
　上記［Ｂ－６］に記載の電子機器。
［Ｂ－８］凹部は、下地の層間絶縁層に加工を施すことによって下部配線に達するように形成されている、
　上記［Ｂ－１］乃至上記［Ｂ－４］のいずれかに記載の電子機器。
［Ｂ－９］金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造である、
　上記［Ｂ－８］に記載の電子機器。
［Ｂ－１０］凹部は、下地の層間絶縁層及び下部配線に加工を施すことによって下部配線の内部に達するように形成されている、
　上記［Ｂ－１］乃至上記［Ｂ－４］のいずれかに記載の電子機器。
［Ｂ－１１］金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造である、
　上記［Ｂ－１０］に記載の電子機器。
［Ｂ－１２］凹部は、下地の層間絶縁層及び下部配線に加工を施すことによって下部配線の内部に達するように形成されており、
　金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造であり、金属配線の凸部には、第２の金属層を除去することによって底面が第１の金属層に接するように第２の凹部が形成されている、
　上記［Ｂ－１］乃至上記［Ｂ－４］のいずれかに記載の電子機器。
［Ｂ－１３］凹部は、格子状、数珠繋ぎ状、又は、ギザ繋ぎ状にレイアウトされている、
　上記［Ｂ－１］乃至上記［Ｂ－１２］のいずれかに記載の電子機器。
［Ｂ－１４］回路部が形成される基板は、半導体基板から成る、
　上記［Ｂ－１］乃至上記［Ｂ－１３］のいずれかに記載の電子機器。
　１０・・・有機ＥＬ表示装置、２０・・・画素（画素回路）、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・サンプリングトランジスタ、２４・・・発光制御トランジスタ、２５・・・保持容量、２６・・・補助容量、３０・・・画素アレイ部、４０・・・書込み走査部、５０・・・駆動走査部、６０・・・信号出力部、７０・・・表示パネル、７０Ａ・・・有効画素領域、１０１・・・基板、１０２・・・回路層、１０３・・・無機絶縁層層、１０４・・・層間絶縁層、１０５・・・アノード電極、１０６・・・有機絶縁層、１０７・・・有機ＥＬ層、１０８・・・カソード電極、１０９・・・有機保護層、１１０・・・充填剤層（接着層）、１１１・・・ブラックマトリクス層、１１２・・・カラーフィルタ、１１３・・・封止用基板、１１４・・・金属配線、１１５・・・下部配線、１１６・・・コンタクト部、１１７，１１９・・・凹部

Claims (15)

  1. 　基板上に形成された回路部の上に、絶縁膜を介して成膜された有機ＥＬ層、
    　有機ＥＬ層の上に全画素共通に成膜されたカソード電極、及び、
    　有効画素領域の外周部に設けられ、カソード電極を回路部の配線と電気的に接続する金属配線を備え、
    　金属配線は、カソード電極との接続部における接触面に凹部又は凸部を有する、
    　表示装置。
  2. 　凹部又は凸部は、カソード電極との接触面に複数設けられている、
    　請求項１に記載の表示装置。
  3. 　凹部又は凸部は、下地面に対して、一定以上のカソード電極の膜厚を維持できる角度以下のテーパー角度のテーパー面を有する、
    　請求項１に記載の表示装置。
  4. 　凹部又は凸部は、下地面に対して６０度以下のテーパー角度のテーパー面を有する、
    　請求項３に記載の表示装置。
  5. 　金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、
    　凹部は、第１の金属層及び第２の金属層を除去することによって下地に達する深さになるように形成されている、
    　請求項１に記載の表示装置。
  6. 　金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、
    　凹部は、第２の金属層を除去することによって底面が第１の金属層に接するように形成されている、
    　請求項１に記載の表示装置。
  7. 　第１の金属層は、第２の金属層よりも接触抵抗が小さい、
    　請求項６に記載の表示装置。
  8. 　凹部は、下地の層間絶縁層に加工を施すことによって下部配線に達するように形成されている、
    　請求項１に記載の表示装置。
  9. 　金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造である、
    　請求項８に記載の表示装置。
  10. 　凹部は、下地の層間絶縁層及び下部配線に加工を施すことによって下部配線の内部に達するように形成されている、
    　請求項１に記載の表示装置。
  11. 　金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造である、
    　請求項１０に記載の表示装置。
  12. 　凹部は、下地の層間絶縁層及び下部配線に加工を施すことによって下部配線の内部に達するように形成されており、
    　金属配線は、第１の金属層及び第２の金属層がその順に積層されて成り、凹部の配線構造が、第１の金属層と第２の金属層との間に第３の金属層を有する３層構造であり、金属配線の凸部には、第２の金属層を除去することによって底面が第１の金属層に接するように第２の凹部が形成されている、
    　請求項１に記載の表示装置。
  13. 　凹部は、格子状、数珠繋ぎ状、又は、ギザ繋ぎ状にレイアウトされている、
    　請求項１に記載の表示装置。
  14. 　回路部が形成される基板は、半導体基板から成る、
    　請求項１に記載の表示装置。
  15. 　基板上に形成された回路部の上に、絶縁膜を介して成膜された有機ＥＬ層、
    　有機ＥＬ層の上に全画素共通に成膜されたカソード電極、及び、
    　有効画素領域の外周部に設けられ、カソード電極を回路部の配線と電気的に接続する金属配線を備え、
    　金属配線は、カソード電極との接続部における接触面に凹部又は凸部を有する、
    　表示装置を有する電子機器。
PCT/JP2018/046731 2018-01-18 2018-12-19 表示装置及び電子機器 WO2019142582A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/961,382 US11367772B2 (en) 2018-01-18 2018-12-19 Display device and electronic device with peripheral wiring connection to cathode electrode
JP2019565775A JP7235681B2 (ja) 2018-01-18 2018-12-19 表示装置及び電子機器
DE112018006888.9T DE112018006888T5 (de) 2018-01-18 2018-12-19 Anzeigevorrichtung und elektronische maschine
US17/826,577 US11903285B2 (en) 2018-01-18 2022-05-27 Display device and electronic device with peripheral connection to cathode electrode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-006072 2018-01-18
JP2018006072 2018-01-18

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/961,382 A-371-Of-International US11367772B2 (en) 2018-01-18 2018-12-19 Display device and electronic device with peripheral wiring connection to cathode electrode
US17/826,577 Continuation US11903285B2 (en) 2018-01-18 2022-05-27 Display device and electronic device with peripheral connection to cathode electrode

Publications (1)

Publication Number Publication Date
WO2019142582A1 true WO2019142582A1 (ja) 2019-07-25

Family

ID=67301001

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/046731 WO2019142582A1 (ja) 2018-01-18 2018-12-19 表示装置及び電子機器

Country Status (4)

Country Link
US (2) US11367772B2 (ja)
JP (1) JP7235681B2 (ja)
DE (1) DE112018006888T5 (ja)
WO (1) WO2019142582A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769209A (zh) * 2020-07-13 2020-10-13 京东方科技集团股份有限公司 显示面板及电子设备
WO2021097690A1 (zh) * 2019-11-20 2021-05-27 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
KR20220052808A (ko) * 2020-10-21 2022-04-28 티피케이 어드밴스트 솔루션스 인코포레이티드 터치 패널 및 터치 디바이스
US11543902B2 (en) 2020-11-27 2023-01-03 Tpk Advanced Solutions Inc. Touch panel and touch device
WO2024053611A1 (ja) * 2022-09-08 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 発光装置および電子機器
CN111769209B (zh) * 2020-07-13 2024-06-04 京东方科技集团股份有限公司 显示面板及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019142582A1 (ja) * 2018-01-18 2019-07-25 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
KR20230094650A (ko) * 2021-12-21 2023-06-28 엘지디스플레이 주식회사 전계 발광 표시장치

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338789A (ja) * 2004-05-29 2005-12-08 Samsung Sdi Co Ltd 電界発光ディスプレイ装置及びその製造方法
JP2006156374A (ja) * 2004-11-29 2006-06-15 Samsung Sdi Co Ltd 補助電極ラインを備えた有機電界発光素子及びその製造方法
JP2012216309A (ja) * 2011-03-31 2012-11-08 Toppan Printing Co Ltd 有機エレクトロルミネッセンスディスプレイパネル及びその製造方法
US20130113368A1 (en) * 2011-11-09 2013-05-09 Samsung Mobile Display Co., Ltd. Organic Light-Emitting Diode Display
WO2013146350A1 (ja) * 2012-03-30 2013-10-03 昭和電工株式会社 発光装置および発光装置の製造方法
US20140353609A1 (en) * 2013-05-29 2014-12-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR20150030088A (ko) * 2013-09-11 2015-03-19 엘지디스플레이 주식회사 유기발광 다이오드 디스플레이 장치
KR20150055449A (ko) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 디스플레이장치 및 그의 제조방법
US20150228927A1 (en) * 2014-02-12 2015-08-13 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20160240598A1 (en) * 2015-02-13 2016-08-18 Samsung Display Co., Ltd. Organic light-emitting diode display and method of manufacturing the same
CN206210848U (zh) * 2016-11-22 2017-05-31 信利（惠州）智能显示有限公司 阴极加厚的有机发光显示装置
CN106992205A (zh) * 2017-04-27 2017-07-28 京东方科技集团股份有限公司 一种有机电致发光显示面板及有机电致发光显示器
US20180159077A1 (en) * 2016-12-05 2018-06-07 Samsung Display Co., Ltd. Display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239983B2 (ja) * 2004-07-13 2009-03-18 セイコーエプソン株式会社 有機ｅｌ装置
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP6074597B2 (ja) 2013-03-29 2017-02-08 株式会社Ｊｏｌｅｄ 有機ｅｌ表示装置および電子機器
KR102500161B1 (ko) * 2016-01-15 2023-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2019142582A1 (ja) * 2018-01-18 2019-07-25 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338789A (ja) * 2004-05-29 2005-12-08 Samsung Sdi Co Ltd 電界発光ディスプレイ装置及びその製造方法
JP2006156374A (ja) * 2004-11-29 2006-06-15 Samsung Sdi Co Ltd 補助電極ラインを備えた有機電界発光素子及びその製造方法
JP2012216309A (ja) * 2011-03-31 2012-11-08 Toppan Printing Co Ltd 有機エレクトロルミネッセンスディスプレイパネル及びその製造方法
US20130113368A1 (en) * 2011-11-09 2013-05-09 Samsung Mobile Display Co., Ltd. Organic Light-Emitting Diode Display
WO2013146350A1 (ja) * 2012-03-30 2013-10-03 昭和電工株式会社 発光装置および発光装置の製造方法
US20140353609A1 (en) * 2013-05-29 2014-12-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR20150030088A (ko) * 2013-09-11 2015-03-19 엘지디스플레이 주식회사 유기발광 다이오드 디스플레이 장치
KR20150055449A (ko) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 디스플레이장치 및 그의 제조방법
US20150228927A1 (en) * 2014-02-12 2015-08-13 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20160240598A1 (en) * 2015-02-13 2016-08-18 Samsung Display Co., Ltd. Organic light-emitting diode display and method of manufacturing the same
CN206210848U (zh) * 2016-11-22 2017-05-31 信利（惠州）智能显示有限公司 阴极加厚的有机发光显示装置
US20180159077A1 (en) * 2016-12-05 2018-06-07 Samsung Display Co., Ltd. Display device
CN106992205A (zh) * 2017-04-27 2017-07-28 京东方科技集团股份有限公司 一种有机电致发光显示面板及有机电致发光显示器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021097690A1 (zh) * 2019-11-20 2021-05-27 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN113141779A (zh) * 2019-11-20 2021-07-20 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
US11997890B2 (en) 2019-11-20 2024-05-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and method for manufacturing the same, and display device
CN111769209A (zh) * 2020-07-13 2020-10-13 京东方科技集团股份有限公司 显示面板及电子设备
CN111769209B (zh) * 2020-07-13 2024-06-04 京东方科技集团股份有限公司 显示面板及电子设备
KR20220052808A (ko) * 2020-10-21 2022-04-28 티피케이 어드밴스트 솔루션스 인코포레이티드 터치 패널 및 터치 디바이스
KR102517009B1 (ko) * 2020-10-21 2023-03-31 티피케이 어드밴스트 솔루션스 인코포레이티드 터치 패널 및 터치 디바이스
US11543902B2 (en) 2020-11-27 2023-01-03 Tpk Advanced Solutions Inc. Touch panel and touch device
WO2024053611A1 (ja) * 2022-09-08 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 発光装置および電子機器

Also Published As

Publication number Publication date
US11903285B2 (en) 2024-02-13
JP7235681B2 (ja) 2023-03-08
US20200365680A1 (en) 2020-11-19
US20220293716A1 (en) 2022-09-15
JPWO2019142582A1 (ja) 2021-03-11
DE112018006888T5 (de) 2020-09-24
US11367772B2 (en) 2022-06-21

Similar Documents

Publication Publication Date Title
US11233097B2 (en) Display device including dummy pixels with transmissive areas
WO2019142582A1 (ja) 表示装置及び電子機器
TWI612657B (zh) 顯示裝置
TWI645240B (zh) 顯示裝置
JP6397882B2 (ja) 有機発光表示装置
CN109994513B (zh) 显示装置及制造该显示装置的方法
JP7276131B2 (ja) 表示装置、表示装置の製造方法、及び、電子機器
CN111129080A (zh) 有机发光显示装置
US11217631B2 (en) Display device
JP7390502B2 (ja) 表示装置及び電子機器
JP2014029814A (ja) 表示装置および電子機器
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
US20080204377A1 (en) Organic EL display device
JP7050772B2 (ja) 表示装置及び電子機器
KR20210018591A (ko) 표시 장치
JP7253536B2 (ja) 表示装置及び電子機器
JP7057134B2 (ja) 表示装置及び撮像装置
JP7312697B2 (ja) 表示装置および電子機器
JP7414183B1 (ja) 表示装置
WO2021225139A1 (ja) 表示装置および電子機器
WO2021176894A1 (ja) 表示装置及び表示装置の製造方法、並びに、電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18900953

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019565775

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18900953

Country of ref document: EP

Kind code of ref document: A1