KR20240010533A - 반도체 소자 및 그 제조 방법 및 전자 기기 - Google Patents

반도체 소자 및 그 제조 방법 및 전자 기기 Download PDF

Info

Publication number
KR20240010533A
KR20240010533A KR1020247000616A KR20247000616A KR20240010533A KR 20240010533 A KR20240010533 A KR 20240010533A KR 1020247000616 A KR1020247000616 A KR 1020247000616A KR 20247000616 A KR20247000616 A KR 20247000616A KR 20240010533 A KR20240010533 A KR 20240010533A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
substrate
semiconductor layer
electrode
Prior art date
Application number
KR1020247000616A
Other languages
English (en)
Inventor
스구루 사이토
노부토시 후지이
료스케 마츠모토
요시후미 자이젠
슈지 만다
슌스케 마루야마
šœ스케 마루야마
히데오 시미즈
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20240010533A publication Critical patent/KR20240010533A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14669—Infrared imagers
    • H01L27/1467—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0296—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • H01L31/02966—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe including ternary compounds, e.g. HgCdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

배선층과 화합물 반도체 재료를 포함하는 제1 반도체층이 적층하여 마련된 소자 영역 및 상기 소자 영역의 외측의 주변 영역을 갖는 소자 기판과, 상기 배선층을 사이에 두고 상기 제1 반도체층에 대향하고, 상기 배선층을 통하여 상기 제1 반도체층에 전기적으로 접속된 판독 회로 기판을 구비하고, 상기 소자 기판의 상기 주변 영역은, 상기 판독 회로 기판과의 접합면을 갖는 반도체 소자.

Description

반도체 소자 및 그 제조 방법 및 전자 기기{Semiconductor element, Method for producing same, and Electronic device}
본 개시는, 예를 들면 적외선 센서 등에 이용되는 반도체 소자 및 그 제조 방법 및 전자 기기에 관한 것이다.
근래, 적외 영역에 감도를 갖는 이미지 센서(적외선 센서)가 상품화되어 있다. 예를 들면, 특허 문헌 1에 기재되어 있는 바와 같이 이 적외선 센서에 이용되는 반도체 소자에서는, 예를 들면 InGaAs(인듐갈륨비소) 등의 Ⅲ-V족 반도체를 포함하는 광전변환층이 이용되고, 이 광전변환층에서, 적외선이 흡수됨으로써 전하가 발생한다(광전변환이 행하여진다).
특허 문헌 1에서는, InP(인듐인)에 의해 구성된 성장 기판상에, 에피택셜 성장시킨 InGaAs를 광전변환층으로서 사용하고 있다.
특허 문헌 1 : 일본 특표2014-521216호 공보
그렇지만, 이와 같은 반도체 소자에서는, 성장 기판의 크기가, 제조 공정에 영향을 줄 우려가 있다. 이 때문에, 성장 기판의 크기에 영향받는 일 없이 제조 가능하게 하는 것이 요망되고 있다.
따라서, 성장 기판의 크기에 영향받는 일 없이 제조 가능한 반도체 소자 및 그 제조 방법 및 전자 기기를 제공하는 것이 바람직하다.
본 개시의 한 실시의 형태에 관한 반도체 소자의 제조 방법은, 화합물 반도체 재료를 포함하는 반도체층을 형성하고, 반도체층을 가(假)기판에 접합하고, 반도체층과 가기판과의 단차를 메우는 매입층을 형성하고, 반도체층의 가기판과의 접합면과 반대면에 배선층을 형성하고, 배선층을 사이에 두고 반도체층에 판독 회로 기판을 대향시켜, 배선층을 통하여 반도체층과 판독 회로 기판을 전기적으로 접속하는 것이다.
본 개시의 한 실시의 형태에 관한 반도체 소자의 제조 방법에서는, 매입층을 형성하기 때문에, 반도체층과 가기판과의 단차가 작아져서, 단차에 기인한 제조 공정의 부적합함의 발생이 억제된다.
본 개시의 한 실시의 형태에 관한 반도체 소자는, 배선층과 화합물 반도체 재료를 포함하는 제1 반도체층이 적층하여 마련된 소자 영역 및 소자 영역의 외측의 주변 영역을 갖는 소자 기판과, 배선층을 사이에 두고 제1 반도체층에 대향하고, 배선층을 통하여 반도체층에 전기적으로 접속된 판독 회로 기판을 구비하고, 소자 기판의 주변 영역은, 판독 회로 기판과의 접합면을 갖는 것이다.
본 개시의 한 실시의 형태에 관한 전자 기기는, 상기 본 개시의 한 실시의 형태에 관한 반도체 소자를 구비한 것이다.
본 개시의 한 실시의 형태에 관한 반도체 소자 및 전자 기기에서는, 소자 기판의 주변 영역이 판독 회로 기판과의 접합면을 갖고 있다. 즉, 소자 기판은, 소자 영역과 주변 영역과의 단차가 작은 또는 단차가 없는 상태로 판독 회로 기판에 접합되어 있다. 예를 들면, 본 개시의 한 실시의 형태에 관한 반도체 소자의 제조 방법을 이용하여 본 개시의 한 실시의 형태에 관한 반도체 소자 및 전자 기기가 제조된다.
본 개시의 한 실시의 형태에 관한 반도체 소자 및 그 제조 방법 및 전자 기기에 의하면, (제1) 반도체층과 가기판과의 단차에 기인한 제조 공정의 부적합함의 발생을 억제하도록 하였기 때문에, 가기판을 이용한 제조를 할 수가 있다. 따라서, 반도체층을 형성하기 위한 성장 기판의 크기에 영향받는 일 없이 제조하는 것이 가능해진다.
또한, 상기 내용은 본 개시의 한 예이다. 본 개시의 효과는, 상술한 것으로 한하지 않고, 딴 다른 효과라도 좋고 또 딴 효과를 포함하고 있어도 좋다.
도 1A는 본 개시의 제1의 실시의 형태에 관한 수광 소자의 개략 구성을 도시하는 평면 모식도.
도 1B는 도 1A의 B-B'선에 따른 단면 구성을 도시하는 모식도.
도 2는 도 1B에 도시한 접착층의 구성의 다른 예(1)를 도시하는 단면 모식도.
도 3은 도 1B에 도시한 접착층의 구성의 다른 예(2)를 도시하는 단면 모식도.
도 4A는 도 1에 도시한 수광 소자의 제조 방법의 한 공정을 설명하기 위한 단면 모식도.
도 4B는 도 4A에 계속된 공정을 도시하는 단면 모식도.
도 4C는 도 4B에 계속된 공정을 도시하는 단면 모식도.
도 5는 도 4C의 공정의 한 예를 도시하는 평면 모식도.
도 6은 도 5에 도시한 반도체층의 구성의 다른 예(1)를 도시하는 평면 모식도.
도 7A는 도 5에 도시한 반도체층의 구성의 다른 예(2)를 도시하는 평면 모식도.
도 7B는 도 7A에 도시한 B-B선에 따른 단면 구성을 도시하는 모식도.
도 8A는 도 4C에 계속된 공정을 도시하는 단면 모식도.
도 8B는 도 8A에 계속된 공정을 도시하는 단면 모식도.
도 9A는 도 8A에 도시한 공정의 평면 구성의 한 예를 도시하는 모식도.
도 9B는 도 8B에 도시한 공정의 평면 구성의 한 예를 도시하는 모식도.
도 10A는 도 8A에 도시한 공정의 평면 구성의 다른 예(1)를 도시하는 모식도.
도 10B는 도 8B에 도시한 공정의 평면 구성의 다른 예(1)를 도시하는 모식도.
도 11A는 도 8A에 도시한 공정의 평면 구성의 다른 예(2)를 도시하는 모식도.
도 11B는 도 8B에 도시한 공정의 평면 구성의 다른 예(2)를 도시하는 모식도.
도 12는 도 8B에 도시한 공정의 다른 예(1)를 도시하는 단면 모식도.
도 13은 도 8B에 도시한 공정의 다른 예(2)를 도시하는 단면 모식도.
도 14A는 도 8B에 계속된 공정을 도시하는 단면 모식도.
도 14B는 도 14A에 계속된 공정을 도시하는 단면 모식도.
도 14C는 도 14B에 계속된 공정을 도시하는 단면 모식도.
도 14D는 도 14C에 계속된 공정을 도시하는 단면 모식도.
도 14E는 도 14D에 계속된 공정을 도시하는 단면 모식도.
도 14F는 도 14E에 계속된 공정을 도시하는 단면 모식도.
도 14G는 도 14F에 계속된 공정을 도시하는 단면 모식도.
도 14H는 도 14G에 계속된 공정을 도시하는 단면 모식도.
도 14I는 도 14H에 계속된 공정을 도시하는 단면 모식도다.
도 14J는 도 14I에 계속된 공정을 도시하는 단면 모식도.
도 15는 변형례 1에 관한 수광 소자의 개략 구성을 도시하는 단면 모식도.
도 16A는 도 15에 도시한 수광 소자의 제조 방법의 한 공정을 설명하기 위한 단면 모식도.
도 16B는 도 16A에 계속된 공정을 도시하는 단면 모식도.
도 17은 도 16B에 도시한 공정의 다른 예(1)를 도시하는 단면 모식도.
도 18은 도 16B에 도시한 공정의 다른 예(2)를 도시하는 단면 모식도.
도 19A는 도 16B에 계속된 공정을 도시하는 단면 모식도.
도 19B는 도 19A에 계속된 공정을 도시하는 단면 모식도.
도 20은 변형례 2에 관한 수광 소자의 개략 구성을 도시하는 단면 모식도.
도 21A는 본 개시의 제2의 실시의 형태에 관한 수광 소자의 제조 방법의 한 공정을 설명하기 위한 단면 모식도.
도 21B는 도 21A에 계속된 공정을 도시하는 단면 모식도.
도 21C는 도 21B에 계속된 공정을 도시하는 단면 모식도.
도 21D는 도 21C에 계속된 공정을 도시하는 단면 모식도.
도 21E는 도 21D에 계속된 공정을 도시하는 단면 모식도.
도 22는 도 21E에 계속된 공정을 경유하여 완성한 수광 소자의 주요부의 구성을 도시하는 단면 모식도.
도 23A는 도 21E에 도시한 일부를 확대하여 도시하는 단면 모식도(1).
도 23B는 도 22에 도시한 일부를 확대하여 도시하는 단면 모식도(1).
도 23C는 도 23A에 도시한 개구의 형상의 다른 예를 도시하는 단면 모식도.
도 24A는 도 21E에 도시한 일부를 확대하여 도시하는 단면 모식도(2).
도 24B는 도 22에 도시한 일부를 확대하여 도시하는 단면 모식도(2).
도 24C는 도 24A에 도시한 개구의 형상의 다른 예를 도시하는 단면 모식도.
도 25A는 도 21E에 도시한 일부를 확대하여 도시하는 단면 모식도(3).
도 25B는 도 22에 도시한 일부를 확대하여 도시하는 단면 모식도(3).
도 25C는 도 25A에 도시한 개구의 형상의 다른 예를 도시하는 단면 모식도.
도 25D는 도 21E에 도시한 일부를 확대하여 도시하는 단면 모식도(4).
도 26은 본 개시의 제3의 실시의 형태에 관한 수광 소자의 개략 구성을 도시하는 단면 모식도.
도 27은 촬상 소자를 이용한 전자 기기(카메라)의 한 예를 도시하는 기능 블록도.
도 28은 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면.
도 29는 카메라 헤드 및 CCU의 기능 구성의 한 예를 도시하는 블록도.
도 30은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 31은 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
이하, 본 개시에서의 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명하는 순서는 하기한 바와 같다.
1. 제1의 실시의 형태(소자 기판의 주변 영역이 판독 회로 기판과의 접합면을 갖는 수광 소자의 예)
2. 변형례 1(제1 매입층 및 제2 매입층을 갖는 예)
3. 변형례 2(컬러 필터 및 온 칩 렌즈를 갖는 예)
4. 제2의 실시의 형태(캡층을 이용하여 제조된 수광 소자의 예)
5. 제3의 실시의 형태(소자 기판에 실리콘을 포함하는 반도체층이 적층된 수광 소자의 예)
6. 적용례 1(촬상 소자의 예)
7. 적용례 2(전자 기기의 예)
8. 응용례 1(내시경 수술 시스템에의 응용례)
9. 응용례 2(이동체에의 응용례)
<제1의 실시의 형태>
[구성]
도 1A, 도 1B는, 본 개시의 제1의 실시의 형태에 관한 반도체 소자(수광 소자(1))의 모식적인 구성을 도시한 것이다. 도 1A는, 수광 소자(1)의 평면 구성을 도시하고, 도 1B는, 도 1A의 B-B'선에 따른 단면 구성을 도시하고 있다. 이 수광 소자(1)는, 예를 들면 Ⅲ-V족 반도체 등의 화합물 반도체 재료를 사용한 적외선 센서 등에 적용되는 것이고, 예를 들면, 가시 영역(예를 들면 380㎚ 이상 780㎚ 미만)∼단적외 영역(예를 들면 780㎚ 이상 2400㎚ 미만)의 파장의 광에, 광전변환 기능을 갖고 있다. 이 수광 소자(1)에는, 예를 들면 2차원 배치된 복수의 수광 단위 영역(P)(화소(P))이 마련되어 있다(도 1B).
수광 소자(1)는, 중앙부의 소자 영역(R1)과, 소자 영역(R1)의 외측에 마련되고, 소자 영역(R1)을 둘러싸는 주변 영역(R2)을 갖고 있다(도 1A). 수광 소자(1)는, 소자 영역(R1)부터 주변 영역(R2)에 걸쳐서 마련된 도전막(15B)을 갖고 있다. 이 도전막(15B)은, 소자 영역(R1)의 중앙부에 대향하는 영역에 개구를 갖고 있다.
수광 소자(1)는, 소자 기판(10) 및 판독 회로 기판(20)의 적층 구조를 갖고 있다(도 1B). 소자 기판(10)의 일방의 면은 광입사면(광입사면(S1))이고, 광입사면(S1)과 반대의 면(타방의 면)이 판독 회로 기판(20)과의 접합면(접합면(S2))이다.
소자 기판(10)은, 판독 회로 기판(20)에 가까운 위치부터, 배선층(10W), 제1 전극(11), 반도체층(10S)(제1 반도체층), 제2 전극(15) 및 패시베이션막(16)을 이 순서로 갖고 있다. 반도체층(10S)의 배선층(10W)과의 대향면 및 단면(端面)(측면)은, 절연막(17)에 의해 덮여 있다. 판독 회로 기판(20)은, 이른바 ROIC(Readout integrated circuit)이고, 소자 기판(10)의 접합면(S2)에 접하는 배선층(20W) 및 다층 배선층(22C)과, 이 배선층(20W) 및 다층 배선층(22C)을 사이에 두고 소자 기판(10)에 대향하는 반도체 기판(21)을 갖고 있다.
소자 기판(10)은 소자 영역(R1)에 반도체층(10S)을 갖고 있다. 환언하면, 반도체층(10S)이 마련된 영역이 수광 소자(1)의 소자 영역(R1)이다. 소자 영역(R1) 중, 도전막(15B)으로부터 노출된 영역(도전막(15B)의 개구에 대향하는 영역)이 수광 영역이다. 소자 영역(R1) 중, 도전막(15B)으로 덮여진 영역은, OPB(Optical Black)영역(R1B)이다. OPB 영역(R1B)은, 수광 영역을 둘러싸도록 마련되어 있다. OPB 영역(R1B)은, 흑레벨의 화소 신호를 얻기 위해 이용된다. 소자 기판(10)은, 주변 영역(R2)에, 절연막(17)과 함께 매입층(18)을 갖고 있다. 주변 영역(R2)에는, 소자 기판(10)을 관통하고, 판독 회로 기판(20)에 달하는 구멍(H1, H2)이 마련되어 있다. 수광 소자(1)에서는, 소자 기판(10)의 광입사면(S1)부터, 패시베이션막(16), 제2 전극(15) 및 제2 콘택트층(14)을 통하여 반도체층(10S)에 광이 입사하게 되어 있다. 반도체층(10S)에서 광전변환된 신호 전하는, 제1 전극(11) 및 배선층(10W)을 통하여 이동하고, 판독 회로 기판(20)에서 판독된다. 이하, 각 부분의 구성에 관해 설명한다.
배선층(10W)은, 소자 영역(R1) 및 주변 영역(R2)에 걸쳐서 마련되고, 판독 회로 기판(20)과의 접합면(S2)을 갖고 있다. 수광 소자(1)에서는, 이 소자 기판(10)의 접합면(S2)이 소자 영역(R1) 및 주변 영역(R2)에 마련되고, 예를 들면 소자 영역(R1)의 접합면(S2)과 주변 영역(R2)의 접합면(S2)은, 동일 평면을 구성하고 있다. 후술하는 바와 같이 수광 소자(1)에서는, 매입층(18)을 마련함에 의해 주변 영역(R2)의 접합면(S2)이 형성된다.
배선층(10W)은, 예를 들면 층간 절연막(19A, 19B) 중에, 콘택트 전극(19E) 및 더미 전극(19ED)을 갖고 있다. 예를 들면, 판독 회로 기판(20)측에 층간 절연막(19B)이 제1 콘택트층(12)측에 층간 절연막(19A)이 배치되고, 이들 층간 절연막(19A, 19B)이 적층하여 마련되어 있다. 층간 절연막(19A, 19B)은, 예를 들면, 무기 절연 재료에 의해 구성되어 있다. 이 무기 절연 재료로서는, 예를 들면, 질화실리콘(SiN), 산화알루미늄(Al2O3), 산화규소(SiO2) 및 산화하프늄(HfO2) 등을 들 수 있다. 층간 절연막(19A, 19B)을 동일한 무기 절연 재료에 의해 구성하도록 하여도 좋다.
콘택트 전극(19E)은, 예를 들면, 소자 영역(R1)에 마련되어 있다. 이 콘택트 전극(19E)은, 제1 전극(11)과 판독 회로 기판(20)을 전기적으로 접속하기 위한 것이고, 소자 영역(R1)에 화소(P)마다 마련되어 있다. 이웃하는 콘택트 전극(19E)은, 매입층(18) 및 층간 절연막(19A, 19B)에 의해 전기적으로 분리되어 있다. 콘택트 전극(19E)은, 예를 들면 구리(Cu) 패드에 의해 구성되어 있고, 접합면(S2)에 노출되어 있다. 더미 전극(19ED)은, 예를 들면, 주변 영역(R2)에 마련되어 있다. 이 더미 전극(19ED)은, 후술하는 배선층(20W)의 더미 전극(22ED)에 접속되어 있다. 이 더미 전극(19ED) 및 더미 전극(22ED)을 마련함에 의해 주변 영역(R2)의 강도를 향상시키는 것이 가능해진다. 더미 전극(19ED)은, 예를 들면, 콘택트 전극(19E)과 동일 공정에서 형성되어 있다. 더미 전극(19ED)은, 예를 들면 구리(Cu) 패드에 의해 구성되어 있고 접합면(S2)에 노출되어 있다.
콘택트 전극(19E)과 반도체층(10S) 사이에 마련된 제1 전극(11)은, 광전변환층(13)에서 발생한 신호 전하(정공 또는 전자, 이하 편의상, 신호 전하가 정공인 것으로 하여 설명한다.)를 판독하기 위한 전압이 공급되는 전극(애노드)이고, 소자 영역(R1)에 화소(P)마다 마련되어 있다. 제1 전극(11)은, 절연막(17)의 개구를 매입하도록 마련되고, 반도체층(10S)(보다 구체적으로는 후술하는 확산 영역(12A))에 접하여 있다. 제1 전극(11)은, 예를 들면, 절연막(17)의 개구보다도 크고, 제1 전극(11)의 일부는, 매입층(18)에 마련되어 있다. 즉, 제1 전극(11)의 상면(반도체층(10S)측의 면)은, 확산 영역(12A)에 접하고, 제1 전극(11)의 하면 및 측면의 일부는 매입층(18)에 접하여 있다. 이웃하는 제1 전극(11)은, 절연막(17) 및 매입층(18)에 의해 전기적으로 분리되어 있다.
제1 전극(11)은, 예를 들면, 티탄(Ti), 텅스텐(W), 질화티탄(TiN), 백금(Pt), 금(Au), 게르마늄(Ge), 팔라듐(Pd), 아연(Zn), 니켈(Ni) 및 알루미늄(Al) 중의 어느 하나의 단체, 또는 그들 중의 적어도 1종을 포함하는 합금에 의해 구성되어 있다. 제1 전극(11)은, 이와 같은 구성 재료의 단막이라도 좋고 또는, 2종 이상을 조합시킨 적층막이라도 좋다. 예를 들면, 제1 전극(11)은, 티탄 및 텅스텐의 적층막에 의해 구성되어 있다. 제1 전극(11)의 두께는 예를 들면 수십㎚∼수백㎚이다.
반도체층(10S)은, 예를 들면, 배선층(10W)에 가까운 위치부터, 제1 콘택트층(12), 광전변환층(13) 및 제2 콘택트층(14)을 포함하고 있다. 제1 콘택트층(12), 광전변환층(13) 및 제2 콘택트층(14)은, 서로 같은 평면 형상을 가지며, 각각의 단면(端面)은 평면시로 동일한 위치에 배치되어 있다.
제1 콘택트층(12)은, 예를 들면, 모든 화소(P)에 공통되게 마련되고, 절연막(17)과 광전변환층(13) 사이에 배치되어 있다. 제1 콘택트층(12)은, 이웃하는 화소(P)를 전기적으로 분리하기 위한 것이고, 제1 콘택트층(12)에는, 예를 들면 복수의 확산 영역(12A)이 마련되어 있다. 제1 콘택트층(12)에, 광전변환층(13)을 구성하는 화합물 반도체 재료의 밴드 갭보다도 큰 밴드 갭의 화합물 반도체 재료를 사용함에 의해 암전류를 억제하는 것도 가능해진다. 제1 콘택트층(12)으로는 예를 들면 n형의 InP(인듐인)를 사용할 수 있다.
제1 콘택트층(12)에 마련된 확산 영역(12A)은, 서로 이간하여 배치되어 있다. 확산 영역(12A)은, 화소(P)마다 배치되고, 각각의 확산 영역(12A)에 제1 전극(11)이 접속되어 있다. OPB 영역(R1B)에도 확산 영역(12A)이 마련되어 있다. 확산 영역(12A)은, 광전변환층(13)에서 발생한 신호 전하를 화소(P)마다 판독하기 위한 것이고, 예를 들면, p형 불순물을 포함하고 있다. p형 불순물로서는, 예를 들면 Zn(아연) 등을 들 수 있다. 이와 같이 확산 영역(12A)과, 확산 영역(12A) 이외의 제1 콘택트층(12) 사이에 pn 접합 계면이 형성되고, 이웃하는 화소(P)가 전기적으로 분리되게 되어 있다. 확산 영역(12A)은, 예를 들면 제1 콘택트층(12)의 두께 방향으로 마련되고, 광전변환층(13)의 두께 방향의 일부에도 마련되어 있다.
제1 전극(11)과 제2 전극(15) 사이 보다 구체적으로는 제1 콘택트층(12)과 제2 콘택트층(14) 사이의 광전변환층(13)은, 예를 들면, 모든 화소(P)에 공통되게 마련되어 있다. 이 광전변환층(13)은, 소정 파장의 광을 흡수하여 신호 전하를 발생시키는 것이고, 예를 들면, i형의 Ⅲ-V족 반도체 등의 화합물 반도체 재료에 의해 구성되어 있다. 광전변환층(13)을 구성하는 화합물 반도체 재료로서는, 예를 들면, InGaAs(인듐갈륨비소), InAsSb(인듐비소안티몬), InAs(인듐비소), InSb(인듐안티몬) 및 HgCdTe(수은카드뮴텔루르) 등을 들 수 있다. Ge(게르마늄)에 의해 광전변환층(13)을 구성하도록 하여도 좋다. 광전변환층(13)에서는, 예를 들면, 가시 영역부터 단적외 영역의 파장의 광의 광전변환이 이루어지게 되어 있다.
제2 콘택트층(14)은, 예를 들면, 모든 화소(P)에 공통되게 마련되어 있다. 이 제2 콘택트층(14)은, 광전변환층(13)과 제2 전극(15) 사이에 마련되고, 이들에 접하여 있다. 제2 콘택트층(14)은, 제2 전극(15)부터 배출되는 전하가 이동하는 영역이고, 예를 들면, n형의 불순물을 포함하는 화합물 반도체에 의해 구성되어 있다. 제2 콘택트층(14)으로는 예를 들면, n형의 InP(인듐인)를 사용할 수 있다.
제2 전극(15)은, 예를 들면 각 화소(P)에 공통의 전극으로서, 제2 콘택트층(14)상(광 입사측)에, 제2 콘택트층(14)에 접하도록 마련되어 있다. 제2 전극(15)은, 광전변환층(13)에서 발생한 전하 중, 신호 전하로서 이용되지 않는 전하를 배출하기 위한 것이다(캐소드). 예를 들면, 정공이 신호 전하로서 제1 전극(11)부터 판독되는 경우에는, 이 제2 전극(15)을 통하여 예를 들면 전자를 배출할 수 있다. 제2 전극(15)은, 예를 들면 적외선 등의 입사광을 투과 가능한 도전막에 의해 구성되어 있다. 제2 전극(15)으로는 예를 들면, ITO(Indium Tin Oxide) 또는 ITiO(In2O3 -TiO2) 등을 사용할 수 있다. 제2 전극(15)은, 예를 들면, 이웃하는 화소(P)를 구획하도록, 격자형상으로 마련되어 있어도 좋다. 이 제2 전극(15)으로는 광투과성이 낮은 도전 재료를 사용하는 것이 가능하다.
패시베이션막(16)은, 제2 전극(15)을 광입사면(S1)측부터 덮고 있다. 패시베이션막(16)은, 반사 방지 기능을 갖고 있어도 좋다. 패시베이션막(16)으로는 예를 들면 질화실리콘(SiN), 산화알루미늄(Al2O3), 산화규소(SiO2) 및 산화탄탈(Ta2O3) 등을 사용할 수 있다. 패시베이션막(16)은, OPB 영역(R1B)에 개구(16H)를 갖고 있다. 개구(16H)는, 예를 들면, 수광 영역을 둘러싸는 액자형상으로 마련되어 있다(도 1A). 개구(16H)는, 예를 들면 평면시로 4각형상 또는 원형상의 구멍이라도 좋다. 이 패시베이션막(16)의 개구(16H)에 의해 제2 전극(15)에 도전막(15B)이 전기적으로 접속되어 있다.
절연막(17)은, 제1 콘택트층(12)과 매입층(18) 사이에 마련됨과 함께, 제1 콘택트층(12)의 단면, 광전변환층(13)의 단면, 제2 콘택트층(14)의 단면 및 제2 전극(15)의 단면을 덮고, 주변 영역(R2)에서는 패시베이션막(16)에 접하여 있다. 이 절연막(17)은, 예를 들면, 산화실리콘(SiOX) 또는 산화알루미늄(Al2O3) 등의 산화물을 포함하여 구성되어 있다. 복수의 막으로 이루어지는 적층 구조에 의해 절연막(17)을 구성하도록 하여도 좋다. 절연막(17)은, 예를 들면 산질화실리콘(SiON), 탄소 함유 산화실리콘(SiOC), 질화실리콘(SiN) 및 실리콘카바이드(SiC) 등의 실리콘(Si)계 절연 재료에 의해 구성하도록 하여도 좋다. 절연막(17)의 두께는 예를 들면 수십㎚∼수백㎚이다.
도전막(15B)은, OPB 영역(R1B)부터 주변 영역(R2)의 구멍(H1)에 걸쳐서 마련되어 있다. 이 도전막(15B)은, OPB 영역(R1B)에 마련된 패시베이션막(16)의 개구(16H)로 제2 전극(15)에 접함과 함께, 구멍(H1)을 통하여 판독 회로 기판(20)의 배선(후술하는 배선(22CB))에 접하여 있다. 이에 의해 판독 회로 기판(20)부터 도전막(15B)을 통하여 제2 전극(15)에 전압이 공급되게 되어 있다. 도전막(15B)은, 이와 같은 제2 전극(15)에의 전압 공급 경로로서 기능함과 함께, 차광막으로서의 기능을 가지며, OPB 영역(R1B)을 형성한다. 도전막(15B)은, 예를 들면, 텅스텐(W), 알루미늄(Al), 티탄(Ti), 몰리브덴(Mo), 탄탈(Ta) 또는 구리(Cu)를 포함하는 금속재료에 의해 구성되어 있다. 도전막(15B)상에 패시베이션막이 마련되어 있어도 좋다.
제2 콘택트층(14)의 단부와 제2 전극(15) 사이에, 접착층(B)이 마련되어 있어도 좋다. 이 접착층(B)은, 후술하는 바와 같이 수광 소자(1)를 형성할 때에 이용되는 것이고, 반도체층(10S)을 가기판(후술하는 도 4C의 가기판(33))에 접합하는 역할을 담당하고 있다. 접착층(B)은, 예를 들면 테트라에톡시실란(TEOS) 또는 산화실리콘(SiO2) 등에 의해 구성되어 있다. 접착층(B)은, 예를 들면, 반도체층(10S)의 단면보다도 확폭하여 마련되고, 반도체층(10S)과 함께, 매입층(18)에 덮여 있다. 접착층(B)과 매입층(18) 사이에는 절연막(17)이 마련되어 있다.
도 2 및 도 3은, 접착층(B)의 구성의 다른 예를 도시하고 있다. 접착층(B)은, 주변 영역(R2)의 넓은 영역에 걸쳐서 마련되어 있어도 좋고 예를 들면, 반도체층(10S)(소자 영역(R1))의 테두리 근방부터, 구멍(H1)과 구멍(H2) 사이까지 연재되어 있어도 좋다(도 2). 또는, 접착층(B)은, 반도체층(10S)(소자 영역(R1))의 테두리 근방부터, 칩 단(칩 단(E))까지 연재되어 있어도 좋다.
매입층(18)은, 수광 소자(1)의 제조 공정에서, 가기판(후술하는 도 4C의 가기판(33))과 반도체층(10S)의 단차를 메우기 위한 것이다. 상세는 후술하지만, 본 실시의 형태에서는, 이 매입층(18)을 형성하기 때문에, 반도체층(10S)과 가기판(33)의 단차에 기인한 제조 공정의 부적합함의 발생이 억제된다.
주변 영역(R2)의 매입층(18)은, 배선층(10W)과 절연막(17) 사이 및 배선층(10W)과 패시베이션막(16) 사이에 마련되고, 예를 들면, 반도체층(10S)의 두께 이상의 두께를 갖고 있다. 여기서는, 이 매입층(18)이 반도체층(10S)을 둘러싸고 마련되어 있기 때문에, 반도체층(10S)의 주위의 영역(주변 영역(R2))이 형성된다. 이에 의해 이 주변 영역(R2)에 판독 회로 기판(20)과의 접합면(S2)을 마련할 수 있도록 되어 있다. 주변 영역(R2)에 접합면(S2)이 형성되어 있으면, 매입층(18)의 두께를 작게 하여도 좋지만, 매입층(18)이 반도체층(10S)을 두께 방향에 걸쳐서 덮고, 반도체층(10S)의 단면 전면이 매입층(18)에 덮여 있는 것이 바람직하다. 매입층(18)이 절연막(17)을 통하여 반도체층(10S)의 단면 전면을 덮음에 의해 반도체층(10S)으로의 수분의 침입을 효과적으로 억제할 수 있다. 소자 영역(R1)의 매입층(18)은, 제1 전극(11)을 덮도록, 반도체층(10S)과 배선층(10W) 사이에 마련되어 있다.
접합면(S2)측의 매입층(18)의 면은 평탄화되어 있고, 주변 영역(R2)에서는, 이 평탄화된 매입층(18)의 면에 배선층(10W)이 마련되어 있다. 매입층(18)으로는 예를 들면, 산화실리콘(SiOX), 질화실리콘(SiN), 산질화실리콘(SiON), 탄소 함유 산화실리콘(SiOC) 및 실리콘 카바이드(SiC) 등의 무기 절연 재료를 사용할 수 있다.
후술하는 바와 같이 수광 소자(1)를 제조하는 공정에서는, 매입층(18)을 형성한 후, 매입층(18)의 상방에, 층간 절연막(19A, 19B)과 콘택트 전극(19E)을 포함하는 배선층(10W)이 형성된다(후술하는 도 14D). 이 배선층(10W)을 포함하는 소자 기판(10)에, 배선층(20W)을 포함하는 판독 회로 기판(20)이 붙여맞춰져(후술하는 도 14E) 수광 소자(1)가 형성된다. 이때, 배선층(10W)의 콘택트 전극(19E)과, 배선층(20W)의 콘택트 전극(22E)이 접속된다. 콘택트 전극(19E, 22E)은, 예를 들면 Cu 패드를 갖고 있고, 이 Cu 패드의 직접 접합에 의해 콘택트 전극(19E, 22E) 접속되도록 되어 있다. 콘택트 전극(19E)을 CMP(Chemical Mechanical Polishing)법을 이용하여 형성할 때, 연마 대상의 구리막의 하방에 배치된 매입층(18)에는, 연마시의 응력에 견딜 수 있는 경도가 요구된다. 또한, 콘택트 전극(19E, 22E)의 Cu 패드끼리를 직접 접합시키기 위해서는, 소자 기판(10) 및 판독 회로 기판(20)을 극히 평탄하게 형성할 것이 필요하다. 이 때문에, 구리막의 하방에 배치되는 매입층(18)은, 연마시의 응력에 견딜 수 있는 경도를 갖고 있는 것이 바람직하다. 구체적으로는 매입층(18)의 구성 재료는, 일반적인 반도체 패키지에서 다이의 주위에 배치되는 봉지제나 유기 재료보다도 경도가 높은 재료인 것이 바람직하다. 이와 같은 높은 경도를 갖는 재료로서는, 예를 들면, 무기 절연 재료를 들 수 있다. 이 무기 절연 재료를 예를 들면 CVD(Chemical Vapor Deposition)법, 스퍼터법 또는 코팅법으로 성막함에 의해 매입층(18)을 형성할 수 있다.
매입층(18)에는, 매입층(18)을 관통하는 구멍(H1, H2)이 마련되어 있다. 이 구멍(H1, H2)은, 매입층(18)과 함께, 배선층(10W)을 관통하고, 판독 회로 기판(20)에 달하여 있다. 구멍(H1, H2)은, 예를 들면, 4각형상의 평면 형상을 가지며, 소자 영역(R1)을 둘러싸도록, 각각 복수의 구멍(H1, H2)이 마련되어 있다(도 1A). 구멍(H1)은, 구멍(H2)보다도 소자 영역(R1)에 가까운 위치에 마련되어 있고, 구멍(H1)의 측벽 및 저면은, 도전막(15B)에 덮여 있다. 이 구멍(H1)은, 제2 전극(15)(도전막(15B))과 판독 회로 기판(20)의 배선(후술하는 배선(22CB))을 접속하기 위한 것이고, 패시베이션막(16), 매입층(18) 및 배선층(10W)을 관통하여 마련되어 있다.
구멍(H2)은, 예를 들면, 구멍(H1)보다도 칩 단(E)에 가까운 위치에 마련되어 있다. 이 구멍(H2)은, 패시베이션막(16), 매입층(18) 및 배선층(10W)을 관통하고, 판독 회로 기판(20)의 패드 전극(후술하는 패드 전극(22P))에 달하여 있다. 이 구멍(H2)을 통하여 외부와 수광 소자(1)와의 전기적인 접속이 행하여지게 되어 있다. 구멍(H1, H2)은, 판독 회로 기판(20)에 달하지 않아도 좋다. 예를 들면, 구멍(H1, H2)이 배선층(10W)의 배선에 달하고, 이 배선이 판독 회로 기판(20)의 배선(22CB), 패드 전극(22P)에 접속되어 있어도 좋다. 구멍(H1, H2)은 접착층(B)을 관통하고 있어도 좋다(도 2, 도 3).
광전변환층(13)에서 발생한 정공 및 전자는, 제1 전극(11) 및 제2 전극(15)으로부터 판독된다. 이 판독 동작을 고속으로 행하기 위해서는, 제1 전극(11)과 제2 전극(15) 사이의 거리를 광전변환하기에 충분한 거리이면서 너무 이간하지 않는 거리로 하는 것이 바람직하다. 즉, 소자 기판(10)의 두께를 작게 하는 것이 바람직하다. 예를 들면, 제1 전극(11)과 제2 전극(15) 사이의 거리 또는 소자 기판(10)의 두께는 10㎛ 이하, 나아가서는 7㎛ 이하, 나아가서는 5㎛ 이하이다.
판독 회로 기판(20)의 반도체 기판(21)은, 배선층(20W) 및 다층 배선층(22C)을 사이에 두고, 소자 기판(10)에 대향하고 있다. 이 반도체 기판(21)은, 예를 들면, 실리콘(Si)에 의해 구성되어 있다. 반도체 기판(21)의 표면(배선층(20W)측의 면) 근방에는, 복수의 트랜지스터가 마련되어 있다. 예를 들면, 이 복수의 트랜지스터를 이용하여 화소(P)마다, 판독 회로(Read Out Circuit)가 구성되어 있다. 배선층(20W)은, 예를 들면, 소자 기판(10)측부터, 층간 절연막(22A) 및 층간 절연막(22B)을 이 순서로 갖고 있고, 이들 층간 절연막(22A, 22B)은 적층하여 마련되어 있다. 예를 들면, 층간 절연막(22A) 중에, 콘택트 전극(22E) 및 더미 전극(22ED)이 마련되어 있다. 다층 배선층(22C)은, 배선층(20W)을 사이에 두고 소자 기판(10)에 대향하여 마련되어 있다. 예를 들면, 이 다층 배선층(22C) 중에, 패드 전극(22P) 및 복수의 배선(22CB)이 마련되어 있다. 층간 절연막(22A, 22B)은, 예를 들면, 무기 절연 재료에 의해 구성되어 있다. 이 무기 절연 재료로서는, 예를 들면, 질화실리콘(SiN), 산화알루미늄(Al2O3), 산화규소(SiO2) 및 산화하프늄(HfO2) 등을 들 수 있다.
콘택트 전극(22E)은, 제1 전극(11)과 배선(22CB)을 전기적으로 접속하기 위한 것이고, 소자 영역(R1)에, 화소(P)마다 마련되어 있다. 이 콘택트 전극(22E)은, 소자 기판(10)의 접합면(S2)에서 콘택트 전극(19E)에 접하여 있다. 이웃하는 콘택트 전극(22E)은, 층간 절연막(22A)에 의해 전기적으로 분리되어 있다.
주변 영역(R2)에 마련된 더미 전극(22ED)은, 소자 기판(10)의 접합면(S2)에서 더미 전극(19ED)에 접하여 있다. 이 더미 전극(22ED)은, 예를 들면, 콘택트 전극(22E)과 동일 공정에서 형성되어 있다. 콘택트 전극(22E) 및 더미 전극(22ED)은, 예를 들면 구리(Cu) 패드에 의해 구성되어 있고, 판독 회로 기판(20)의 소자 기판(10)과의 대향면에 노출되어 있다. 즉, 콘택트 전극(19E)과 콘택트 전극(22E) 사이 및, 더미 전극(19ED)와 더미 전극(22ED) 사이에서 예를 들면 CuCu 접합이 이루어지고 있다. 상세는 후술하지만, 이에 의해 화소(P)를 미세화하는 것이 가능해진다.
콘택트 전극(19E)에 접속된 배선(22CB)은, 반도체 기판(21)의 표면 근방에 마련된 트랜지스터에 접속되어 있고, 화소(P)마다, 제1 전극(11)과 판독 회로가 접속되게 되어 있다. 구멍(H1)을 통하여 도전막(15B)에 접속된 배선(22CB)은, 예를 들면 소정의 전위에 접속되어 있다. 이와 같이 광전변환층(13)에서 발생한 전하의 일방(예를 들면, 정공)은, 제1 전극(11)부터, 콘택트 전극(19E, 22E)을 통하여 판독 회로에 판독되고, 광전변환층(13)에서 발생한 전하의 타방(예를 들면, 전자)은, 제2 전극(15)부터, 도전막(15B)을 통하여 소정의 전위에 배출되게 되어 있다.
주변 영역(R2)에 마련된 패드 전극(22P)은, 외부와 전기적인 접속을 행하기 위한 것이다. 수광 소자(1)의 칩 단(E) 근방에는, 소자 기판(10)을 관통하고, 패드 전극(22P)에 달하는 구멍(H2)이 마련되고, 이 구멍(H2)을 통하여 외부와 전기적인 접속이 이루어지게 되어 있다. 접속은, 예를 들면, 와이어 본드 또는 범프 등의 방법에 의해 이루어진다. 예를 들면, 구멍(H2) 내에 배치된 외부 단자로부터, 제2 전극(15)에, 구멍(H2) 판독 회로 기판(20)의 배선(22CB) 및 도전막(15B)을 통하여 소정의 전위가 공급되게 되어 있어도 좋다. 광전변환층(13)에서의 광전변환의 결과, 제1 전극(11)부터 판독된 신호 전압이 콘택트 전극(19E, 22E)을 통하여 반도체 기판(21)의 판독 회로에 판독되고, 이 판독 회로를 경유하여 구멍(H2) 내에 배치된 외부 단자에 출력되게 되어 있어도 좋다. 신호 전압은, 판독 회로와 함께, 예를 들면, 판독 회로 기판(20)에 포함되는 다른 회로를 경유하여 외부 단자에 출력되게 되어 있어도 좋다. 다른 회로란 예를 들면, 신호 처리 회로 및 출력 회로 등이다.
판독 회로 기판(20)의 두께는 소자 기판(10)의 두께보다도 큰 것이 바람직하다. 예를 들면, 판독 회로 기판(20)의 두께는 소자 기판(10)의 두께보다도, 2배 이상, 나아가서는 5배 이상, 나아가서는 10배 이상 큰 것이 바람직하다. 또는, 판독 회로 기판(20)의 두께는 예를 들면, 100㎛ 이상, 또는, 150㎛ 이상, 또는, 200㎛ 이상이다. 이와 같은 큰 두께를 갖는 판독 회로 기판(20)에 의해 수광 소자(1)의 기계 강도가 확보된다. 또한, 이 판독 회로 기판(20)은, 회로를 형성하는 반도체 기판(21)을 1층만 포함하는 것이라도 좋고 회로를 형성하는 반도체 기판(21) 외에, 지지 기판 등의 기판을 또한 구비하고 있어도 좋다.
[수광 소자(1)의 제조 방법]
수광 소자(1)는, 예를 들면 다음과 같이 하여 제조할 수 있다. 도 4A∼도 14J는, 수광 소자(1)의 제조 공정을 공정 순서로 도시한 것이다.
우선, 도 4A에 도시한 바와 같이 예를 들면 InP로 이루어지는 성장 기판(31)상에, 반도체층(10S)을 에피택셜 성장시킨다. 성장 기판(31)의 두께는 예를 들면, 수백㎛이고, 반도체층(10S)의 두께는 예를 들면, 수㎛이다. 이 후, 도 4B에 도시한 바와 같이 반도체층(10S)상에 접착층(B)을 성막한다. 성장 기판(31)의 구경(口徑)은, 예를 들면, 6인치 이하이다. 반도체층(10S)의 형성은, 예를 들면, 제1 콘택트층(12)을 구성하는 n형의 InP, 광전변환층(13)을 구성하는 i형의 InGaAs 및 제2 콘택트층(14)을 구성하는 n형의 InP를 이 순서로 에피택셜 성장시켜서 행한다. 성장 기판(31)상에, 예를 들면 버퍼층 및 스토퍼층을 형성한 후에, 반도체층(10S)을 형성하도록 하여도 좋다.
다음에, 도 4C에 도시한 바와 같이 접착층(B)을 사이에 두고, 가기판(33)에, 반도체층(10S)을 형성한 성장 기판(31)을 접합한다. 가기판(33)은, 예를 들면, 절연층(절연층(33IA))과, 기판(33S)을 갖고 있다. 절연층(33IA)은, 예를 들면, 접착층(B)과 기판(33S) 사이에 배치되어 있다. 가기판(33)으로는 성장 기판(31)보다도 큰 구경의 것을 이용하고, 기판(33S)으로는 예를 들면, 실리콘(Si) 기판을 이용한다. 가기판(33)의 구경은, 예를 들면 8인치∼12인치이다. 소구경의 성장 기판(31)을 대구경의 가기판(33)에 접합시킴에 의해 소자 기판(10)을 형성할 때에 대구경의 기판용의 여러가지의 장치를 이용하는 것이 가능해진다. 이에 의해 예를 들면, 판독 회로 기판(20)과 소자 기판(10)과의 접합을 CuCu 접합으로 하고, 화소(P)를 미세화할 수 있다. 가기판(33)에의 성장 기판(31)의 접합은, 플라즈마 활성화 접합, 상온 접합 또는 접착제를 사용한 접합(접착제 접합) 등에 의해 행하도록 하여도 좋다. 이와 같이 예를 들면 웨이퍼상의 반도체층(10S)을 가기판(33)에 접합한다. 가기판(33)의 두께는 예를 들면, 수백㎛이다.
도 5 및 도 6은, 가기판(33) 및 반도체층(10S)(성장 기판(31))의 평면 구성의 한 예를 도시하고 있다. 웨이퍼 상태의 가기판(33)에, 가기판(33)보다도 작은 웨이퍼 상태의 반도체층(10S)을 접합하도록 하여도 좋고(도 5), 웨이퍼 상태의 가기판(33)에, 칩상태의 반도체층(10S)을 서로 이간한 상태로 복수 접합하도록 하여도 좋다(도 6).
또는, 도 7A, 도 7B에 도시한 바와 같이 웨이퍼 상태의 가기판(33)에, 가기판(33)과 같은 크기의 웨이퍼 상태의 반도체층(10S)을 접합하도록 하여도 좋다. 도 7A는, 가기판(33) 및 반도체층(10S)(성장 기판(31))의 평면 구성을 도시하고, 도 7B는, 도 7A의 B-B선에 따른 단면 구성을 도시하고 있다.
반도체층(10S)을 형성한 성장 기판(31)을 가기판(33)에 접합한 후, 도 8A에 도시한 바와 같이 성장 기판(31)을 제거한다. 성장 기판(31)의 제거는, 기계 연삭, CMP(Chemical Mechanical Polishing : 화학 기계 연마), 웨트 에칭 또는 드라이 에칭 등에 의해 행할 수 있다. 이때, 성장 기판(31)이 일부 남아 있어도 좋다. 또한, 반도체층(10S)이 일부 에칭되어도 좋다.
계속해서, 도 8B에 도시한 바와 같이 예를 들면, 가기판(33)의 마크에 맞추어서 반도체층(10S)을 소정의 크기로 에칭한다. 이에 의해 복수의 칩상태의 반도체층(10S)이 형성된다. 도 8B 이후는, 복수의 칩상태의 반도체층(10S) 중, 2개의 반도체층(10S)을 도시한다.
도 9A는, 에칭 전의 반도체층(10S)의 평면 구성의 한 예를 도시하고, 도 9B는, 도 9A에 계속된 성형 후의 반도체층(10S)의 평면 구성의 한 예를 도시하고 있다. 도 10A는, 에칭 전의 반도체층(10S)의 평면 구성의 다른 예를 도시하고, 도 10B는, 도 10A에 계속된 성형 후의 반도체층(10S)의 평면 구성의 다른 예를 도시하고 있다. 이와 같이 가기판(33)보다도 작은(도 9A) 또는 가기판(33)과 같은 크기(도 10A)의 웨이퍼 상태의 반도체층(10S)이 복수의 칩상태의 반도체층(10S)으로 성형된다.
또는, 도 11A, 도 11B에 도시한 바와 같이 칩상태의 복수의 반도체층(10S)이 보다 작은 칩상태의 복수의 반도체층(10S)으로 성형되어도 좋다.
이 반도체층(10S)의 에칭할 때, 접착층(B)은 예를 들면, 반도체층(10S)과 함께, 에칭된다. 접착층(B)은, 반도체층(10S)보다도 확폭하여 잔존하고, 반도체층(10S)의 주위에 접착층(B)이 퍼져 있어도 좋다(도 8B).
또는, 도 12에 도시한 바와 같이 접착층(B)이 반도체층(10S)보다도 좁아져서, 반도체층(10S)과 가기판(33) 사이에 공극이 생겨 있어도 좋다. 접착층(B)은, 반도체층(10S)과 같은 크기로 에칭되어도 좋다.
도 13에 도시한 바와 같이 반도체층(10S)의 에칭(etching)시에, 접착층(B)은 에칭되지 않아도 좋다.
반도체층(10S)을 성형한 후, 도 14A에 도시한 바와 같이 반도체층(10S)에, 화소(P)마다 확산 영역(12A)을 형성한다. 이에 의해 소자 분리가 이루어진다. 확산 영역(12A)의 형성에는, 예를 들면, 절연막(17)을 하드 마스크로 하여 이용한다. 구체적으로는 반도체층(10S)의 상면(가기판(33)과의 접합면과 반대의 면) 및 측면을 덮도록 절연막(17)을 성막한 후, 반도체층(10S)의 상면을 덮는 절연막(17)에 에칭에 의해 개구를 형성한다. 그 후, 절연막(17)을 하드 마스크로 하여 p형 불순물의 기상 확산을 행한다. 이에 의해 선택적인 영역에 확산 영역(12A)이 형성된다. 확산 깊이는, 예를 들면, 수백㎚이고, 개략 등방 확산된다. 확산 영역(12A)은, 레지스트 마스크를 이용하여 이온임플란테이션 등에 의해 형성하도록 하여도 좋다. 여기서는, 대구경의 가기판(33)상에 마련된 반도체층(10S)에 확산 영역(12A)을 형성하기 때문에, 화소(P)를 미세화하는 것이 가능해진다.
반도체층(10S)에 확산 영역(12A)을 마련한 후, 도 14B에 도시한 바와 같이 반도체층(10S)상에, 제1 전극(11)을 형성한다. 예를 들면, 제1 전극(11)은, 절연막(17)에 마련한 개구에, CVD(Chemical Vapor Deposition)법, PVD(Physical Vapor Deposition)법, ALD(Atomic Layer Deposition)법 또는 증착법 등에 의해 티탄(Ti)/텅스텐(W)의 적층막을 성막한 후, 이 적층막을 포토 리소그래피 및 에칭을 이용하여 패터닝함에 의해 형성한다.
제1 전극(11)을 형성한 후, 도 14C에 도시한 바와 같이 가기판(33)의 전면에 매입층(18)을 형성한다. 매입층(18)은, 예를 들면, 가기판(33)의 전면에 반도체층(10S)을 매입하도록 절연 재료를 성막한 후, 이것을 CMP(Chemical Mechanical Polishing)에 의해 평탄화하여 형성한다. 이에 의해 반도체층(10S)의 주위(주변 영역(R2)) 및, 반도체층(10S)의 상면(가기판(33)부터 가장 떨어진 면)을 덮는 매입층(18)이 형성된다. 상세는 후술하지만, 본 실시의 형태에서는, 이와 같이 반도체층(10S)과 가기판(33)의 단차를 메우는 매입층(18)이 형성되기 때문에, 이들의 단차에 기인한 제조 공정의 부적합함의 발생이 억제된다.
매입층(18)을 형성한 후, 도 14D에 도시한 바와 같이 매입층(18)을 사이에 두고 반도체층(10S)에 대향하는 배선층(10W)을 형성한다. 예를 들면, 매입층(18)상에, 층간 절연막(19A) 및 층간 절연막(19B)을 이 순서로 성막한 후, 층간 절연막(19A, 19B)의 제1 전극(11)에 대향하는 영역에 개구를 형성한다. 이 층간 절연막(19A, 19B)의 개구에, 증착법, PVD법 또는 도금법 등에 의해 구리(Cu)막을 성막한 후, 예를 들면 CMP법을 이용하여 구리막의 표면을 연마함에 의해 콘택트 전극(19E)을 형성한다. 예를 들면, 이 콘택트 전극(19E)의 형성 공정과 동일 공정에서, 주변 영역(R2)에는 더미 전극(19ED)(도 1B)을 형성한다. 여기서는, 대구경의 가기판(33)상에 배선층(10W)을 형성하기 때문에, 대구경의 기판용의 여러가지의 장치를 이용하는 것이 가능해진다.
배선층(10W)을 형성한 후, 도 14E에 도시한 바와 같이 배선층(10W)을 사이에 두고, 가기판(33)에 판독 회로 기판(20)을 붙여맞춘다. 이때, 판독 회로 기판(20)에는, 미리 배선층(20W)을 형성하여 둔다. 판독 회로 기판(20)의 배선층(20W)은, 콘택트 전극(22E), 더미 전극(22ED)을 갖고 있고, 판독 회로 기판(20)을 가기판(33)에 붙여맞출 때에는, 예를 들면, 배선층(20W)의 콘택트 전극(22E), 더미 전극(22ED)과 배선층(10W)의 콘택트 전극(19E), 더미 전극(19ED)이 CuCu 접합된다. 보다 구체적으로는 소자 영역(R1)에서는, 콘택트 전극(19E)과 콘택트 전극(22E)이 접합된 접합면(S2)이 형성되고, 주변 영역(R2)에서는 더미 전극(19ED)와 더미 전극(22ED)이 접합된 접합면(S2)이 형성된다. 여기서는, 소자 기판(10)의 주변 영역(R2)도, 판독 회로 기판(20)에 접합된다.
가기판(33)에 판독 회로 기판(20)을 붙여맞춘 후, 도 14F에 도시한 바와 같이 가기판(33)을 제거한다. 가기판(33)은, 예를 들면, 기계 연삭, 웨트 에칭 또는 드라이 에칭 등을 이용함에 의해 제거할 수 있다.
가기판(33)을 제거한 후, 도 14G에 도시한 바와 같이 접착층(B) 등도 제거하여 반도체층(10S)의 표면을 노출시킨다. 이때, 반도체층(10S)의 불필요한 층을 제거하도록 하여도 좋다. 또한, 반도체층(10S) 개구부 이외의 절연층(33IA) 또는 절연막(17)을 일부 남겨 두도록 하여도 좋고 또는, 매입층(18)을 도중까지 파들어가도 좋다.
계속해서, 도 14H에 도시한 바와 같이 가기판(33)이 제거됨에 의해 노출된 반도체층(10S)의 면(배선층(10W)이 마련된 면과 반대의 면)상에 제2 전극(15) 및 패시베이션막(16)을 이 순서로 형성한다. 그 후, 도 14I에 도시한 바와 같이 구멍(H1) 및 도전막(15B)을 형성한다. 이에 의해 제2 전극(15)과 판독 회로 기판(20)이 전기적으로 접속된다.
최후에, 도 14J에 도시한 바와 같이 소자 기판(10)을 관통하여 판독 회로 기판(20)의 패드 전극(22P)에 달하는 구멍(H2)을 형성한다. 이에 의해 도 1에 도시한 수광 소자(1)가 완성된다.
[수광 소자(1)의 동작]
수광 소자(1)에서는, 패시베이션막(16), 제2 전극(15) 및 제2 콘택트층(14)을 통하여 광전변환층(13)에 광(예를 들면 가시 영역 및 적외 영역의 파장의 광)이 입사하면, 이 광이 광전변환층(13)에서 흡수된다. 이에 의해 광전변환층(13)에서는 정공(홀) 및 전자의 쌍(對)이 발생한다(광전변환된다). 이때, 예를 들면 제1 전극(11)에 소정의 전압이 인가되면, 광전변환층(13)에 전위 구배가 생기고, 발생한 전하 중 일방의 전하(예를 들면 정공)이 신호 전하로서 확산 영역(12A)에 이동하고, 확산 영역(12A)으로부터 제1 전극(11)에 수집된다. 이 신호 전하가, 콘택트 전극(19E, 22E)를 통하여 반도체 기판(21)에 이동하고, 화소(P)마다 판독된다.
[수광 소자(1)의 작용·효과]
본 실시의 형태의 수광 소자(1)는, 소자 기판(10)의 주변 영역(R2)에 매입층(18)을 갖고 있고, 주변 영역(R2)에도 판독 회로 기판(20)과의 접합면(S2)이 마련되어 있다. 이 매입층(18)은, 수광 소자(1)를 형성할 때에 반도체층(10S)과 가기판(33)의 단차를 메우기 위한 것이고, 이 매입층(18)을 형성함에 의해 반도체층(10S)과 가기판(33)의 단차에 기인한 제조 공정의 부적합함의 발생을 억제할 수 있다. 이하, 이에 관해 설명한다.
반도체층(10S)을 에피택셜 성장시키기 위한 성장 기판(31)은, 그 종류가 제한되어 있다. 예를 들면 InGaAs로 이루어지는 광전변환층(13)을 성장시키기 위한 성장 기판(31)에는, 대구경의 것이 존재하지 않는다. 이 소구경의 성장 기판(31)을 이용하여 화소(P)마다 확산 영역(12A)을 형성하고, 또는 배선층(10W)을 형성하는 경우, 장치의 제약 등 때문에, 화소(P)의 미세화를 행하는 것이 곤란하다. 이 때문에, 대구경의 가기판(33)을 이용하여 수광 소자를 제조하는 방법이 생각될 수 있다.
그렇지만, 매입층(도 14C의 매입층(18))을 형성하지 않고서 수광 소자를 제조하면, 가기판(33)과 반도체층(10S)의 단차가 큰 상태에서 반도체층(10S)상에 배선층(10W)이 형성된다. 이 때문에, 배선층(10W)을 형성한 때의 포토 리소그래피에서 디포커스가 생길 우려가 있다. 또한, 구리막의 CMP를 행하여 콘택트 전극(19E)을 형성할 때에, 구리가 단차 부분에 남을 우려가 있다. 또한, 단차가 있기 때문에, 가기판(33)에 판독 회로 기판(20)을 붙여맞출 때 접합 불량이 생길 우려가 있다.
이에 대해, 수광 소자(1)에서는, 매입층(18)을 형성함에 의해 반도체층(10S)과 가기판(33)의 단차를 작게, 또는 단차를 없애고 나서, 배선층(10W)을 형성하기 때문에, 상기한 수광 소자를 제조할 때의 단차에 기인한 부적합함의 발생을 억제할 수 있다. 따라서, 성장 기판(31)의 크기에 영향받는 일 없이 대구경의 기판용의 여러가지의 장치를 이용하여 제조하여 화소의 미세화 등을 행할 수가 있다.
또한, 수광 소자(1)에서는, 제2 전극(15)과 판독 회로 기판(20)을 접속하기 위한 구멍(H1)을 주변 영역(R2)의 매입층(18)에 형성하는 것이 가능해진다. 이 때문에 반도체층(10S)에 구멍(H1)을 마련하는 일 없이 제2 전극(15)과 판독 회로 기판(20)을 전기적으로 접속할 수 있다. 또한, 절연 재료로 이루어지는 매입층(18)에는, 기존의 기술을 이용하여 용이하게 구멍(H1)을 형성할 수 있다.
또한, 매입층(18)에 의해 반도체층(10S)의 단면을 충분한 두께로 덮을 수 있기 때문에, 반도체층(10S)에의 수분의 침입이 억제된다. 따라서 반도체층(10S)의 열화를 억제하는 것이 가능해진다.
이상 설명한 바와 같이 본 실시의 형태의 수광 소자(1)에서는, 매입층(18)을 형성하도록 하였기 때문에, 반도체층(10S)과 가기판(33)의 단차에 기인한 제조 공정의 부적합함의 발생을 억제할 수 있다. 따라서, 반도체층(10S)을 형성하기 위한 성장 기판(31)의 크기에 영향받는 일 없이 제조하고, 예를 들면 화소(P)의 미세화를 행하는 것이 가능해진다. 이 수광 소자(1)에서는, 매입층(18)을 마련함에 의해 소자 기판(10)의 주변 영역(R2)에도, 판독 회로 기판(20)과의 접합면(S2)이 형성된다.
또한, 매입층(18)을 형성하기 전에, 가기판(33)상에서 반도체층(10S)을 소정 크기의 칩 형상으로 성형함에 의해 후의 공정에서의 맞춤 어긋남의 발생을 억제하고, 소망하는 구조의 수광 소자(1)를 용이하게 형성하는 것이 가능해진다.
또한, 소자 기판(10)과 판독 회로 기판(20)을, 콘택트 전극(19E, 22E)의 CuCu 접합에 의해 접속함에 의해 화소(P)를 미세화할 수 있다. 이하, 이에 관해 설명한다.
화합물 반도체를 포함하는 소자 기판과, 판독 회로를 포함하는 판독 회로 기판을 솔더 범프 또는 인듐 비드 등을 이용하여 접속하는 방법이 제안되어 있다. 이들의 접속 수단을 이용하는 경우, 반도체 장치의 조립 공정에서 형성되는 범프나 비드의 직경 및, 이들을 접촉시키는 전극 패드의 한 변의 길이는, 예를 들면 수십㎛ 또는 100㎛ 이상이다. 한편, CuCu 접합을 이용할 때, 반도체 장치의 웨이퍼 공정에서 형성되는 Cu 패드의 한 변의 길이는 수㎛이다. 따라서 수광 소자(1)에서는, 화소(P)마다 마련된 콘택트 전극(19E, 22E)의 크기가, 솔더 범프 등의 1/10 정도로 축소된다. 이에 의해 화소(P)의 크기를 작게 하는 것이 가능해진다.
이하, 상기 실시의 형태의 변형례 및 다른 실시의 형태에 관해 설명하는데, 이후의 설명에서 상기 실시의 형태와 동일 구성 부분에 관해서는 동일 부호를 붙이고 그 설명은 적절히 생략한다.
<변형례 1>
도 15는, 상기 제1의 실시의 형태의 변형례 1에 관한 수광 소자(수광 소자(1A))의 주요부의 단면 구성을 도시한 것이다. 이 수광 소자(1A)는, 매입층(18)이 적층된 제1 매입층(18A) 및 제2 매입층(18B)을 포함하고 있다. 이 점을 제외하고, 수광 소자(1A)는 수광 소자(1)와 같은 구성 및 효과를 갖고 있다.
제1 매입층(18A)은, 주변 영역(R2)에 배치되고, 제2 매입층(18B)보다도 광입사면(S1)측에 마련되어 있다. 구체적으로는 제1 매입층(18A)은, 제2 매입층(18B)과 패시베이션막(16) 사이에 배치되고, 반도체층(10S)의 단면을 덮고 있다.
제2 매입층(18B)은, 소자 영역(R1) 및 주변 영역(R2)에 걸쳐서 마련되어 있다. 소자 영역(R1)의 제2 매입층(18B)은, 배선층(10W)과 반도체층(10S) 사이에 배치되고, 제1 전극(11)의 하면 및 측면과 함께, 반도체층(10S)의 하면(판독 회로 기판(20)과의 대향면)을 덮고 있다. 주변 영역(R2)의 제2 매입층(18B)은, 배선층(10W)과 제1 매입층(18A) 사이에 배치되어 있다. 제1 매입층(18A)의 구성 재료 및 제2 매입층(18B)의 구성 재료는, 같아도 좋고 달라도 좋다. 제1 매입층(18A)의 두께와 제2 매입층(18B)의 두께는 같아도 좋고 달라도 좋다.
절연막(17)은, 소자 영역(R1) 및 주변 영역(R2)에 걸쳐서 개략 동일 평면상에 마련되어 있다. 이 절연막(17)은, 소자 영역(R1)의 반도체층(10S)과 제2 매입층(18B) 사이에 배치됨과 함께, 주변 영역(R2)의 제1 매입층(18A)과 제2 매입층(18B)과의 배치되어 있다.
이와 같은 수광 소자(1A)는, 예를 들면 다음과 같이 하여 제조할 수 있다. 도 16A∼도 19B는, 수광 소자(1A)의 제조 공정을 공정 순서로 도시한 것이다.
우선, 상기 제1의 실시의 형태에서 설명한 것과 마찬가지로 하여 가기판(33)상의 반도체층(10S)을 복수의 칩 형상으로 성형한다(도 8B).
뒤이어, 도 16A에 도시한 바와 같이 가기판(33)의 전면(全面)에 제1 매입층(18A)을 형성한다. 제1 매입층(18A)은, 예를 들면, 가기판(33)의 전면에 반도체층(10S)을 매입하도록, 절연 재료를 성막한 후, 이것을 CMP에 의해 평탄화하여 형성한다. 이에 의해 반도체층(10S)의 주위를 덮는 제1 매입층(18A)이 형성된다. 이때, 반도체층(10S)의 상면이 제1 매입층(18A)부터 노출되어 있어도 좋다.
제1 매입층(18A)을 형성한 후, 도 16B에 도시한 바와 같이 예를 들면, 절연막(17)에 의해 형성한 마스크를 이용하여 반도체층(10S)에 확산 영역(12A)을 형성한다. 절연막(17)은, 제1 매입층(18A)상에 형성된다.
확산 영역(12A)을 형성하기 위한 마스크는, 도 17에 도시한 바와 같이 제1 매입층(18A)에 의해 형성하도록 하여도 좋고 또는, 도 18에 도시한 바와 같이 제1 매입층(18A) 및 절연막(17)에 의해 형성하도록 하여도 좋다.
반도체층(10S)에 확산 영역(12A)을 형성한 후, 도 19A에 도시한 바와 같이 절연막(17)의 개구에 제1 전극(11)을 형성한다.
제1 전극(11)을 형성한 후, 도 19B에 도시한 바와 같이 제1 전극(11)을 덮도록 하여 제1 매입층(18A)상에, 제2 매입층(18B)을 형성한다. 제2 매입층(18B)은, 가기판(33)의 전면에 절연 재료를 성막한 후, 이것을 CMP에 의해 평탄화하여 형성한다. 이 이후의 공정은, 상기 제1의 실시의 형태에서 설명한 것과 마찬가지로 하여(도 14D∼도 14J), 수광 소자(1A)를 완성시킨다.
본 변형례와 같이 매입층(18)을 제1 매입층(18A) 및 제2 매입층(18B)의 적층 구조에 의해 구성하도록 하여도 좋다. 이 경우에도, 상기 제1의 실시의 형태와 동등한 효과를 얻을 수 있다.
<변형례 2>
도 20은, 상기 제1의 실시의 형태의 변형례 2에 관한 수광 소자(수광 소자(1B))의 주요부의 단면 구성을 도시한 것이다. 이 수광 소자(1B)는, 소자 기판(10)의 광입사면(S1)(판독 회로 기판(20)과의 대향면과 반대 면)에 컬러 필터층(41) 및 온 칩 렌즈(집광 렌즈)(42)를 갖고 있다. 이 점을 제외하고, 수광 소자(1B)는 수광 소자(1)와 같은 구성 및 효과를 갖고 있다.
예를 들면, 수광 소자(1B)에서는, 소자 기판(10)의 패시베이션막(16)상에, 평탄화 막(16A)을를 사이에 두고, 컬러 필터층(41) 및 온 칩 렌즈(42)가 이 순서로 마련되어 있다. 컬러 필터층(41)은, IR(Infrared) 필터를 포함하고 있어도 좋다. 컬러 필터층(41)을 마련함에 의해 화소(P)마다 대응하는 파장의 수광 데이터를 얻을 수 있다.
온 칩 렌즈(42)는, 수광 소자(1)에 입사한 광을 광전변환층(13)에 모으기 위한 것이다. 온 칩 렌즈(42)는, 예를 들면 유기 재료 또는 산화실리콘(SiO2) 등에 의해 구성되어 있다. 수광 소자(1B)에서는, 주변 영역(R2)에 매입층(18)이 마련되어 있기 때문에, 소자 기판(10)의 소자 영역(R1)과 주변 영역(R2) 사이의 단차가 작아지고, 또는, 없어져서, 평탄한 광입사면(S1)이 형성된다. 이에 의해 예를 들면 포토 리소그래피 공정을 이용하여 높은 정밀도로 온 칩 렌즈(42)를 형성하는 것이 가능해진다. 예를 들면, 컬러 필터층(41) 및 온 칩 렌즈(42)는, 소자 영역(R1) 내에서 종단(終端)하고 있다. 패시베이션막(16)과 컬러 필터층(41) 사이에 배치된 평탄화 막(16A)은, 예를 들면, 소자 영역(R1)부터 주변 영역(R2)에 걸쳐서 마련되어 있고, 주변 영역(R2) 내에서 종단되어 있다. 컬러 필터층(41), 온 칩 렌즈(42) 및 평탄화 막(16A)은, 각각, 소자 영역(R1) 내, 또는 주변 영역(R2) 내의 어느 위치에서 종단 되어 있어도 좋다.
본 변형례와 같이 소자 기판(10)의 광입사면(S1)에 컬러 필터층(41) 및 온 칩 렌즈(42)를 마련하도록 하여도 좋다. 이 경우에도, 상기 제1의 실시의 형태와 동등한 효과를 얻을 수 있다. 또한, 매입층(18)에 의해 평탄화된 광입사면(S1)에는, 높은 정밀도로 용이하게 온 칩 렌즈(42)를 형성할 수 있다.
<제2의 실시의 형태>
도 21A∼도 21E는, 제2의 실시의 형태에 관한 수광 소자(도 22의 수광 소자(2))의 제조 공정을 공정 순서로 도시한 것이다. 이 수광 소자(2)는, 반도체층(10S)을 보호하기 위한 캡층(도 21A의 캡층(35))을 형성한 후에, 이 캡층을 사이에 두고 반도체층(10S)을 가기판(33)에 접합하여 제조된다. 이 점을 제외하고, 수광 소자(2)는, 수광 소자(1)와 같은 구성을 가지며, 그 작용 및 효과도 마찬가지이다.
수광 소자(2)는, 캡층(35)을 이용하여 예를 들면 다음과 같이 하여 제조할 수 있다.
우선, 도 21A에 도시한 바와 같이 성장 기판(31)상에, 예를 들면, 반도체층(10S) 및 i형의 InGaAs로 이루어지는 캡층(35)을 이 순서로 에피택셜 성장에 의해 형성한다. 반도체층(10S)으로서는, 예를 들면, n형의 InP로 이루어지는 제1 콘택트층(12), i형 또는 n형의 InGaAs로 이루어지는 광전변환층(13) 및 n형의 InP로 이루어지는 제2 콘택트층(14)을 이 순서로 형성한다.
캡층(35)은, 반도체층(10S)과, 반도체층(10S)을 가기판(33)에 접합하기 위한 접착층(B)이 직접적으로 접하는 것을 막기 위한 것이다. 반도체층(10S)에 접착층(B)이 접한 채로, 공정을 진행하면, 반도체층(10S)의 특성이 저하될 우려가 있다. 또는, 가기판(33)부터 반도체층(10S)이 벗겨져 버릴 우려도 있다. 반도체층(10S)이 접착층(B)으로부터 벗겨질 우려도 있다. 반도체층(10S)과 접착층(B) 사이에 캡층(35)을 형성하여 둠에 의해 이와 같은 특성 저하 및 막 벗겨짐 등의 발생을 억제할 수 있다. 캡층(35)은, 반도체층(10S)(보다 구체적으로는 제2 콘택트층(14))상에 에피택셜 성장 가능한 반도체 재료라면 좋고 예를 들면 InGaAs 또는 InAsSb 등을 사용할 수 있다.
반도체층(10S)상에 캡층(35)을 형성한 후, 캡층(35)상에, 예를 들면 산화실리콘(SiO2)을 포함하는 접착층(B)을 성막한다.
계속해서, 도 21B에 도시한 바와 같이 이 접착층(B)을 사이에 두고, 성장 기판(31)을 대구경의 가기판(33)에 접합한다. 이때, 접착층(B)과 제2 콘택트층(14) 사이에 캡층(35)이 개재한다. 접착층(B)으로는 예를 들면 테트라에톡시실란(TEOS) 및 산화실리콘(SiO2) 등을 사용할 수 있다.
다음에, 상기 제1의 실시의 형태에서 설명한 것과 마찬가지로 하여 성장 기판(31)의 제거, 반도체층(10S)의 성형, 순물 확산에 의한 확산 영역(12A)의 형성, 제1 전극(11)의 형성 및 매입층(18)의 형성을 이 순서로 행한다(도 8A∼도 14C 참조). 이 후, 도 21C에 도시한 바와 같이 매입층(18)상에 배선층(10W)을 형성한다. 본 실시의 형태에서는, 수광 소자(1)와 마찬가지로, 반도체층(10S)과 가기판(33)의 단차를 메우는 매입층(18)이 형성되기 때문에, 이들의 단차에 기인한 제조 공정의 부적합함의 발생이 억제된다. 또한, 성장 기판(31)의 제거, 확산 영역(12A)의 형성 및 배선층(10W)의 형성 등의 공정에서, 접착층(B)과 제2 콘택트층(14) 사이에 캡층(35)이 개재하고 있기 때문에, 반도체층(10S)의 특성 저하 및 막 벗겨짐 등의 발생을 억제할 수 있다.
배선층(10W)을 형성한 후, 상기 제1의 실시의 형태에서 설명한 것과 마찬가지로 하여 배선층(10W)을 사이에 두고 가기판(33)을 판독 회로 기판(20)에 붙여맞춘다(도 21D).
다음에, 도 21E에 도시한 바와 같이 가기판(33), 접착층(B) 및 캡층(35)을 이 순서로 제거하여 제2 콘택트층(14)을 노출시킨다. 가기판(33)의 제거는, 상기 제1의 실시의 형태로 설명한 것과 마찬가지로 행한다. 접착층(B) 및 캡층(35)은, 예를 들면 웨트 에칭에 의해 제거할 수 있다. 접착층(B)의 웨트 에칭에는, 예를 들면 HF(Hydrogen Fluoride) 또는 BHF(Buffered Hydrogen Fluoride) 등을 사용할 수 있다. 캡층(35)의 웨트 에칭에는, 예를 들면, 산 및 산화제의 혼합액을 사용할 수 있다. 산으로서는, 예를 들면, HF, 염산(HCl) 또는 인산(H3PO4) 등을 사용할 수 있고, 산화제로서는, 예를 들면, 과산화수소수 또는 오존수 등을 사용할 수 있다. 접착층(B) 및 캡층(35)을 드라이 에칭에 의해 제거하는 것도 가능하지만, 웨트 에칭에 의해 제거하는 것이 바람직하다(후술).
도 23A는 도 21E에 도시한 부분(R)을 확대하여 도시한 한 예이다. 접착층(B) 및 캡층(35)을 제거하는 영역은, 예를 들면, 평면시로 반도체층(10S)의 면적보다도 작게 한다. 이에 의해 반도체층(10S)의 광입사면(S1)측(판독 회로 기판(20)과의 대향면과 반대면)의 주연(周緣), 보다 구체적으로는 제2 콘택트층(14)의 단부상에 캡층(35) 및 접착층(B)이 잔존하다. 또한, 캡층(35)은, 접착층(B)에 대해 패여져 있어도 좋고 또는, 돌출하고 있어도 좋다.
캡층(35)을 제거한 후의 공정은, 상기 제1의 실시의 형태에서 설명한 것과 마찬가지로 하여(도 14H∼도 14J 참조), 수광 소자(2)를 완성시킨다.
도 22는, 이와 같이 하여 제조한 수광 소자(2)의 주요부의 단면 구성의 한 예를 도시하고 있다.
도 23B는 도 22에 도시한 부분(R)을 확대하여 도시한 한 예이다. 이와 같이 캡층(35) 및 접착층(B)이 잔존한 상태에서, 제2 전극(15) 및 패시베이션막(16)이 형성되어도 좋다. 이때, 제2 전극(15)은, 제2 콘택트층(14)에 접함과 함께, 캡층(35) 및 접착층(B)에 접한다. 매입층(18)은, 캡층(35) 및 접착층(B)의 두께만큼, 반도체층(10S)보다도 광입사면(S1)(판독 회로 기판(20)과 반대)측으로 돌출하고 있다.
접착층(B) 및 캡층(35)을 제거함에 의해 형성된 개구, 즉, 제2 콘택트층(14)을 노출시키는 개구는, 도 23C에 도시한 바와 같이 테이퍼 형상을 갖고 있는 것이 바람직하다. 이와 같은 테이퍼 형상의 개구에, 제2 전극(15)을 형성함에 의해 제2 전극(15)의 적용 범위가 향상한다. 예를 들면, 웨트 에칭을 이용하여 접착층(B) 및 캡층(35)을 제거함에 의해 테이퍼 형상의 개구가 형성된다. 이 때문에, 접착층(B) 및 캡층(35)은, 웨트 에칭에 의해 제거하는 것이 바람직하다.
도 24A는 도 21E에 도시한 부분(R), 도 24B는 도 22에 도시한 부분(R)을 각각 확대하여 도시한 다른 예이다. 이와 같이 접착층(B) 및 캡층(35)을 제거하는 영역을, 예를 들면, 평면시로 반도체층(10S)의 면적과 같게 하여도 좋다. 이에 의해 제2 콘택트층(14)의 단부상의 캡층(35)이 제거된다. 이와 같이 하여 형성된 수광 소자(2)에는, 제2 콘택트층(14)의 상면(광입사면(S1)측의 면)과 접착층(B)의 하면(판독 회로 기판(20)측의 면)과의 위치가 어긋나고, 이들의 사이에 캡층(35)에 기인한 단차가 형성된다. 또한, 제2 전극(15)은, 제2 콘택트층(14)에 접함과 함께, 접착층(B)에 접한다.
접착층(B) 및 캡층(35)을 제거함에 의해 형성되는 개구, 즉, 제2 콘택트층(14)을 노출시키는 개구는, 도 24C에 도시한 바와 같이 테이퍼 형상을 갖고 있는 것이 바람직하다.
도 25A는 도 21E에 도시한 부분(R), 도 25B는 도 22에 도시한 부분(R)을 각각 확대하여 도시한 그 밖의 예이다. 이와 같이 접착층(B) 및 캡층(35)을 제거하는 영역을, 예를 들면, 평면시로 반도체층(10S)의 면적보다도 크게 하여도 좋다. 이에 의해 제2 콘택트층(14)의 단부상의 캡층(35)이 제거된다. 이와 같이 하여 형성된 수광 소자(2)에는, 반도체층(10S)의 단면과 매입층(18) 사이에 에칭에 기인한 오목부(18R)가 형성된다. 또한, 제2 전극(15)은, 제2 콘택트층(14)에 접함과 함께, 오목부(18R)를 메우고, 또한, 접착층(B)에 접한다.
접착층(B) 및 캡층(35)을 제거함에 의해 형성되는 개구, 즉, 제2 콘택트층(14)을 노출시키는 개구는, 도 25C에 도시한 바와 같이 테이퍼 형상을 갖고 있는 것이 바람직하다.
도 25D에 도시한 바와 같이 접착층(B) 및 캡층(35)을 제거하는 영역을 더욱 크게 하여 캡층(35)과 함께 접착층(B)을 제거하도록 하여도 좋다.
이와 같은 방법으로 형성한 수광 소자(2)도, 상기 수광 소자(1)에서 설명한 것과 마찬가지로, 매입층(18)을 형성하기 때문에, 반도체층(10S)과 가기판(33)의 단차에 기인한 제조 공정의 부적합함의 발생을 억제할 수 있다. 또한, 캡층(35)을 형성하기 때문에, 반도체층(10S)(제2 콘택트층(14))과 접착층(B)과의 접촉을 막을 수 있다.
수광 소자(2)에는, 제2 콘택트층(14)의 단부상에 캡층(35)이 잔존하고 있어도 좋게(도 23A∼도 23C), 캡층(35)이 완전히 제거되어 있어도 좋다. 캡층(35)이 완전히 제거된 수광 소자(2)에는, 예를 들면, 제2 콘택트층(14)의 상면과 접착층(B)의 하면과의 단차(도 24A∼도 24C) 또는, 반도체층(10S)의 단면과 매입층(18) 사이의 오목부(18R)(도 25A∼도 25D)가 마련되어 있다. 수광 소자(2)에서는, 매입층(18)이 캡층(35) 및 접착층(B)의 두께만큼, 반도체층(10S)보다도 광입사면(S1)측으로 돌출하고 있다.
<제3의 실시의 형태>
도 26은, 제3의 실시의 형태에 관한 수광 소자(수광 소자(3))의 단면 구성을 모식적으로 도시한 것이다. 이 수광 소자(3)는, 화합물 반도체 재료를 포함하는 소자 기판(10)과 실리콘(Si)을 포함하는 반도체층(반도체층(51S), 제2 반도체층)과의 적층 구조를 갖고 있다. 이 점을 제외하고, 수광 소자(3)는, 수광 소자(1)와 같은 구성을 가지며, 그 작용 및 효과도 마찬가지이다.
수광 소자(3)는, 소자 기판(10)의 광입사면(S1)에, 반도체층(51S)에 전기적으로 접속된 배선층(51W), 반도체층(51S), 컬러 필터층(41) 및 온 칩 렌즈를 이 순서로 갖고 있다.
반도체층(51S)에는, 화소(P)마다 pn 접합을 갖는 포토 다이오드(PD)가 마련되어 있다. 배선층(51W)은 복수의 배선을 포함하고 있고, 예를 들면 포토 다이오드(PD)에서 생성한 신호 전하가, 이 배선층(51W)에 의해 화소(P)마다 판독 회로 기판(20)으로 이동하게 되어 있다.
수광 소자(3)에서는, 예를 들면, 가시 영역 및 적외 영역의 파장의 광의 광전변환이 이루어진다. 예를 들면, 가시 영역의 파장의 광은, 온 칩 렌즈(42) 및 컬러 필터층(41)을 통하여 반도체층(51S)에 입사하고, 포토 다이오드(PD)에서 광전변환된다. 한편, 적외 영역의 파장의 광은, 반도체층(51S)을 투과하여 소자 기판(10)의 광전변환층(13)에서 광전변환된다. 포토 다이오드(PD)에서 발생한 신호 전하 및 광전변환층(13)에서 발생한 신호 전하는, 판독 회로 기판(20)에서 판독된다.
본 실시의 형태의 수광 소자(3)도, 상기 수광 소자(1, 2)에서 설명한 것과 마찬가지로, 매입층(18)을 형성하기 때문에, 반도체층(10S)과 가기판(33)의 단차에 기인한 제조 공정의 부적합함의 발생을 억제할 수 있다. 또한, 소자 기판(10)에 반도체층(51S)이 적층되어 있기 때문에, 하나의 화소(P)에서, 가시 영역 및 적외 영역의 파장의 광을 광전변환할 수 있다. 따라서, 하나의 화소(P)로부터 취득 가능한 정보량을 늘리는 것이 가능해진다.
<적용례 1>
상기 실시의 형태 등에서 설명한 수광 소자(1)(또는, 수광 소자(1A, 1B, 2, 3), 이하, 통합하여 수광 소자(1)라고 한다)는, 예를 들면, 촬상 소자에 적용된다. 이 촬상 소자는, 예를 들면 적외선 이미지 센서이다.
<적용례 2>
상술한 촬상 소자는, 예를 들면 적외 영역을 촬상 가능한 카메라 등, 다양한 타입의 전자 기기에 적용할 수 있다. 도 27에, 그 한 예로서, 전자 기기(5)(카메라)의 개략 구성을 도시한다. 이 전자 기기(5)는, 예를 들면 정지화 또는 동화를 촬영 가능한 카메라이고, 수광 소자(1)에 의해 구성된 촬상 소자(4)와, 광학계(광학 렌즈(310))와, 셔터 장치(311)와, 촬상 소자(4) 및 셔터 장치(311)을 구동하는 구동부(313)와, 신호 처리부(312)를 갖는다.
광학계(310)는, 피사체로부터의 상광(입사광)을 촬상 소자(4)에 유도하는 것이다. 이 광학계(310)는, 복수의 광학 렌즈로 구성되어 있어도 좋다. 셔터 장치(311)는, 촬상 소자(4)에의 광조사 기간 및 차광 기간을 제어하는 것이다. 구동부(313)는, 촬상 소자(4)의 전송 동작 및 셔터 장치(311)의 셔터 동작을 제어하는 것이다. 신호 처리부(312)는, 촬상 소자(4)로부터 출력된 신호에 대해, 각종의 신호 처리를 행하는 것이다. 신호 처리 후의 영상 신호(Dout)는, 메모리 등의 기억 매체에 기억되든지, 또는, 모니터 등에 출력된다.
또한, 본 실시의 형태 등에서 설명한 수광 소자(1)는, 하기 전자 기기(캡슐 내시경 및 차량 등의 이동체)에도 적용하는 것이 가능하다.
<응용례 1(내시경 수술 시스템)>
본 개시에 관한 기술은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 내시경 수술 시스템에 적용되어도 좋다.
도 28은, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면이다.
도 28에서는, 시술자(의사)(11131)가, 내시경 수술 시스템(11000)을 이용하여 환자 베드(11133)상의 환자(11132)에게 수술을 행하고 있는 양상이 도시되어 있다. 도시하는 바와 같이 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의, 그 밖의 시술구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경하 수술을 위한 각종의 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단부터 소정 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속된 카메라 헤드(11102)로 구성된다. 도시한 예에서는, 경성의 경통(11101)을 갖는 이른바 경성경으로서 구성된 내시경(11100)을 도시하고 있지만, 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 좋다.
경통(11101)의 선단에는, 대물 렌즈가 감입된 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 당해 광원 장치(11203)에 의해 생성된 광이 경통(11101)의 내부에 연설되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되고, 대물 렌즈를 통하여 환자(11132)의 체강 내의 관찰 대상을 향하여 조사된다. 또한, 내시경(11100)은, 직시경이라도 좋고 사시경 또는 측시경이라도 좋다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전변환되고, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대등하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU : Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대해, 예를 들면 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 의거한 화상을 표시하기 위한 각종의 화상 처리를 시행한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해 당해 CCU(11201)에 의해 화상 처리가 시행된 화상 신호에 의거한 화상을 표시한다.
광원 장치(11203)는, 예를 들면 LED(light emitting diode) 등의 광원으로 구성되고, 시술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통하여 내시경 수술 시스템(11000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수가 있다. 예를 들면, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작(燒灼), 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 시술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 팽창시키기 위해, 기복 튜브(11111)를 통하여 당해 체강 내에 가스를 보낸다. 레코더(11207)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)으로 시술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들면 LED, 레이저광원 또는 이들의 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에서 촬상 화상의 화이트 밸런스의 조정을 행할 수가 있다. 또한, 이 경우에는, RGB 레이저광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어함에 의해 RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 좋다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함에 의해 이른바 흑바램 및 백바램이 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수광 관찰에 대응한 소정 파장 대역의 광을 공급 가능하게 구성되어도 좋다. 특수광 관찰에서는, 예를 들면, 체조직에서의 광의 흡수의 파장 의존성을 이용하여 통상의 관찰시에 있어서의 조사광(즉, 백색광)에 비하여 협대역의 광을 조사함에 의해 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 이른바 협대역 광관찰(Narrow Band Imaging)이 행하여진다. 또는, 특수광 관찰에서는, 여기광을 조사함에 의해 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행하여져도 좋다. 형광 관찰에서는, 체조직에 여기광을 조사하고 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도시아닌그린(ICG) 등의 시약을 체조직에 국주함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등을 행할 수가 있다. 광원 장치(11203)는, 이와 같은 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 29는, 도 28에 나타내는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 한 예를 도시하는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 마련된 광학계이다. 경통(11101)의 선단부터 받아들여진 관찰광은, 카메라 헤드(11102)까지 도광되고, 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)를 구성하는 촬상 소자는, 하나(이른바 단판식)라도 좋고 복수(이른바 다판식)라도 좋다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들면 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 그들이 합성됨에 의해 컬러 화상이 얻어져도 좋다. 또는, 촬상부(11402)는, 3D(dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성되어도 좋다. 3D 표시가 행하여짐에 의해 시술자(11131)는 시술부에서의 생체조직의 깊이를 보다 정확하게 파악하는 것이 가능해진다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 마련되지 않아도 좋다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈의 직후에 마련되어도 좋다.
구동부(11403)는, 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)로부터의 제어에 의해 렌즈 유닛(11401)의 줌렌즈 및 포커스 렌즈를 광축에 따라 소정의 거리만큼 이동시킨다. 이에 의해 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통하여 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하고, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상시의 노출치를 지정하는 취지의 정보 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기한 프레임 레이트나 노출치, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 좋고 취득된 화상 신호에 의거하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 좋다. 후자인 경우에는, 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통하여 수신한 CCU(11201)로부터의 제어 신호에 의거하여 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통하여 송신된 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대해, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대해 각종의 화상 처리를 시행한다.
제어부(11413)는, 내시경(11100)에 의한 시술부 등의 촬상 및, 시술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 시행된 화상 신호에 의거하여 시술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 촬상 화상 내에서의 각종의 물체를 인식하여도 좋다. 예를 들면, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함에 의해 겸자(鉗子) 등의 시술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 이용시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때에, 그 인식 결과를 이용하여 각종의 수술 지원 정보를 당해 시술부의 화상에 중첩 표시시켜도 좋다. 수술 지원 정보가 중첩 표시되고, 시술자(11131)에게 제시됨에 의해 시술자(11131)의 부담을 경감하는 것이나, 시술자(11131)가 확실하게 수술을 진행하는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광파이버, 또는 이들의 복합 케이블이다.
여기서, 나타낸 예에서는, 전송 케이블(11400)을 이용하여 유선으로 통신이 행하여지고 있지만, 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 행하여져도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(11402)에 적용될 수 있다. 촬상부(11402)에 본 개시에 관한 기술을 적용함에 의해 보다 선명한 시술부 화상을 얻을 수 있기 때문에, 시술자가 시술부를 확실하게 확인하는 것이 가능해진다.
또한, 여기서는, 한 예로서 내시경 수술 시스템에 관해 설명하였지만, 본 개시에 관한 기술은, 그 밖에, 예를 들면, 현미경 수술 시스템 등에 적용되어도 좋다.
<응용례 2(이동체)>
본 개시에 관한 기술은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 30은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)을 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 30에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서 마이크로 컴퓨터(12051), 음성 화상 출력부(12052) 및 차량탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커, 포그램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들의 전파 또는 신호의 입력을 접수하여 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 좋다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 거리측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광한 광은, 가시광이도 좋고 적외선 등의 비가시광이 좋다.
차내 정보 검출 유닛(12040)는, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 의거하여 운전자의 피로 정도 또는 집중 정도를 산출하여도 좋고 운전자가 앉아서 졸고 있지 않는지를 판별하여도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)로 취득된 차내외의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득된 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득된 차외의 정보에 의거하여 바디계 제어 유닛(12030)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 30의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 31은, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 31에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실내의 프론트유리의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실내의 프론트유리의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프론트유리의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 31에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 겹쳐짐에 의해 차량(12100)을 상방에서 본 부감(俯瞰) 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와 내차와의 사이에 미리 확보하여야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를 2륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황인 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 이용하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행하여진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어하여도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함에 의해 보다 보기 쉬운 촬영 화상을 얻을 수 있기 때문에, 드라이버의 피로를 경감하는 것이 가능해진다.
또한, 본 실시의 형태 등에서 설명한 수광 소자(1)는, 감시 카메라, 생체 인증 시스템 및 서모그래피 등의 전자 기기에도 적용하는 것이 가능하다. 감시 카메라는, 예를 들면 나이트 비전 시스템(암시)의 것이다. 수광 소자(1)를 감시 카메라에 적용함에 의해 야간의 보행자 및 동물 등을 멀리에서 인식하는 것이 가능해진다. 또한, 수광 소자(1)를 차량탑재 카메라로서 적용하면, 헤드라이트나 날씨의 영향을 받기 어렵다. 예를 들면, 연기 및 안개 등의 영향을 받지 않고서, 촬영 화상을 얻을 수 있다. 또한, 물체의 형상의 인식도 가능해진다. 또한, 서모그래피에서는, 비접촉 온도 측정이 가능해진다. 서모그래피에서는, 온도 분포나 발열도 검출 가능하다. 더하여 수광 소자(1)는, 불꽃, 수분 또는 가스 등을 검지하는 전자 기기에도 적용 가능하다.
이상, 실시의 형태 및 적용례를 들어 설명하였지만, 본 개시 내용은 상기 실시의 형태 등으로 한정되는 것이 아니고, 여러가지 변형이 가능하다. 예를 들면, 상기 실시의 형태에서 설명한 수광 소자의 층구성은 한 예이고, 또 다른 층을 구비하고 있어도 좋다. 또한, 각 층의 재료나 두께도 한 예이고, 상술한 것으로 한정되는 것이 아니다. 예를 들면, 상기 실시의 형태 등에서는, 제1 콘택트층(12), 광전변환층(13) 및 제2 콘택트층(14)에 의해 반도체층(10S)을 구성하는 경우에 관해 설명하였지만, 반도체층(10S)은 광전변환층(13)을 포함하고 있으면 된다. 예를 들면, 제1 콘택트층(12) 및 제2 콘택트층(14)을 마련하지 않아도 좋고 또는, 다른 층을 포함하고 있어도 좋다.
또한, 상기 실시의 형태 등에서는, 편의상, 신호 전하가 정공인 경우에 관해 설명하였지만, 신호 전하는 전자라도 좋다. 예를 들면, 확산 영역이 n형의 불순물을 포함하고 있어도 좋다.
가하고, 상기 실시의 형태 등에서는, 본 기술의 반도체 소자의 한 구체례의 수광 소자를 설명하였지만, 본 기술의 반도체 소자는 수광 소자 이외라도 좋다. 예를 들면, 본 기술의 반도체 소자는, 발광 소자라도 좋다.
또한, 상기 실시의 형태 등에서 설명한 효과는 한 예이고, 다른 효과라도 좋고 또 다른 효과를 포함하고 있어도 좋다.
또한, 본 개시는, 이하와 같은 구성이라도 좋다.
(1) 배선층과 화합물 반도체 재료를 포함하는 제1 반도체층이 적층하여 마련된 소자 영역 및 상기 소자 영역의 외측의 주변 영역을 갖는 소자 기판과,
상기 배선층을 사이에 두고 상기 제1 반도체층에 대향하고, 상기 배선층을 통하여 상기 제1 반도체층에 전기적으로 접속된 판독 회로 기판을 구비하고,
상기 소자 기판의 상기 주변 영역은, 상기 판독 회로 기판과의 접합면을 갖는 반도체 소자.
(2) 상기 소자 기판의 상기 소자 영역은, 상기 주변 영역의 상기 접합면과 동일 평면상에서, 상기 판독 회로 기판에 접합되어 있는 상기 (1)에 기재된 반도체 소자.
(3) 상기 소자 기판은, 또한, 상기 주변 영역에 상기 제1 반도체층을 둘러싸는 매입층을 갖는 상기 (1) 또는 (2)에 기재된 반도체 소자.
(4) 또한, 상기 배선층에 마련됨과 함께, 상기 제1 반도체층에 전기적으로 접속된 제1 전극과,
상기 제1 반도체층을 사이에 두고 상기 제1 전극에 대향하는 제2 전극을 갖는 상기 (3)에 기재된 반도체 소자.
(5) 상기 소자 기판은, 또한, 상기 매입층에, 상기 제2 전극과 상기 판독 회로 기판을 전기적으로 접속하기 위한 관통구멍을 갖는 상기 (4)에 기재된 반도체 소자.
(6) 상기 매입층은, 상기 제1 반도체층보다도 상기 판독 회로 기판과 반대측으로 돌출하고 있는 상기 (3) 내지 (5) 중 어느 하나에 기재된 반도체 소자.
(7) 상기 제1 반도체층과 상기 매입층 사이에 오목부가 마련되어 있는 상기 (3) 내지 (6) 중 어느 하나에 기재된 반도체 소자.
(8) 상기 매입층은, 상기 제1 반도체층의 두께 방향에 걸쳐서 마련되어 있는 상기 (3) 내지 (7)의 중 어느 하나에 기재된 반도체 소자.
(9) 상기 소자 기판은, 또한, 상기 제1 반도체층의 상기 판독 회로 기판과의 대향면과는 반대면의 주연에 캡층을 갖는 상기 (1) 내지 (8) 중 어느 하나에 기재된 반도체 소자.
(10) 상기 배선층은, 상기 주변 영역에도 마련되어 있는 상기 (1) 내지 (9)의 중 어느 하나에 기재된 반도체 소자.
(11) 상기 화합물 반도체 재료는, 적외 영역의 파장의 광을 흡수하는 상기 (1) 내지 (10)의 중 어느 하나에 기재된 반도체 소자.
(12) 상기 화합물 반도체 재료는, InGaAs, InAsSb, InAs, InSb 및 HgCdTe 중의 어느 하나인 상기 (1) 내지 (11) 중 어느 하나에 기재된 반도체 소자.
(13) 또한, 상기 제1 반도체층의 상기 판독 회로 기판과의 대향면과는 반대면측에, 온 칩 렌즈를 갖는 상기 (1) 내지 (12)의 중 어느 하나에 기재된 반도체 소자.
(14) 또한, 상기 소자 기판에 적층하여 마련됨과 함께, 포토 다이오드를 포함하는 제2 반도체층을 갖는 상기 (1) 내지 (13)의 중 어느 하나에 기재된 반도체 소자.
(15) 화합물 반도체 재료를 포함하는 반도체층을 형성하고, 상기 반도체층을 가기판에 접합하고,
상기 반도체층과 상기 가기판의 단차를 메우는 매입층을 형성하고,
상기 반도체층의 상기 가기판과의 접합면과 반대면에 배선층을 형성하고,
상기 배선층을 사이에 두고 상기 반도체층에 판독 회로 기판을 대향시켜, 상기 배선층을 통하여 상기 반도체층과 상기 판독 회로 기판을 전기적으로 접속하는 반도체 소자의 제조 방법.
(16) 상기 반도체층을 상기 가기판에 접합한 후에, 상기 반도체층의 에칭을 행하는 상기 (15)에 기재된 반도체 소자의 제조 방법.
(17) 상기 반도체층에 캡층을 적층한 후, 상기 캡층을 사이에 두고, 상기 반도체층을 상기 가기판에 접합하는 상기 (15) 또는 (16)에 기재된 반도체 소자의 제조 방법.
(18) 상기 캡층과 상기 가기판의 사이의 접착층에 의해 상기 반도체층을 상기 가기판에 접합하는 상기 (17)에 기재된 반도체 소자의 제조 방법.
(19) 복수의 상기 반도체층을 서로 이간하여 상기 가기판에 접합하는 상기 (15) 내지 (18)의 중 어느 하나에 기재된 반도체 소자의 제조 방법.
(20) 배선층과 화합물 반도체 재료를 포함하는 반도체층이 적층하여 마련된 소자 영역 및 상기 소자 영역의 외측의 주변 영역을 갖는 소자 기판과,
상기 배선층을 사이에 두고 상기 반도체층에 대향하고, 상기 배선층을 통하여 상기 반도체층에 전기적으로 접속된 판독 회로 기판을 구비하고,
상기 소자 기판의 상기 주변 영역은, 상기 판독 회로 기판과의 접합면을 갖는 반도체 소자를 갖는 전자 기기.
본 출원은, 일본 특허청에서 2017년 4월 19일에 출원된 일본 특허출원 번호 제2017-82562호 및 2018년 3월 8일에 출원된 국제 출원 제PCT/JP2018/009038호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여 여러가지의 수정, 콤비네이션, 서브콤비네이션 및 변경을 상도할 수 있는데, 그것들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

Claims (14)

  1. 화합물 반도체 재료를 포함하는 제1 반도체층 및 제1 배선층을 갖는 소자 영역, 및 상기 소자 영역의 외측의 주변 영역을 갖는 제1 기판과,
    판독 회로를 포함하는 제2 반도체층 및 제2 배선층을 가지며, 상기 제1 배선층과 상기 제2 배선층이 대향하도록 적층되며, 상기 제1 기판과 전기적으로 접속된 제2 기판을 구비하고,
    상기 제1 기판은 상기 제1 반도체층의 주위를 덮도록 상기 소자 영역 및 상기 주변 영역에 걸쳐서 마련된 매입층을 갖는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 기판의 상기 소자 영역은, 상기 주변 영역의 상기 접합면과 동일 평면상에서 상기 제2 기판에 접합되어 있는 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서,
    또한, 상기 배선층에 마련됨과 함께, 상기 제1 반도체층에 전기적으로 접속된 제1 전극과,
    상기 제1 반도체층을 사이로 하여 상기 제1 전극에 대향하는 제2 전극을 갖는 것을 특징으로 하는 반도체 소자.
  4. 제2항에 있어서,
    상기 제1 기판은 또한, 상기 매입층에 상기 제2 전극과 상기 제2 기판을 전기적으로 접속하기 위한 관통구멍을 갖는 것을 특징으로 하는 반도체 소자.
  5. 제1항에 있어서,
    상기 매입층은, 상기 제1 반도체층보다도 상기 제2 기판과 반대측에 돌출하고 있는 것을 특징으로 하는 반도체 소자.
  6. 제1항에 있어서,
    상기 제1 반도체층과 상기 매입층 사이에 오목부가 마련되어 있는 것을 특징으로 하는 반도체 소자.
  7. 제1항에 있어서,
    상기 매입층은, 상기 제1 반도체층의 두께 방향에 걸쳐서 마련되어 있는 것을 특징으로 하는 반도체 소자.
  8. 제1항에 있어서,
    상기 제1 기판은 또한, 상기 제1 반도체층의 상기 제2 기판과의 대향면과는 반대면의 주연에 캡층을 갖는 것을 특징으로 하는 반도체 소자.
  9. 제1항에 있어서,
    상기 배선층은, 상기 주변 영역에도 마련되어 있는 것을 특징으로 하는 반도체 소자.
  10. 제1항에 있어서,
    상기 화합물 반도체 재료는, 적외 영역의 파장의 광을 흡수하는 것을 특징으로 하는 반도체 소자.
  11. 제1항에 있어서,
    상기 화합물 반도체 재료는, InGaAs, InAsSb, InAs, InSb 및 HgCdTe 중 어느 하나인 것을 특징으로 하는 반도체 소자.
  12. 제1항에 있어서,
    또한, 상기 제1 반도체층의 상기 제2 기판과의 대향면과는 반대면측에 온 칩 렌즈를 갖는 것을 특징으로 하는 반도체 소자.
  13. 제1항에 있어서,
    또한, 상기 제1 기판에 적층하여 마련됨과 함께, 포토 다이오드를 포함하는 제2 반도체층을 갖는 것을 특징으로 하는 반도체 소자.
  14. 화합물 반도체 재료를 포함하는 제1 반도체층 및 제1 배선층을 갖는 소자 영역, 및 상기 소자 영역의 외측의 주변 영역을 갖는 제1 기판과,
    판독 회로를 포함하는 제2 반도체층 및 제2 배선층을 가지며, 상기 제1 배선층과 상기 제2 배선층이 대향하도록 적층되며, 상기 제1 기판과 전기적으로 접속된 제2 기판을 구비하고,
    상기 제1 기판은 상기 제1 반도체층의 주위를 덮도록 상기 소자 영역 및 상기 주변 영역에 걸쳐서 마련된 매입층을 갖는 반도체 소자를 구비하는 것을 특징으로 하는 전자 기기.
KR1020247000616A 2017-04-19 2018-04-16 반도체 소자 및 그 제조 방법 및 전자 기기 KR20240010533A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2017-082562 2017-04-19
JP2017082562 2017-04-19
PCT/JP2018/009038 WO2018193747A1 (en) 2017-04-19 2018-03-08 Semiconductor device, method of manufacturing the same, and electronic apparatus
JPPCT/JP2018/009038 2018-03-08
PCT/JP2018/015730 WO2018194030A1 (ja) 2017-04-19 2018-04-16 半導体素子およびその製造方法、並びに電子機器
KR1020197027107A KR102625900B1 (ko) 2017-04-19 2018-04-16 반도체 소자 및 그 제조 방법 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027107A Division KR102625900B1 (ko) 2017-04-19 2018-04-16 반도체 소자 및 그 제조 방법 및 전자 기기

Publications (1)

Publication Number Publication Date
KR20240010533A true KR20240010533A (ko) 2024-01-23

Family

ID=61768373

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020247000616A KR20240010533A (ko) 2017-04-19 2018-04-16 반도체 소자 및 그 제조 방법 및 전자 기기
KR1020197027107A KR102625900B1 (ko) 2017-04-19 2018-04-16 반도체 소자 및 그 제조 방법 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197027107A KR102625900B1 (ko) 2017-04-19 2018-04-16 반도체 소자 및 그 제조 방법 및 전자 기기

Country Status (7)

Country Link
US (1) US10991745B2 (ko)
EP (2) EP3614434B1 (ko)
JP (2) JP7211935B2 (ko)
KR (2) KR20240010533A (ko)
CN (1) CN110520997B (ko)
TW (1) TWI758434B (ko)
WO (2) WO2018193747A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020059495A1 (ja) * 2018-09-19 2021-09-24 ソニーセミコンダクタソリューションズ株式会社 撮像素子、半導体素子および電子機器
TW202101732A (zh) * 2018-12-27 2021-01-01 日商索尼半導體解決方案公司 半導體元件
WO2020209010A1 (ja) * 2019-04-09 2020-10-15 信越半導体株式会社 電子デバイスの製造方法
JP7391574B2 (ja) * 2019-08-29 2023-12-05 キヤノン株式会社 半導体装置の製造方法および半導体装置
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
JP2021089978A (ja) * 2019-12-04 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 半導体素子および電子機器
JP2021089979A (ja) * 2019-12-04 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 半導体素子および電子機器
JPWO2021140920A1 (ko) * 2020-01-08 2021-07-15
CN111371977A (zh) * 2020-03-17 2020-07-03 Oppo广东移动通信有限公司 电子装置及其摄像头模组
US11373657B2 (en) * 2020-05-01 2022-06-28 Raytheon Applied Signal Technology, Inc. System and method for speaker identification in audio data
US11315545B2 (en) 2020-07-09 2022-04-26 Raytheon Applied Signal Technology, Inc. System and method for language identification in audio data
US12020697B2 (en) 2020-07-15 2024-06-25 Raytheon Applied Signal Technology, Inc. Systems and methods for fast filtering of audio keyword search
US20240038814A1 (en) * 2020-12-28 2024-02-01 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of manufacturing the same, and electronic device
JP2022107339A (ja) * 2021-01-08 2022-07-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11894477B2 (en) * 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014521216A (ja) 2011-07-11 2014-08-25 ニュー イメージング テクノロジーズ ＩｎＧａＡｓフォトダイオード・アレイ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347475A (ja) * 2004-06-02 2005-12-15 Fuji Photo Film Co Ltd 固体撮像素子、及び固体撮像システム
JP2005347599A (ja) * 2004-06-04 2005-12-15 Fuji Photo Film Co Ltd カラー受光素子、及び撮像素子
WO2008093834A1 (ja) * 2007-02-02 2008-08-07 Rohm Co., Ltd. 固体撮像装置およびその製造方法
JP2010050417A (ja) * 2008-08-25 2010-03-04 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法および検出装置
JP5417850B2 (ja) * 2009-01-05 2014-02-19 住友電気工業株式会社 検出装置およびその製造方法
JP2011100892A (ja) * 2009-11-06 2011-05-19 Sumitomo Electric Ind Ltd 電子機器、複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法
JP5532870B2 (ja) * 2009-12-01 2014-06-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2012174937A (ja) 2011-02-22 2012-09-10 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハの貼り合わせ方法及び電子機器
JP2013214616A (ja) * 2012-04-02 2013-10-17 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014060380A (ja) * 2012-06-14 2014-04-03 Rohm Co Ltd 光電変換装置
US8878325B2 (en) * 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme
JP2014232761A (ja) * 2013-05-28 2014-12-11 キヤノン株式会社 固体撮像装置
JP2015088691A (ja) 2013-11-01 2015-05-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP5915636B2 (ja) * 2013-12-18 2016-05-11 ソニー株式会社 半導体装置とその製造方法
JP2015119154A (ja) * 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP6541313B2 (ja) * 2014-07-31 2019-07-10 キヤノン株式会社 光電変換装置、及び撮像システム
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP6700720B2 (ja) 2015-10-30 2020-05-27 株式会社Ｌｉｘｉｌ 建材、壁構造及び壁紙施工方法
JP6903896B2 (ja) * 2016-01-13 2021-07-14 ソニーグループ株式会社 受光素子の製造方法
CN111433914A (zh) * 2017-12-28 2020-07-17 索尼半导体解决方案公司 受光元件和电子装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014521216A (ja) 2011-07-11 2014-08-25 ニュー イメージング テクノロジーズ ＩｎＧａＡｓフォトダイオード・アレイ

Also Published As

Publication number Publication date
CN110520997A (zh) 2019-11-29
JP7211935B2 (ja) 2023-01-24
TW201842659A (zh) 2018-12-01
CN110520997B (zh) 2024-05-14
JPWO2018194030A1 (ja) 2020-05-14
EP3614434B1 (en) 2023-11-22
WO2018194030A1 (ja) 2018-10-25
EP3614434A4 (en) 2020-04-15
TWI758434B (zh) 2022-03-21
EP4276892A2 (en) 2023-11-15
JP2023038266A (ja) 2023-03-16
WO2018193747A1 (en) 2018-10-25
KR20190139844A (ko) 2019-12-18
EP3614434A1 (en) 2020-02-26
US10991745B2 (en) 2021-04-27
US20200035739A1 (en) 2020-01-30
KR102625900B1 (ko) 2024-01-18
EP4276892A3 (en) 2024-02-21

Similar Documents

Publication Publication Date Title
KR102625900B1 (ko) 반도체 소자 및 그 제조 방법 및 전자 기기
KR102538710B1 (ko) 수광소자, 촬상소자 및 전자기기
KR102653046B1 (ko) 수광 소자 및 전자 기기
KR102609022B1 (ko) 수광 소자, 수광 소자의 제조 방법, 촬상 소자 및 전자 기기
WO2020137283A1 (ja) 半導体素子
JP2024012345A (ja) 半導体素子およびその製造方法
US20230014646A1 (en) Semiconductor element and electronic apparatus
US20230022127A1 (en) Semiconductor element and electronic apparatus
WO2020189179A1 (ja) 受光素子および受光素子の製造方法ならびに撮像装置
WO2020137282A1 (ja) 撮像素子および電子機器
TWI844563B (zh) 攝像元件、半導體元件及電子機器
WO2020059495A1 (ja) 撮像素子、半導体素子および電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal