JP2021089978A - 半導体素子および電子機器 - Google Patents

半導体素子および電子機器 Download PDF

Info

Publication number
JP2021089978A
JP2021089978A JP2019219712A JP2019219712A JP2021089978A JP 2021089978 A JP2021089978 A JP 2021089978A JP 2019219712 A JP2019219712 A JP 2019219712A JP 2019219712 A JP2019219712 A JP 2019219712A JP 2021089978 A JP2021089978 A JP 2021089978A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
semiconductor layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019219712A
Other languages
English (en)
Inventor
良輔 松本
Ryosuke Matsumoto
良輔 松本
周治 萬田
Shuji Manda
周治 萬田
丸山　俊介
Shunsuke Maruyama
俊介 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019219712A priority Critical patent/JP2021089978A/ja
Priority to US17/781,908 priority patent/US20230022127A1/en
Priority to CN202080069046.2A priority patent/CN114467177A/zh
Priority to PCT/JP2020/044311 priority patent/WO2021112013A1/en
Priority to EP20824700.7A priority patent/EP4070379A1/en
Priority to TW109141795A priority patent/TW202137532A/zh
Priority to KR1020227004278A priority patent/KR20220109380A/ko
Publication of JP2021089978A publication Critical patent/JP2021089978A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】電気特性を向上させることが可能な半導体素子および電子機器を提供する。【解決手段】本開示の一実施形態の半導体素子は、配線層と化合物半導体材料を含む半導体層とが積層して設けられた素子基板と、配線層を間にして半導体層に対向し、配線層を介して半導体層に電気的に接続された読出回路基板と、少なくとも半導体層の配線層側の一の面を覆うと共に、一部に半導体層が露出する開口を有する絶縁膜と、開口内において半導体層と電気的に接続される接続部および絶縁膜上に延在する拡幅部を有する第１電極と、一端が第１電極の拡幅部に接続され、他端が配線層内の配線と電気的に接続されている貫通配線とを備える。【選択図】図１

Description

本開示は、例えば赤外線センサ等に用いられる半導体素子およびこれを備えた電子機器に関する。
近年、赤外領域に感度を有するイメージセンサ（赤外線センサ）が商品化されている。例えば、特許文献１では、化合物半導体層と配線層とが積層された素子基板と回路基板とをＣｕＣｕ接合により貼り合わされた半導体素子が開示されている。
国際公開第２０１８／１９４０３０号
ところで、このような半導体素子では、電気特性の向上が求められている。
電気特性を向上させることが可能な半導体素子および電子機器を提供することが望ましい。
本開示の一実施形態に係る半導体素子は、配線層と化合物半導体材料を含む半導体層とが積層して設けられた素子基板と、配線層を間にして半導体層に対向し、配線層を介して半導体層に電気的に接続された読出回路基板と、少なくとも半導体層の配線層側の一の面を覆うと共に、一部に半導体層が露出する開口を有する絶縁膜と、開口内において半導体層と電気的に接続される接続部および絶縁膜上に延在する拡幅部を有する第１電極と、一端が第１電極の拡幅部に接続され、他端が配線層内の配線と電気的に接続されている貫通配線とを備えたものである。
本開示の一実施形態に係る電子機器は、上記本開示の一実施形態の半導体素子を備えたものである。
本開示の一実施形態に係る半導体素子および一実施形態に係る電子機器では、第１電極の、半導体層と電気的に接続される開口の周囲の絶縁膜上に設けられた拡幅部に、貫通配線を接続するようにした。これにより、第１電極と貫通配線とのコンタクト性が向上する。
本開示の実施の形態に係る受光素子の構成の一例を表す断面模式図である。 図１に示した受光素子の概略構成を表す平面模式図である。 図１に示した受光素子の要部を説明する断面模式図（Ａ）および平面模式図（Ｂ）である。 図３Ａに示した接続部およびビアの配置の他の例を表す平面模式図である。 図３Ａに示した接続部およびビアの配置の他の例を表す平面模式図である。 図３Ａに示した接続部およびビアの配置の他の例を表す平面模式図である。 図３Ａに示した接続部およびビアの配置の他の例を表す平面模式図である。 シミュレーションから得られたＩｎＰの膜厚と各波長の光吸収率との関係を表す特性図である。 図１に示した受光素子のパッシベーション膜の構成の一例を表す模式図である。 図１に示した受光素子の製造方法の一工程を説明するための断面模式図である。 図６Ａに続く工程を表す断面模式図である。 図６Ｂに続く工程を表す断面模式図である。 図６Ｃの工程の一例を表す平面模式図である。 図７に示した半導体層の構成の他の例（１）を表す平面模式図である。 図７に示した半導体層の構成の他の例（２）を表す平面模式図である。 図９Ａに示したＩＩ−ＩＩ’線に沿った断面構成を表す模式図である。 図６Ｃに続く工程を表す断面模式図である。 図１０Ａに続く工程を表す断面模式図である。 図１０Ａに示した工程の平面構成の一例を表す模式図である。 図１０Ｂに示した工程の平面構成の一例を表す模式図である。 図１０Ａに示した工程の平面構成の他の例（１）を表す模式図である。 図１０Ｂに示した工程の平面構成の他の例（１）を表す模式図である。 図１０Ａに示した工程の平面構成の他の例（２）を表す模式図である。 図１０Ｂに示した工程の平面構成の他の例（２）を表す模式図である。 図１０Ｂに示した工程の他の例（１）を表す断面模式図である。 図１０Ｂに示した工程の他の例（２）を表す断面模式図である。 図１０Ｂに続く工程を表す断面模式図である。 図１６Ａに続く工程を表す断面模式図である。 図１６Ｂに続く工程を表す断面模式図である。 図１６Ｃに続く工程を表す断面模式図である。 図１６Ｄに続く工程を表す断面模式図である。 図１６Ｅに続く工程を表す断面模式図である。 図１６Ｆに続く工程を表す断面模式図である。 図１６Ｇに続く工程を表す断面模式図である。 図１６Ｈに続く工程を表す断面模式図である。 図１６Ｉに続く工程を表す断面模式図である。 図１６Ｊに続く工程を表す断面模式図である。 本開示の変形例１としての、図１に示した受光素子の製造方法の他の例を説明する断面模式図である。 図１７Ａに続く工程を表す断面模式図である。 本開示の変形例２としての、図１に示した受光素子の製造方法の他の例を説明する断面模式図である。 図１８Ａに続く工程を表す断面模式図である。 図１８Ｂに続く工程を表す断面模式図である。 図１８Ｃに続く工程を表す断面模式図である。 図１８Ｄに続く工程を表す断面模式図である。 図１８Ｅに続く工程を表す断面模式図である。 本開示の変形例３に係る受光素子の構成の一例を表す断面模式図である。 撮像素子の構成を表すブロック図である。 積層型の撮像素子の構成例を表す模式図である。 図２０に示した撮像素子を用いた電子機器（カメラ）の一例を表す機能ブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本開示における実施の形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
１．実施の形態（第１電極の拡幅部の略平坦面にビアが接続された受光素子の例）
１−１．受光素子の構成
１−２．受光素子の製造方法
１−３．受光素子の動作
１−４．作用・効果
２．変形例
２−１．変形例１（製造方法の他の例）
２−２．変形例２（製造方法の他の例）
２−３．変形例３（光入射面側にカラーフィルタおよびオンチップレンズを有する受光素子の例）
３．適用例
４．応用例
＜１．実施の形態＞
図１は、本開示の一実施の形態に係る半導体素子（受光素子１）の断面構成の一例を模式的に表したものである。図２は、図１に示した受光素子１の平面構成を模式的に表したものである。なお、図１は、図２に示したＩ−Ｉ’線における断面構成を示している。受光素子１は、例えばＩＩＩ−Ｖ族半導体等の化合物半導体材料を用いた赤外線センサ等に適用されるものであり、例えば、可視領域（例えば３８０ｎｍ以上７８０ｎｍ未満）〜短赤外領域（例えば７８０ｎｍ以上２４００ｎｍ未満）の波長の光に、光電変換機能を有するものである。この受光素子１には、例えば２次元配置された複数の受光単位領域（画素Ｐ）が設けられている。
（１−１．受光素子の構成）
受光素子１は、図１に示したように、素子基板１０と読出回路基板２０との積層構造を有している。素子基板１０の一方の面は光入射面（光入射面Ｓ１）であり、光入射面Ｓ１と反対の面（他方の面）が、読出回路基板２０との接合面（接合面Ｓ２）である。
素子基板１０は、読出回路基板２０に近い位置から、配線層１０Ｗ、第１電極１１、半導体層１０Ｓ、第２電極１５およびパッシベーション膜１６Ａ，１６Ｂをこの順に有している。半導体層１０Ｓの配線層１０Ｗとの対向面および端面（側面）は、絶縁膜１７Ａ，１７Ｂにより覆われている。読出回路基板２０は、いわゆるＲＯＩＣ（Readout integrated circuit）であり、素子基板１０の接合面Ｓ２に接する配線層２０Ｗおよび多層配線層２２Ｃと、この配線層２０Ｗおよび多層配線層２２Ｃを間にして素子基板１０に対向する半導体基板２１とを有している。
素子基板１０の中央部には、受光領域である素子領域Ｒ１が設けられており、この素子領域Ｒ１に半導体層１０Ｓが配置されている。換言すれば、半導体層１０Ｓが設けられた領域が素子領域Ｒ１である。素子領域Ｒ１のうち、周辺領域Ｒ２近傍の導電膜１５Ｂで覆われた領域は、ＯＰＢ（Optical Black）領域Ｒ１Ｂである。ＯＰＢ領域Ｒ１Ｂは、受光領域を囲むように設けられている。ＯＰＢ領域Ｒ１Ｂは、黒レベルの画素信号を得るために用いられる。
素子領域Ｒ１の外側には、素子領域Ｒ１を囲む周辺領域Ｒ２が設けられている。素子基板１０の周辺領域Ｒ２には、絶縁膜１７Ａ，１７Ｂとともに埋込層１８が設けられている。更に、周辺領域Ｒ２には、素子基板１０を貫通し、読出回路基板２０に達する貫通孔Ｈ１，Ｈ２が設けられている。受光素子１では、素子基板１０の光入射面Ｓ１から、パッシベーション膜１６Ａ，１６Ｂ、第２電極１５および第２コンタクト層１４を介して半導体層１０Ｓに光が入射するようになっている。半導体層１０Ｓで光電変換された信号電荷は、配線層１０Ｗを介して移動し、読出回路基板２０で読み出される。以下、各部の構成について説明する。
配線層１０Ｗは、素子領域Ｒ１および周辺領域Ｒ２にわたって設けられ、読出回路基板２０との接合面Ｓ２を有している。受光素子１では、この素子基板１０の接合面Ｓ２が素子領域Ｒ１および周辺領域Ｒ２に設けられ、例えば素子領域Ｒ１の接合面Ｓ２と周辺領域Ｒ２の接合面Ｓ２とは、同一平面を構成している。
配線層１０Ｗは、例えば層間絶縁膜１９Ａ，１９Ｂ中に、コンタクト電極１９Ｅおよびダミー電極１９ＥＤを有している。配線層１０Ｗには、例えば、読出回路基板２０側に層間絶縁膜１９Ｂが、第１コンタクト層１２側に層間絶縁膜１９Ａが配置され、これら層間絶縁膜１９Ａ，１９Ｂが積層して設けられている。層間絶縁膜１９Ａ，１９Ｂは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化ハフニウム（ＨｆＯ2）等が挙げられる。層間絶縁膜１９Ａ，１９Ｂを同一の無機絶縁材料により構成するようにしてもよい。
コンタクト電極１９Ｅは、例えば、素子領域Ｒ１に設けられている。このコンタクト電極１９Ｅは、第１電極１１と読出回路基板２０とを電気的に接続するためのものであり、素子領域Ｒ１に画素Ｐ毎に設けられている。隣り合うコンタクト電極１９Ｅは、埋込層１８および層間絶縁膜１９Ａ，１９Ｂにより電気的に分離されている。コンタクト電極１９Ｅは、例えば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出している。ダミー電極１９ＥＤは、例えば、周辺領域Ｒ２に設けられている。このダミー電極１９ＥＤは、後述の配線層２０Ｗのダミー電極２２ＥＤに接続されている。このダミー電極１９ＥＤおよびダミー電極２２ＥＤを設けることにより、周辺領域Ｒ２の強度を向上させることが可能となる。ダミー電極１９ＥＤは、例えば、コンタクト電極１９Ｅと同一工程で形成されている。ダミー電極１９ＥＤは、例えば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出している。
コンタクト電極１９Ｅと半導体層１０Ｓとの間に設けられた第１電極１１は、光電変換層１３で発生した信号電荷（正孔または電子、以下便宜上、信号電荷が正孔であるとして説明する。）を読み出すための電圧が供給される電極（アノード）であり、素子領域Ｒ１に画素Ｐ毎に設けられている。第１電極１１は、絶縁膜１７Ａの開口１７Ｈを埋め込むように設けられ、半導体層１０Ｓ（より具体的には、後述の拡散領域１２Ａ）に接している。
図３Ａは、本実施の形態の受光素子１の要部、即ち、第１電極１１とコンタクト電極１９Ｅとの接続部およびその周辺部の断面構造（Ａ）および平面構造（Ｂ）を模式的に表したものである。第１電極１１の平面形状は、絶縁膜１７Ａの開口１７Ｈよりも大きく、第１電極１１の一部は、埋込層１８に設けられている。換言すると、第１電極１１は、開口１７Ｈ内において半導体層１０Ｓと接する接続部１１Ｘと、半導体層１０Ｓとの間に絶縁膜１７Ａを有する拡幅部１１Ｙとを有する。
拡幅部１１Ｙは、接続部１１Ｘの周囲に延在形成されている。一例として、第１電極１１は、例えば、図３Ａに示したように、平面視において略矩形形状（図３Ａ（Ｂ））を有すると共に、例えば、接続部１１Ｘ（開口１７Ｈ）を中心にして、非対称（例えば、Ｘ軸方向にシフトした位置）に形成されている。このように、拡幅部１１Ｙを、接続部１１Ｘに対して非対称に形成することにより、面積効率を向上させることができる。第１電極１１の接合面Ｓ２側の表面は、例えば、略円形状の開口１７Ｈの上方を除いて略平坦面となっており、開口１７Ｈの上方には、略円形状の窪み（凹部１１Ｃ）が形成されている。つまり、拡幅部１１Ｙは、例えば、凹部１１Ｃの周縁部からＸ軸方向の、拡幅部１１Ｙの対向する一対の辺の一方の端部までの幅Ｗ１と、凹部１１Ｃの周縁部から拡幅部１１Ｙの対向する上記一対の辺の他方の端部までの幅Ｗ２とが互いに異なる（例えばＷ１＞Ｗ２）ように、絶縁膜１７Ａ上に形成されている。
本実施の形態では、第１電極１１とコンタクト電極１９Ｅとは、図３Ａに示したように、第１電極１１の拡幅部１１Ｙに、コンタクト電極１９Ｅから延びるビア１９Ｖが接続することで電気的に接続されている。特に、図１や図３Ａ等に示したように、拡幅部１１Ｙが、接続部１１Ｘを中心に非対称に形成されている場合には、ビア１９Ｖは、拡幅部１１Ｙのより幅広（Ｗ１）な領域に接続される。これにより、第１電極１１とコンタクト電極１９Ｅとは電気的に接続される。このビア１９Ｖが、本開示の「貫通配線」の一具体例に相当する。
このように、第１電極１１とコンタクト電極１９Ｅとを接続するビア１９Ｖを第１電極１１の拡幅部１１Ｙに接続することにより、第１電極１１とビア１９Ｖとのコンタクト性が向上する。また、第１電極１１とビア１９Ｖとの接続を拡幅部１１Ｙで行うことにより、第１電極１１と半導体層１０Ｓとを電気的に接続する開口１７Ｈの面積を縮小することができる。これにより、暗電流の発生が低減される。更に、絶縁膜１７Ａ上に延在する拡幅部１１Ｙを非対称に形成し、より幅広な部位にビア１９Ｖを接続させることにより、ビア１９Ｖの径を大きくすることが可能となる。これにより、第１電極１１とコンタクト電極１９Ｅとのコンタクト抵抗が低減される。
なお、図３Ａでは、１つの第１電極１１に対して１つの接続部１１Ｘを設け、１つのビア１９Ｖを接続している例を示したが、これに限らない。例えば、図３Ｂ〜図３Ｅに示したように、１つの第１電極１１に対して２以上の接続部１１Ｘを設けると共に、２以上のビア１９Ｖを接続するようにしてもよい。このように、１つの第１電極１１に対して複数の接続部１１Ｘを設け、複数のビア１９Ｖを接続することにより、そのうちの１つが断線した場合でも、電気的な接続を確保することが可能となる。
第１電極１１は、例えば、チタン（Ｔｉ），タングステン（Ｗ），窒化チタン（ＴｉＮ），白金（Ｐｔ），金（Ａｕ），ゲルマニウム（Ｇｅ），パラジウム（Ｐｄ），亜鉛（Ｚｎ），ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）のうちのいずれかの単体、またはそれらのうちの少なくとも１種を含む合金により構成されている。第１電極１１は、このような構成材料の単層膜であってもよく、あるいは、２種以上を組み合わせた積層膜であってもよい。例えば、第１電極１１は、チタンおよびタングステンの積層膜により構成されている。第１電極１１の厚みは、例えば数十ｎｍ〜数百ｎｍである。
半導体層１０Ｓは、例えば、配線層１０Ｗに近い位置から、第１コンタクト層１２、光電変換層１３および第２コンタクト層１４を含んでいる。第１コンタクト層１２、光電変換層１３および第２コンタクト層１４は、互いに同じ平面形状を有し、各々の端面は、平面視で同じ位置に配置されている。
第１コンタクト層１２は、例えば、全ての画素Ｐに共通して設けられ、絶縁膜１７Ａと光電変換層１３との間に配置されている。第１コンタクト層１２は、隣り合う画素Ｐを電気的に分離するためのものであり、第１コンタクト層１２には、例えば複数の拡散領域１２Ａが設けられている。第１コンタクト層１２に、光電変換層１３を構成する化合物半導体材料のバンドギャップよりも大きなバンドギャップの化合物半導体材料を用いることにより、暗電流を抑えることも可能となる。第１コンタクト層１２には、例えばｎ型のＩｎＰ（インジウムリン）を用いることができる。
第１コンタクト層１２に設けられた拡散領域１２Ａは、互いに離間して配置されている。拡散領域１２Ａは、画素Ｐ毎に配置され、それぞれの拡散領域１２Ａに第１電極１１が接続されている。ＯＰＢ領域Ｒ１Ｂにも拡散領域１２Ａが設けられている。拡散領域１２Ａは、光電変換層１３で発生した信号電荷を画素Ｐ毎に読み出すためのものであり、例えば、ｐ型不純物を含んでいる。ｐ型不純物としては、例えばＺｎ（亜鉛）等が挙げられる。このように、拡散領域１２Ａと、拡散領域１２Ａ以外の第１コンタクト層１２との間にｐｎ接合界面が形成され、隣り合う画素Ｐが電気的に分離されるようになっている。拡散領域１２Ａは、例えば第１コンタクト層１２の厚み方向に設けられ、光電変換層１３の厚み方向の一部にも設けられている。
第１電極１１と第２電極１５との間、より具体的には、第１コンタクト層１２と第２コンタクト層１４との間の光電変換層１３は、例えば、全ての画素Ｐに共通して設けられている。この光電変換層１３は、所定の波長の光を吸収して、信号電荷を発生させるものであり、例えば、ｉ型のＩＩＩ−Ｖ族半導体等の化合物半導体材料により構成されている。光電変換層１３を構成する化合物半導体材料としては、例えば、ＩｎＧａＡｓ（インジウムガリウム砒素），ＩｎＡｓＳｂ（インジウム砒素アンチモン），ＩｎＡｓ（インジウム砒素），ＩｎＳｂ（インジムアンチモン）およびＨｇＣｄＴｅ（水銀カドミウムテルル）等が挙げられる。Ｇｅ（ゲルマニウム）により光電変換層１３を構成するようにしてもよい。光電変換層１３では、例えば、可視領域から短赤外領域の波長の光の光電変換がなされるようになっている。
第２コンタクト層１４は、例えば、全ての画素Ｐに共通して設けられている。この第２コンタクト層１４は、光電変換層１３と第２電極１５との間に設けられ、これらに接している。第２コンタクト層１４は、第２電極１５から排出される電荷が移動する領域であり、例えば、ｎ型の不純物を含む化合物半導体により構成されている。第２コンタクト層１４には、例えば、ｎ型のＩｎＰ（インジウムリン）を用いることができる。
なお、第２コンタクト層１４を構成する化合物半導体の光吸収率は、波長に応じて変化する。このため、第２コンタクト層１４の膜厚を調整することにより、所望の波長帯域の光を光電変換層１３まで透過させることができる。例えば、図４は、シミュレーションから得られたＩｎＰの膜厚と各波長の光吸収率との関係を表した特性図である。可視領域の波長の光を光電変換層１３まで透過させたい場合には、第２コンタクト層１４は、例えば５ｎｍ〜３００ｎｍの厚みとすることが好ましい。上記膜厚の範囲は、第２コンタクト層（ＩｎＰ）における波長６００ｎｍの吸収率が０％以上９０％以下のときを可視光透過可と定義した場合のものである。光電変換層１３まで透過する光が短赤外領域の波長の光のみでよい場合には、第２コンタクト層１４は、例えば５ｎｍ〜７５０μｍの厚みであればよい。このように、第２コンタクト層１４の厚みを調整することにより、光電変換層１３において短赤外領域の波長の光と共に可視領域の波長の光を光電変換することが可能となる。
また、第２コンタクト層１４と同様に、化合物半導体により構成される光電変換層１３の光吸収率も、波長に応じて変化する。このため、光電変換層１３において、例えば可視領域の光として波長４００ｎｍの青色光を光電変換する場合には、光電変換層１３の厚みは、例えば１００ｎｍ以上とすることが好ましく、短赤外領域の波長の光を光電変換する場合には、光電変換層１３の厚みは、例えば３μｍ以上とすることが好ましい。更に、可視領域および短赤外領域の波長の光を光電変換する場合には、光電変換層１３の厚みは、例えば５００ｎｍ〜６μｍとすることが好ましい。
第２電極１５は、例えば、各画素Ｐに共通の電極として、第２コンタクト層１４上（光入射側）に、第２コンタクト層１４に接するように設けられている。第２電極１５は、光電変換層１３で発生した電荷のうち、信号電荷として用いられない電荷を排出するためのものである（カソード）。例えば、正孔が、信号電荷として第１電極１１から読み出される場合には、この第２電極１５を通じて例えば電子を排出することができる。第２電極１５は、例えば、赤外線等の入射光を透過可能な導電膜により構成されている。第２電極１５には、例えば、ＩＴＯ（Indium Tin Oxide）またはＩＴｉＯ（Ｉｎ2Ｏ3−ＴｉＯ2）等を用いることができる。
パッシベーション膜１６Ａ，１６Ｂは、第２電極１５を光入射面Ｓ１側から覆っている。パッシベーション膜１６Ａ，１６Ｂは、可視領域（例えば３８０ｎｍ以上７８０ｎｍ未満）〜短赤外領域（例えば７８０ｎｍ以上２４００ｎｍ未満）の波長の光を吸収しない材料を用いて形成することが好ましい。パッシベーション膜１６Ａ，１６Ｂは、同じ材料を用いて形成してもよいし、異なる材料を用いて形成するようにしてもよい。更に、パッシベーション膜１６Ａ，１６Ｂは、反射防止機能を有していてもよい。パッシベーション膜１６Ａ，１６Ｂは、例えばＡＬＤ（Atomic Layer Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）法または塗布法等により形成することができる。
パッシベーション膜１６Ａは、上記のように、第２電極１５上に設けられており、例えば、周辺領域Ｒ２のチップ端Ｅまで延在している。パッシベーション膜１６Ａは、ＯＰＢ領域Ｒ１Ｂに開口１６Ｈを有している。開口１６Ｈは、図２に示したように、例えば、受光領域を囲む額縁状に設けられている。開口１６Ｈは、例えば平面視で四角形状または円状の孔であってもよい。このパッシベーション膜１６Ａの開口１６Ｈにより、第２電極１５に、後述する導電膜１５Ｂが電気的に接続されている。
パッシベーション膜１６Ａは、非還元性を有する材料を用いて形成することが好ましい。非還元性を有する材料としては、例えば、酸化物（ＭxＯy）、窒化物（ＭxＮy）および酸窒化物（ＭxＯyＮz）が挙げられる。Ｍは、ケイ素（Ｓｉ），チタン（Ｔｉ），ハフニウム（Ｈｆ），ジルコニウム（Ｚｒ）およびイットリウム（Ｙ）が挙げられる。ｘ，ｙ，ｚは１以上の整数である。なお、窒化シリコン（ＳｉＮ）に関しては、還元性ガスを用いない成膜方法を用いることが望ましい。そのような成膜方法としては、例えばスパッタ法や塗布法等が挙げられる。パッシベーション膜１６Ａは、例えば、上記いずれかの材料からなる単層膜として形成してもよい。パッシベーション膜１６Ａを単層膜とする場合には、その単層膜は２．０ｇ／ｃｍ3以上の膜密度を有することが好ましい。膜密度の上限は 特に問わないが、例えば８．０ｇ／ｃｍ3以下である。なお、膜密度は、薄膜の質量÷体積（ｇ／ｃｍ3）で定義され、例えばＸＲＲ測定によって求められる。これにより、パッシベーション膜１６Ａに封止機能が付加される。パッシベーション膜１６Ａは、積層膜として形成してもよい。更に、パッシベーション膜１６Ａは、図５に示したように、第２電極１５上に３層以上の膜１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４・・・１６ＡＸが積層された多層膜としてもよい。
パッシベーション膜１６Ｂは、パッシベーション膜１６Ａおよび導電膜１５Ｂを覆うように設けられており、例えば、パッシベーション膜１６Ａと同様に、周辺領域Ｒ２のチップ端Ｅまで延在している。パッシベーション膜１６Ｂには、例えば窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化タンタル（Ｔａ2Ｏ3）等を用いることができる。なお、パッシベーション膜１６Ｂでは、窒化シリコン（ＳｉＮ）の成膜方法は特に問わず、スパッタ法および塗布法の他に、還元性ガスを用いるプラズマＣＶＤ法を用いて成膜した窒化シリコン（ＳｉＮ）膜を用いても構わない。
絶縁膜１７Ａ，１７Ｂは、第１コンタクト層１２と埋込層１８との間に設けられている。具体的には、絶縁膜１７Ａは、第１コンタクト層１２の、配線層１０Ｗとの対向面を覆う共に、第１コンタクト層１２の端面、光電変換層１３の端面、第２コンタクト層１４の端面および第２電極１５の端面を覆い、周辺領域Ｒ２ではパッシベーション膜１６に接している。絶縁膜１７Ｂは、第１電極１１および絶縁膜１７Ａに接して設けられている。換言すると、絶縁膜１７Ｂは、第１電極１１および絶縁膜１７Ａを間にして、第１コンタクト層１２の接合面を覆っている。また、絶縁膜１７Ｂは、絶縁膜１７Ａを間にして、第１コンタクト層１２の端面、光電変換層１３の端面、第２コンタクト層１４の端面および第２電極１５の端面を覆い、周辺領域Ｒ２では、例えば絶縁膜１７Ａと共に、チップ端Ｅまで延在している。なお、より詳細には、絶縁膜１７Ｂは、絶縁膜１７Ａと、後述する、半導体層１０Ｓの側面に残存する金属膜１１Ａとを間にして、第１コンタクト層１２の端面、光電変換層１３の端面、第２コンタクト層１４の端面を覆っている。
絶縁膜１７Ａは、例えば、酸化シリコン（ＳｉＯX）または酸化アルミニウム（Ａｌ2Ｏ3）等の酸化物を含んで構成されている。複数の膜からなる積層構造により絶縁膜１７Ａを構成するようにしてもよい。絶縁膜１７Ａは、例えば酸窒化シリコン（ＳｉＯＮ），炭素含有酸化シリコン（ＳｉＯＣ），窒化シリコン（ＳｉＮ）およびシリコンカーバイド（ＳｉＣ）等のシリコン（Ｓｉ）系絶縁材料により構成するようにしてもよい。絶縁膜１７Ａの厚みは、例えば数十ｎｍ〜数百ｎｍである。絶縁膜１７Ｂは、絶縁膜１７Ａの材料として挙げた上記絶縁材料の中でも、よりパッシベーション性の高い材料を用いることが好ましく、例えば、窒化シリコン（ＳｉＮ）を用いることが好ましい。これにより、半導体層１０Ｓの保護機能をより高めることができる。絶縁膜１７Ｂの厚みは、例えば１００ｎｍ〜２００ｎｍである。
導電膜１５Ｂは、ＯＰＢ領域Ｒ１Ｂから周辺領域Ｒ２の貫通孔Ｈ１にわたって設けられている。この導電膜１５Ｂは、ＯＰＢ領域Ｒ１Ｂに設けられたパッシベーション膜１６Ａの開口１６Ｈで第２電極１５に接すると共に、貫通孔Ｈ１を介して読出回路基板２０の配線（後述の配線２２ＣＢ）に接している。これにより、読出回路基板２０から導電膜１５Ｂを介して第２電極１５に電圧が供給されるようになっている。導電膜１５Ｂは、このような第２電極１５への電圧供給経路として機能すると共に、遮光膜としての機能を有し、ＯＰＢ領域Ｒ１Ｂを形成する。導電膜１５Ｂは、例えば、タングステン（Ｗ），アルミニウム（Ａｌ），チタン（Ｔｉ），モリブデン（Ｍｏ），タンタル（Ｔａ）または銅（Ｃｕ）を含む金属材料により構成されている。導電膜１５Ｂ上にパッシベーション膜１６Ｂが設けられていてもよい。
第２コンタクト層１４の端部と第２電極１５との間に、接着層Ｂが設けられていてもよい。この接着層Ｂは、後述するように、受光素子１を形成する際に用いられるものであり、半導体層１０Ｓを仮基板（後述の図６Ｃの仮基板３３）に接合する役割を担っている。接着層Ｂは、例えばテトラエトキシシラン（ＴＥＯＳ）または酸化シリコン（ＳｉＯ）等により構成されている。接着層Ｂは、例えば、半導体層１０Ｓの端面よりも拡幅して設けられ、半導体層１０Ｓと共に、埋込層１８に覆われている。接着層Ｂと埋込層１８との間には、絶縁膜１７Ａ，１７Ｂが設けられている。
なお、接着層Ｂは、周辺領域Ｒ２の広い領域にわたって設けられていてもよく、例えば、半導体層１０Ｓ（素子領域Ｒ１）の縁近傍から、貫通孔Ｈ１と貫通孔Ｈ２との間まで延在していてもよい。あるいは、接着層Ｂは、半導体層１０Ｓ（素子領域Ｒ１）の縁近傍から、チップ端（チップ端Ｅ）まで延在していてもよい。
埋込層１８は、受光素子１の製造工程で、仮基板（後述の図６Ｃの仮基板３３）と半導体層１０Ｓとの段差を埋めるためのものである。詳細は後述するが、この埋込層１８を形成することで、半導体層１０Ｓと仮基板３３との段差に起因した製造工程の不具合の発生が抑えられる。
周辺領域Ｒ２の埋込層１８は、配線層１０Ｗと絶縁膜１７Ｂとの間、および配線層１０Ｗとパッシベーション膜１６Ａとの間に設けられ、例えば、半導体層１０Ｓの厚み以上の厚みを有している。ここでは、この埋込層１８が半導体層１０Ｓを囲んで設けられているので、半導体層１０Ｓの周囲の領域（周辺領域Ｒ２）が形成される。これにより、この周辺領域Ｒ２に読出回路基板２０との接合面Ｓ２を設けることができるようになっている。周辺領域Ｒ２に接合面Ｓ２が形成されていれば、埋込層１８の厚みを小さくしてもよいが、埋込層１８が半導体層１０Ｓを厚み方向にわたって覆い、半導体層１０Ｓの端面全面が埋込層１８に覆われていることが好ましい。埋込層１８が、絶縁膜１７Ａ，１７Ｂを介して半導体層１０Ｓの端面全面を覆うことにより、半導体層１０Ｓへの水分の浸入を効果的に抑えることができる。素子領域Ｒ１の埋込層１８は、第１電極１１を覆うように、半導体層１０Ｓと配線層１０Ｗとの間に設けられている。
接合面Ｓ２側の埋込層１８の面は平坦化されており、周辺領域Ｒ２では、この平坦化された埋込層１８の面に配線層１０Ｗが設けられている。埋込層１８には、例えば、酸化シリコン（ＳｉＯX），窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ），炭素含有酸化シリコン（ＳｉＯＣ）およびシリコンカーバイド（ＳｉＣ）等の無機絶縁材料を用いることができる。
後述するように、受光素子１を製造する工程では、埋込層１８を形成した後、埋込層１８の上方に、層間絶縁膜１９Ａ，１９Ｂとコンタクト電極１９Ｅとを含む配線層１０Ｗが形成される（後述の図１６Ｅ）。この配線層１０Ｗを含む素子基板１０に、配線層２０Ｗを含む読出回路基板２０が貼り合わされて（後述の図１６Ｆ）受光素子１が形成される。このとき、配線層１０Ｗのコンタクト電極１９Ｅと、配線層２０Ｗのコンタクト電極２２Ｅとが接続される。コンタクト電極１９Ｅ，２２Ｅは、例えばＣｕパッドを有しており、このＣｕパッドの直接接合により、コンタクト電極１９Ｅとコンタクト電極２２Ｅとが接続されるようになっている。コンタクト電極１９ＥをＣＭＰ（Chemical Mechanical Polishing）法を用いて形成するとき、研磨対象の銅膜の下方に配置された埋込層１８には、研磨時の応力に耐え得る硬度が求められる。また、コンタクト電極１９Ｅ，２２ＥのＣｕパッド同士を直接接合させるためには、素子基板１０および読出回路基板２０を極めて平坦に形成することが求められる。このため、銅膜の下方に配置される埋込層１８は、研磨時の応力に耐え得る硬度を有していることが好ましい。具体的には、埋込層１８の構成材料は、一般的な半導体パッケージにおいてダイの周囲に配置される封止剤や有機材料よりも硬度が高い材料であることが好ましい。このような高い硬度を有する材料としては、例えば、無機絶縁材料が挙げられる。この無機絶縁材料を、例えばＣＶＤ（Chemical Vapor Deposition）法、スパッタ法あるいはコーティング法で成膜することにより、埋込層１８を形成することができる。
埋込層１８には、埋込層１８を貫通する貫通孔Ｈ１，Ｈ２が設けられている。この貫通孔Ｈ１，Ｈ２は、埋込層１８と共に、配線層１０Ｗを貫通し、読出回路基板２０に達している。貫通孔Ｈ１，Ｈ２は、例えば、四角状の平面形状を有し、素子領域Ｒ１を囲むように、各々複数の貫通孔Ｈ１，Ｈ２が設けられている（図２）。貫通孔Ｈ１は、貫通孔Ｈ２よりも素子領域Ｒ１に近い位置に設けられており、貫通孔Ｈ１の側壁および底面は、導電膜１５Ｂに覆われている。この貫通孔Ｈ１は、第２電極１５（導電膜１５Ｂ）と読出回路基板２０の配線（後述の配線２２ＣＢ）とを接続するためのものであり、パッシベーション膜１６Ａ、埋込層１８および配線層１０Ｗを貫通して設けられている。
貫通孔Ｈ２は、例えば、貫通孔Ｈ１よりもチップ端Ｅに近い位置に設けられている。この貫通孔Ｈ２は、パッシベーション膜１６Ａ，１６Ｂ、埋込層１８および配線層１０Ｗを貫通し、読出回路基板２０のパッド電極（後述のパッド電極２２Ｐ）に達している。この貫通孔Ｈ２を介して、外部と受光素子１との電気的な接続が行われるようになっている。貫通孔Ｈ１，Ｈ２は、読出回路基板２０に達していなくてもよい。例えば、貫通孔Ｈ１，Ｈ２が、配線層１０Ｗの配線に達し、この配線が読出回路基板２０の配線２２ＣＢ、パッド電極２２Ｐに接続されていてもよい。上記のように、接着層Ｂが、半導体層１０Ｓ（素子領域Ｒ１）の縁近傍から、貫通孔Ｈ１と貫通孔Ｈ２との間まで、あるいは、チップ端（チップ端Ｅ）まで延在している場合には、貫通孔Ｈ１，Ｈ２は、接着層Ｂを貫通していてもよい。
光電変換層１３で発生した正孔および電子は、第１電極１１および第２電極１５から読み出される。この読出し動作を高速に行うためには、第１電極１１と第２電極１５との間の距離を、光電変換するに足る距離であってかつ離間し過ぎない距離にすることが好ましい。即ち、素子基板１０の厚みを小さくすることが好ましい。例えば、第１電極１１と第２電極１５との間の距離または素子基板１０の厚みは、１０μｍ以下、さらには７μｍ以下、さらには５μｍ以下である。
読出回路基板２０の半導体基板２１は、配線層２０Ｗおよび多層配線層２２Ｃを間にして、素子基板１０に対向している。この半導体基板２１は、例えば、シリコン（Ｓｉ）により構成されている。半導体基板２１の表面（配線層２０Ｗ側の面）近傍には、複数のトランジスタが設けられている。例えば、この複数のトランジスタを用いて、画素Ｐ毎に、読出回路（Read Out Circuit）が構成されている。配線層２０Ｗは、例えば、素子基板１０側から、層間絶縁膜２２Ａおよび層間絶縁膜２２Ｂをこの順に有しており、これら層間絶縁膜２２Ａ，２２Ｂは積層して設けられている。例えば、層間絶縁膜２２Ａ中に、コンタクト電極２２Ｅおよびダミー電極２２ＥＤが設けられている。多層配線層２２Ｃは、配線層２０Ｗを間にして素子基板１０に対向して設けられている。例えば、この多層配線層２２Ｃ中に、パッド電極２２Ｐおよび複数の配線２２ＣＢが設けられている。層間絶縁膜２２Ａ，２２Ｂは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化ハフニウム（ＨｆＯ2）等が挙げられる。
コンタクト電極２２Ｅは、第１電極１１と配線２２ＣＢとを電気的に接続するためのものであり、素子領域Ｒ１に、画素Ｐ毎に設けられている。このコンタクト電極２２Ｅは、素子基板１０の接合面Ｓ２でコンタクト電極１９Ｅに接している。隣り合うコンタクト電極２２Ｅは、層間絶縁膜２２Ａにより電気的に分離されている。
周辺領域Ｒ２に設けられたダミー電極２２ＥＤは、素子基板１０の接合面Ｓ２でダミー電極１９ＥＤに接している。このダミー電極２２ＥＤは、例えば、コンタクト電極２２Ｅと同一工程で形成されている。コンタクト電極２２Ｅおよびダミー電極２２ＥＤは、例えば銅（Ｃｕ）パッドにより構成されており、読出回路基板２０の素子基板１０との対向面に露出されている。即ち、コンタクト電極１９Ｅとコンタクト電極２２Ｅとの間、および、ダミー電極１９ＥＤとダミー電極２２ＥＤとの間で例えばＣｕＣｕ接合がなされている。詳細は後述するが、これにより、画素Ｐを微細化することが可能となる。
コンタクト電極１９Ｅに接続された配線２２ＣＢは、半導体基板２１の表面近傍に設けられたトランジスタに接続されており、画素Ｐ毎に、第１電極１１と読出回路とが接続されるようになっている。貫通孔Ｈ１を介して導電膜１５Ｂに接続された配線２２ＣＢは、例えば所定の電位に接続されている。このように、光電変換層１３で発生した電荷の一方（例えば、正孔）は、第１電極１１から、コンタクト電極１９Ｅ，２２Ｅを介して読出回路に読み出され、光電変換層１３で発生した電荷の他方（例えば、電子）は、第２電極１５から、導電膜１５Ｂを介して、所定の電位に排出されるようになっている。
周辺領域Ｒ２に設けられたパッド電極２２Ｐは、外部と電気的な接続を行うためのものである。受光素子１のチップ端Ｅ近傍には、素子基板１０を貫通し、パッド電極２２Ｐに達する貫通孔Ｈ２が設けられ、この貫通孔Ｈ２を介して外部と電気的な接続がなされるようになっている。接続は、例えば、ワイヤーボンドまたはバンプ等の方法によりなされる。例えば、貫通孔Ｈ２内に配置された外部端子から、第２電極１５に、貫通孔Ｈ２読出回路基板２０の配線２２ＣＢおよび導電膜１５Ｂを介して所定の電位が供給されるようになっていてもよい。光電変換層１３での光電変換の結果、第１電極１１から読み出された信号電圧が、コンタクト電極１９Ｅ，２２Ｅを介して、半導体基板２１の読出回路に読み出され、この読出回路を経由して貫通孔Ｈ２内に配置された外部端子に出力されるようになっていてもよい。信号電圧は、読出回路と共に、例えば、読出回路基板２０に含まれる他の回路を経由して外部端子に出力されるようになっていてもよい。他の回路とは、例えば、信号処理回路および出力回路等である。
読出回路基板２０の厚みは、素子基板１０の厚みよりも大きいことが好ましい。例えば、読出回路基板２０の厚みは、素子基板１０の厚みよりも、２倍以上、さらには５倍以上、さらには１０倍以上大きいことが好ましい。あるいは、読出回路基板２０の厚みは、例えば、１００μｍ以上、あるいは、１５０μｍ以上、あるいは、２００μｍ以上である。このような大きな厚みを有する読出回路基板２０により、受光素子１の機械強度が確保される。なお、この読出回路基板２０は、回路を形成する半導体基板２１を１層のみ含むものであってもよいし、回路を形成する半導体基板２１の他に、支持基板等の基板をさらに備えていてもよい。
（１−２．受光素子の製造方法）
受光素子１は、例えば次のようにして製造することができる。図６Ａ〜図１６Ｋは、受光素子１の製造工程を工程順に表したものである。
まず、図６Ａに示したように、例えばＩｎＰからなる成長基板３１上に、半導体層１０Ｓをエピタキシャル成長させる。成長基板３１の厚みは、例えば、数百μｍであり、半導体層１０Ｓの厚みは、例えば、数μｍである。この後、図６Ｂに示したように、半導体層１０Ｓ上に接着層Ｂを成膜する。成長基板３１の口径は、例えば、６インチ以下である。半導体層１０Ｓの形成は、例えば、第１コンタクト層１２を構成するｎ型のＩｎＰ、光電変換層１３を構成するｉ型のＩｎＧａＡｓおよび第２コンタクト層１４を構成するｎ型のＩｎＰをこの順にエピタキシャル成長させて行う。成長基板３１上に、例えばバッファ層およびストッパ層を形成した後に、半導体層１０Ｓを形成するようにしてもよい。
次に、図６Ｃに示したように、接着層Ｂを間にして、仮基板３３に、半導体層１０Ｓを形成した成長基板３１を接合する。仮基板３３は、例えば、絶縁層（絶縁層３３ＩＡ）と、基板３３Ｓを有している。絶縁層３３ＩＡは、例えば、接着層Ｂと基板３３Ｓとの間に配置されている。仮基板３３には、成長基板３１よりも大きな口径のものを用い、基板３３Ｓには例えば、シリコン（Ｓｉ）基板を用いる。仮基板３３の口径は、例えば８インチ〜１２インチである。小口径の成長基板３１を大口径の仮基板３３に接合させることにより、素子基板１０を形成する際に大口径の基板用の種々の装置を用いることが可能となる。これにより、例えば、読出回路基板２０と素子基板１０との接合をＣｕＣｕ接合にし、画素Ｐを微細化することができる。仮基板３３への成長基板３１の接合は、プラズマ活性化接合，常温接合または接着剤を使用した接合（接着剤接合）等により行うようにしてもよい。このように、例えばウェハ状の半導体層１０Ｓを仮基板３３に接合する。仮基板３３の厚みは、例えば、数百μｍである。
図７および図８は、仮基板３３および半導体層１０Ｓ（成長基板３１）の平面構成の一例を表している。ウェハ状態の仮基板３３に、仮基板３３よりも小さいウェハ状態の半導体層１０Ｓを接合するようにしてもよく（図７）、ウェハ状態の仮基板３３に、チップ状態の半導体層１０Ｓを互いに離間した状態で複数接合するようにしてもよい（図８）。
あるいは、図９Ａ，図９Ｂに示したように、ウェハ状態の仮基板３３に、仮基板３３と同じ大きさのウェハ状態の半導体層１０Ｓを接合するようにしてもよい。図９Ａは、仮基板３３および半導体層１０Ｓ（成長基板３１）の平面構成を表し、図９Ｂは、図９ＡのＩＩ−ＩＩ’線に沿った断面構成を表している。
半導体層１０Ｓを形成した成長基板３１を仮基板３３に接合した後、図１０Ａに示したように、成長基板３１を除去する。成長基板３１の除去は、機械研削、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）、ウェットエッチングまたはドライエッチング等により行うことができる。このとき、成長基板３１が一部残っていてもよい。また、半導体層１０Ｓが一部エッチングされてもよい。
続いて、図１０Ｂに示したように、例えば、仮基板３３のマークに合わせて半導体層１０Ｓを所定の大きさにエッチングする。これにより、複数のチップ状態の半導体層１０Ｓが形成される。
図１１Ａは、成形前の半導体層１０Ｓの平面構成の一例を表し、図１１Ｂは、図１１Ａに続く成形後の半導体層１０Ｓの平面構成の一例を表している。図１２Ａは、成形前の半導体層１０Ｓの平面構成の他の例を表し、図１２Ｂは、図１２Ａに続く成形後の半導体層１０Ｓの平面構成の他の例を表している。このように、仮基板３３よりも小さい（図１１Ａ）あるいは仮基板３３と同じ大きさ（図１２Ａ）のウェハ状態の半導体層１０Ｓが、複数のチップ状態の半導体層１０Ｓに成形される。
あるいは、図１３Ａ，図１３Ｂに示したように、チップ状態の複数の半導体層１０Ｓが、より小さいチップ状態の複数の半導体層１０Ｓに成形されてもよい。
この半導体層１０Ｓのエッチングの際、接着層Ｂは例えば、半導体層１０Ｓと共に、エッチングされる。接着層Ｂは、半導体層１０Ｓよりも拡幅して残存し、半導体層１０Ｓの周囲に接着層Ｂが広がっていてもよい（図１０Ｂ）。
あるいは、図１４に示したように、接着層Ｂが、半導体層１０Ｓよりも狭まり、半導体層１０Ｓと仮基板３３との間に空隙が生じていてもよい。接着層Ｂは、半導体層１０Ｓと同じ大きさにエッチングされてもよい。
図１５に示したように、半導体層１０Ｓのエッチングの際に、接着層Ｂはエッチングされなくてもよい。
以降図１６Ｅまでは、複数のチップ状態の半導体層１０Ｓのうち、１つの半導体層１０Ｓを図示する。図１６Ｆ以降は、図１４，図１５等と同様に、複数のチップ状態の半導体層１０Ｓのうち、２つの半導体層１０Ｓを図示する。
半導体層１０Ｓを成形した後、図１６Ａに示したように、半導体層１０Ｓに、画素Ｐ毎に拡散領域１２Ａを形成する。これにより、素子分離がなされる。拡散領域１２Ａの形成には、例えば、絶縁膜１７Ａをハードマスクとして用いる。具体的には、半導体層１０Ｓの上面（仮基板３３との接合面と反対の面）および側面を覆うように絶縁膜１７Ａを成膜した後、半導体層１０Ｓの上面を覆う絶縁膜１７Ａにエッチングにより開口１７Ｈを形成する。その後、絶縁膜１７Ａをハードマスクとしてｐ型不純物の気相拡散を行う。これにより選択的な領域に拡散領域１２Ａが形成される。拡散深さは、例えば、数百ｎｍであり、略等方拡散される。拡散領域１２Ａは、固相拡散やレジストマスクを用いてイオンインプラテーション等により形成するようにしてもよい。ここでは、大口径の仮基板３３上に設けられた半導体層１０Ｓに拡散領域１２Ａを形成するので、画素Ｐを微細化することが可能となる。
半導体層１０Ｓに拡散領域１２Ａを設けた後、図１６Ｂに示したように、半導体層１０Ｓ上に、第１電極１１となる金属膜１１Ａ（例えば、チタン（Ｔｉ）／タングステン（Ｗ）の積層膜）を成膜する。金属膜１１Ａは、例えば、ＣＶＤ法、ＰＶＤ法、ＡＬＤ法または蒸着法等を用いて成膜する。続いて、図１６Ｃに示したように、この金属膜１１Ａを、例えば、フォトリソグラフィおよびエッチングを用いてパターニングする。これにより、第１電極１１が形成される。このとき、半導体層１０Ｓの側面の少なくとも一部、具体的には、半導体層１０Ｓの側面を覆う絶縁膜１７Ａの少なくとも一部には、図１６Ｃに示したように、金属膜１１Ａが残存する。これにより、半導体層１０Ｓの側面のパッシベーション性が向上する。
第１電極１１を形成した後、図１６Ｄに示したように、仮基板３３の全面に、絶縁膜１７Ｂを成膜し、さらに埋込層１８を形成する。埋込層１８は、例えば、仮基板３３の全面に半導体層１０Ｓを埋め込むように絶縁材料を成膜した後、これをＣＭＰ（Chemical Mechanical Polishing）により平坦化して形成する。このとき、絶縁膜１７Ｂが平坦化処理のストッパとして機能し、過度の研磨を防ぐことができる。また、絶縁膜１７Ｂは、第１電極１１にコンタクト電極１９Ｅを接続する際のビア加工においてもストッパとして機能する。これにより、半導体層１０Ｓの周囲（周辺領域Ｒ２）および、半導体層１０Ｓの上面（仮基板３３から最も離れた面）を覆う埋込層１８が形成される。半導体層１０Ｓと仮基板３３との段差は、埋込層１８によって埋められるので、これらの段差に起因した製造工程の不具合の発生が抑えられる。
埋込層１８を形成した後、図１６Ｅに示したように、埋込層１８を間にして半導体層１０Ｓに対向する配線層１０Ｗを形成する。例えば、埋込層１８上に、層間絶縁膜１９Ａおよび層間絶縁膜１９Ｂをこの順に成膜した後、層間絶縁膜１９Ａ，１９Ｂの第１電極１１の拡幅部１１Ｙと対向する領域に、埋込層１８および絶縁膜１７Ｂを貫通する開口１９Ｈ１，１９Ｈ２を形成する。この層間絶縁膜１９Ａ，１９Ｂの開口１９Ｈ１，１９Ｈ２に、蒸着法，ＰＶＤ法またはメッキ法等により銅（Ｃｕ）膜を成膜した後、例えばＣＭＰ法を用いて銅膜の表面を研磨することによりコンタクト電極１９Ｅを形成する。例えば、このコンタクト電極１９Ｅの形成工程と同一工程で、周辺領域Ｒ２にはダミー電極１９ＥＤを形成する。ここでは、大口径の仮基板３３上に配線層１０Ｗを形成するので、大口径の基板用の種々の装置を用いることが可能となる。
配線層１０Ｗを形成した後、図１６Ｆに示したように、配線層１０Ｗを間にして、仮基板３３に読出回路基板２０を貼り合わせる。このとき、読出回路基板２０には、予め配線層２０Ｗを形成しておく。読出回路基板２０の配線層２０Ｗは、コンタクト電極２２Ｅ、ダミー電極２２ＥＤを有しており、読出回路基板２０を仮基板３３に貼り合わせる際には、例えば、配線層２０Ｗのコンタクト電極２２Ｅ、ダミー電極２２ＥＤと配線層１０Ｗのコンタクト電極１９Ｅ、ダミー電極１９ＥＤとがＣｕＣｕ接合される。より具体的には、素子領域Ｒ１では、コンタクト電極１９Ｅとコンタクト電極２２Ｅとが接合された接合面Ｓ２が形成され、周辺領域Ｒ２ではダミー電極１９ＥＤとダミー電極２２ＥＤとが接合された接合面Ｓ２が形成される。ここでは、素子基板１０の周辺領域Ｒ２も、読出回路基板２０に接合される。なお、図１および図１６Ｆ等では、コンタクト電極１９Ｅとコンタクト電極２２ＥとのＣｕＣＵ接合およびダミー電極１９ＥＤとダミー電極２２ＥＤとのＣｕＣｕ接合が完全に正対して接合されている例を示したが、接合が可能な範囲において一部がずれて接合されていてもよい。
仮基板３３に読出回路基板２０を貼り合わせた後、図１６Ｇに示したように、基板３３Ｓを除去する。基板３３Ｓは、例えば、機械研削，ウェットエッチングまたはドライエッチング等を用いることにより除去することができる。
基板３３Ｓを除去した後、図１６Ｈに示したように、絶縁層３３ＩＡおよび接着層Ｂ等も除去し、半導体層１０Ｓの表面を露出させる。このとき、半導体層１０Ｓの不要な層を除去するようにしてもよい。また、半導体層１０Ｓ開口部以外の絶縁層３３ＩＡまたは絶縁膜１７Ａ，１７Ｂを全部または一部残すようにしてもよく、あるいは、埋込層１８を途中まで掘り込んでもよい。
続いて、図１６Ｉに示したように、仮基板３３が除去されることにより露出された半導体層１０Ｓの面（配線層１０Ｗが設けられた面と反対の面）上に第２電極１５およびパッシベーション膜１６Ａをこの順に形成する。その後、図１６Ｊに示したように、貫通孔Ｈ１および導電膜１５Ｂおよびパッシベーション膜１６Ｂをこの順に形成する。これにより、第２電極１５と読出回路基板２０とが電気的に接続される。
最後に、図１６Ｋに示したように、素子基板１０を貫通し、読出回路基板２０のパッド電極２２Ｐに達する貫通孔Ｈ２を形成する。これにより、図１に示した受光素子１が完成する。
（１−３．受光素子の動作）
受光素子１では、パッシベーション膜１６Ａ，１６Ｂ、第２電極１５および第２コンタクト層１４を介して、光電変換層１３へ光（例えば可視領域および赤外領域の波長の光）が入射すると、この光が光電変換層１３において吸収される。これにより、光電変換層１３では正孔（ホール）および電子の対が発生する（光電変換される）。このとき、例えば第１電極１１に所定の電圧が印加されると、光電変換層１３に電位勾配が生じ、発生した電荷のうち一方の電荷（例えば正孔）が、信号電荷として拡散領域１２Ａに移動し、拡散領域１２Ａから第１電極１１へ収集される。この信号電荷が、コンタクト電極１９Ｅ，２２Ｅを通じて半導体基板２１に移動し、画素Ｐ毎に読み出される。
（１−４．作用・効果）
本実施の形態の受光素子１は、第１電極１１の、半導体層１０Ｓと電気的に接続される接続部１１Ｘ（絶縁膜１７Ａの開口１７Ｈ）の周囲の絶縁膜１７Ａ上に拡幅部１１Ｙを形成し、この拡幅部１１Ｙに、ビア１９Ｖを接続するようにした。これにより、第１電極１１とビア１９Ｖとのコンタクト性が向上する。以下、これについて説明する。
前述したように、近年、赤外領域に感度を有するイメージセンサ（赤外線センサ）が商品化されており、例えば、化合物半導体層と配線層とが積層された素子基板と回路基板とをＣｕＣｕ接合によって貼り合わせた半導体素子が報告されている。
このような半導体素子では、化合物半導体層の拡散領域と電極とが接する絶縁膜の開口部上に、電極と回路基板とを電気的に接続するための貫通配線が接続されるようになっている。このような構造の半導体素子では、この開口部や、電極と貫通配線との接続によって化合物半導体層に影響が生じ、電気特性が低下する虞がある。また、開口部上の電極には段差が形成されるため、電極と貫通配線との接触不良が生じやすいという課題がある。
これに対して本実施の形態では、第１電極１１の、半導体層１０Ｓと接している接続部１１Ｘの周囲の絶縁膜１７Ａ上に、接続部１１Ｘから延在する拡幅部１１Ｙを設け、この拡幅部１１Ｙに、コンタクト電極１９Ｅと接続されているビア１９Ｖを接続するようにした。これにより、第１電極１１とビア１９Ｖとのコンタクト性を向上させることが可能となる。
以上のように、本実施の形態の受光素子１では、第１電極１１の、絶縁膜１７Ａ上に設けられた拡幅部１１Ｙにコンタクト電極１９Ｅと接続されているビア１９Ｖを接続するようにしたので、第１電極１１とビア１９Ｖとのコンタクト性が向上する。また、第１電極１１と半導体層１０Ｓとを電気的に接続する開口１７Ｈの面積を縮小することができるため、暗電流の発生が低減される。即ち、電気特性を向上させることが可能となる。
更に、絶縁膜１７Ａ上に延在する拡幅部１１Ｙを非対称に形成し、より幅広な部位にビア１９Ｖを接続させることにより、ビア１９Ｖの径を大きくすることが可能となる。よって、第１電極１１とコンタクト電極１９Ｅとのコンタクト抵抗を低減することができる。よって、電気特性をさらに向上させることが可能となる。
以下、上記実施の形態に対する変形例（変形例１〜３）について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜２．変形例＞
（２−１．変形例１）
上記実施の形態では、半導体層１０Ｓの、配線層１０Ｗとの対向面および端面を絶縁膜１７Ａ，１７Ｂの２層で覆う例を示したが、半導体層１０Ｓの、配線層１０Ｗとの対向面および端面は、絶縁膜１７Ａのみで覆うようにしてもよい。図１７Ａ，図１７Ｂは、上記実施の形態の変形例１に係る受光素子１の製造工程を工程順に表したものである。
まず、上記実施の形態と同様にして、図１７Ａに示したように、半導体層１０Ｓの上面および側面を覆うように絶縁膜１７Ａを成膜した後、半導体層１０Ｓの上面を覆う絶縁膜１７Ａに、エッチングにより開口１７Ｈを形成する。続いて、絶縁膜１７Ａをハードマスクとしてｐ型不純物の気相拡散を行い、拡散領域１２Ａを形成する。拡散領域１２Ａを設けた後、上記実施の形態と同様にして、半導体層１０Ｓ上に、第１電極１１となる金属膜１１Ａを成膜し、例えば、フォトリソグラフィおよびエッチングにより、第１電極１１を形成する。このとき、半導体層１０Ｓの側面を覆う絶縁膜１７Ａの少なくとも一部には、金属膜１１Ａが残存する。その後、図１７Ｂに示したように、仮基板３３の全面に、埋込層１８を形成する。
（２−２．変形例２）
図１８Ａ〜図１８Ｆは、上記実施の形態の変形例２に係る受光素子１の製造工程を工程順に表したものである。
まず、上記実施の形態と同様にして、図１８Ａに示したように、仮基板３３上に、複数のチップ状態の半導体層１０Ｓを形成する。続いて、図１８Ｂに示したように、半導体層１０Ｓの上面（仮基板３３との接合面と反対の面）および側面を覆うように絶縁膜１７Ａを成膜する。次に、図１８Ｃに示したように、仮基板３３の全面に、埋込層１８を構成する絶縁膜１８Ａを成膜する。この後、絶縁膜１８Ａおよび絶縁膜１７ＡをＣＭＰにより半導体層１０Ｓの表面を露出させると共に、半導体層１０Ｓと仮基板３３との段差を埋める。
続いて、図１８Ｄに示したように、半導体層１０Ｓおよび層間絶縁膜１９Ａの全面に亘って絶縁膜１８Ｂを成膜し、エッチングにより開口１８Ｈを形成する。その後、絶縁膜１８Ｂをハードマスクとして、半導体層１０Ｓの第１コンタクト層１２にｐ型不純物の気相拡散を行う。これにより選択的な領域に拡散領域１２Ａが形成される。
半導体層１０Ｓに拡散領域１２Ａを設けた後、図１８Ｅに示したように、絶縁膜１８Ｂ上に、開口１８Ｈを埋め込むように、第１電極１１となる金属膜（例えば、チタン（Ｔｉ）／タングステン（Ｗ）の積層膜）を成膜し、例えば、フォトリソグラフィおよびエッチングを用いてパターニングして、第１電極１１を形成する。
第１電極１１を形成した後、図１８Ｆに示したように、絶縁膜１８Ｂおよび第１電極１１を覆う絶縁膜１７Ｂを成膜する。その後、上記実施の形態と同様にして、絶縁膜１７Ｂ上に、絶縁膜１８Ａ，１８Ｂと共に埋込層１８を構成する絶縁膜を成膜し、例えば、ＣＭＰにより表面を平坦化した後、配線層１０Ｗを形成し、読出回路基板２０を貼り合わせ、仮基板３３の除去等を順次行う。このように、上記受光素子１は、上記工程でも製造することができる。
なお、絶縁膜１８Ｂおよび第１電極１１を覆う絶縁膜１７Ｂは、上記変形例１と同様に、省略してもかまわない。即ち、絶縁膜１８Ｂおよび第１電極１１上に、直接、絶縁膜１８Ａ，１８Ｂと共に埋込層１８を構成する絶縁膜を成膜するようにしてもよい。
（２−３．変形例３）
図１９は、上記実施の形態の変形例３に係る受光素子（受光素子１Ａ）の断面構成を表したものである。この受光素子１Ａは、素子基板１０の光入射面Ｓ１（読出回路基板２０との対向面と反対面）にカラーフィルタ層４１およびオンチップレンズ（集光レンズ）４２を有している。この点を除き、受光素子１Ａは受光素子１と同様の構成および効果を有している。
例えば、受光素子１Ａでは、素子基板１０のパッシベーション膜１６上に、平坦化膜１６Ｃを間にして、例えば、ＲＧＢに対応するカラーフィルタ層４１およびオンチップレンズ４２がこの順に設けられている。カラーフィルタ層４１は、ＩＲ（Infrared）フィルタを含んでいてもよい。カラーフィルタ層４１を設けることにより、画素Ｐ毎に対応する波長の受光データを得ることができる。
オンチップレンズ４２は、受光素子１Ａに入射した光を光電変換層１３に集めるためのものである。オンチップレンズ４２は、例えば有機材料または酸化シリコン（ＳｉＯ2）等により構成されている。受光素子１Ａでは、周辺領域Ｒ２に埋込層１８が設けられているので、素子基板１０の素子領域Ｒ１と周辺領域Ｒ２との間の段差が小さくなり、あるいは、無くなり、平坦な光入射面Ｓ１が形成される。これにより、例えばフォトリソグラフィ工程を用いて、高い精度でオンチップレンズ４２を形成することが可能となる。例えば、カラーフィルタ層４１およびオンチップレンズ４２は、素子領域Ｒ１内で終端している。パッシベーション膜１６とカラーフィルタ層４１との間に配置された平坦化膜１６Ｃは、例えば、素子領域Ｒ１から周辺領域Ｒ２にわたって設けられており、周辺領域Ｒ２内で終端されている。カラーフィルタ層４１、オンチップレンズ４２および平坦化膜１６Ｃは、各々、素子領域Ｒ１内、または周辺領域Ｒ２内のいずれの位置で終端されていてもよい。
本変形例のように、素子基板１０の光入射面Ｓ１にカラーフィルタ層４１およびオンチップレンズ４２を設けるようにしてもよい。この場合にも、上記実施の形態と同等の効果を得ることができる。また、第２コンタクト層１４の膜厚を例えば５ｎｍ〜３００ｎｍとし、本変形例の構成とすることにより、色別の画素信号の読み出しも行うことが可能となる。更に、埋込層１８により平坦化された光入射面Ｓ１には、高い精度で容易にオンチップレンズ４２を形成することができる。
＜３．適用例＞
（適用例１）
図２０は、上記実施の形態において説明した受光素子１の素子構造を用いた撮像素子２の機能構成を表したものである。撮像素子２は、例えば赤外線イメージセンサであり、例えば受光素子１に設けられた素子領域Ｒ１と、この素子領域Ｒ１を駆動する回路部１３０とを有している。回路部１３０は、例えば行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２を有している。
素子領域Ｒ１は、例えば行列状に２次元配置された複数の画素Ｐ（受光素子１）を有している。画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（例えば、行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動
線Ｌreadは、画素Ｐからの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。
行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、素子領域Ｒ１の各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通し
て水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けら
れたアンプや水平選択スイッチ等によって構成されている。
列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が
順番に水平信号線１３５に出力され、当該水平信号線１３５を通して図示しない信号処理部等へ入力される。
この撮像素子２では、図２１に示したように、例えば、素子領域Ｒ１を有する素子基板１０と、回路部１３０を有する読出回路基板２０とが積層されている。但し、このような構成に限定されず、回路部１３０は、素子領域Ｒ１と同一の基板上に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、回路部１３０は、ケーブル等により接続された他の基板に形成されていてもよい。
システム制御部１３２は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像素子２の内部情報などのデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４などの駆動制御を行う。
（適用例２）
上述の撮像素子２は、例えば赤外領域を撮像可能なカメラなど、様々なタイプの電子機器に適用することができる。図２２に、その一例として、電子機器３（カメラ）の概略構成を示す。この電子機器３は、例えば静止画または動画を撮影可能なカメラであり、撮像素子２と、光学系（光学レンズ）２１０と、シャッタ装置２１１と、撮像素子２およびシャッタ装置２１１を駆動する駆動部２１３と、信号処理部２１２とを有する。
光学系２１０は、被写体からの像光（入射光）を撮像素子２へ導くものである。この光学系２１０は、複数の光学レンズから構成されていてもよい。シャッタ装置２１１は、撮像素子２への光照射期間および遮光期間を制御するものである。駆動部２１３は、撮像素子２の転送動作およびシャッタ装置２１１のシャッタ動作を制御するものである。信号処理部２１２は、撮像素子２から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モ
ニタ等に出力される。
更に、本実施の形態等において説明した受光素子１は、下記電子機器にも適用することが可能である。
＜４．応用例＞
＜内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２３は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２３では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２４は、図２３に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、検出精度が向上する。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２６は、撮像部１２０３１の設置位置の例を示す図である。
図２６では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
以上、実施の形態、変形例１〜３および適用例ならびに応用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した受光素子の層構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。例えば、上記実施の形態では、第１コンタクト層１２、光電変換層１３および第２コンタクト層１４により半導体層１０Ｓを構成する場合について説明したが、半導体層１０Ｓは光電変換層１３を含んでいればよい。例えば、第１コンタクト層１２および第２コンタクト層１４を設けなくてもよく、あるいは、他の層を含んでいてもよい。
更に、上記実施の形態では、便宜上、信号電荷が正孔である場合について説明したが、信号電荷は電子であってもよい。例えば、拡散領域がｎ型の不純物を含んでいてもよい。
加えて、上記実施の形態では、本技術の半導体素子の一具体例の受光素子を説明したが、本技術の半導体素子は受光素子以外であってもよい。例えば、本技術の半導体素子は、発光素子であってもよい。
また、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
なお、本開示は、以下のような構成であってもよい。以下の構成の本技術によれば、第１電極の、半導体層と電気的に接続される開口の周囲の絶縁層上に設けられた拡幅部に貫通配線を接続するようにしたので、第１電極と貫通配線とのコンタクト性が向上する。よって、電気特性を向上させることが可能となる。
（１）
配線層と化合物半導体材料を含む半導体層とが積層して設けられた素子基板と、
前記配線層を間にして前記半導体層に対向し、前記配線層を介して前記半導体層に電気的に接続された読出回路基板と、
少なくとも前記半導体層の前記配線層側の一の面を覆うと共に、一部に前記半導体層が露出する開口を有する絶縁膜と、
前記開口内において前記半導体層と電気的に接続される接続部および前記絶縁膜上に延在する拡幅部を有する第１電極と、
一端が前記第１電極の前記拡幅部に接続され、他端が前記配線層内の配線と電気的に接続されている貫通配線と
を備えた半導体素子。
（２）
前記拡幅部は、平面視において、前記開口の周囲の前記絶縁膜上に非対称に延在する略平坦面を有し、
前記貫通配線は、より幅広な前記拡幅部の略平坦面に接続されている、前記（１）に記載の半導体素子。
（３）
前記配線層は、前記読出回路基板と対向する表面に露出する１または複数の第１のコンタクト電極を有し、
前記貫通配線は、前記第１のコンタクト電極と電気的に接続されている、前記（１）または（２）に記載の半導体素子。
（４）
前記読出回路基板は、前記素子基板との対向面に露出する１または複数の第２のコンタクト電極を有し、
前記素子基板と前記読出回路基板とは、前記第１のコンタクト電極と前記第２のコンタクト電極とを介して接合されている、前記（３）に記載の半導体素子。
（５）
前記絶縁膜は、前記半導体層の前記一の面から側面にかけて延在している、前記（１）乃至（４）のうちのいずれかに記載の半導体素子。
（６）
前記半導体層の側面の少なくとも一部に、前記絶縁膜を間にして金属膜を有する、前記（５）に記載の半導体素子。
（７）
前記素子基板は、前記配線層と前記半導体層とが積層された素子領域と、前記素子領域の外側に周辺領域を有し、
前記周辺領域には、前記読出回路基板に達する貫通孔が設けられている、前記（１）乃至（６）のうちのいずれかに記載の半導体素子。
（８）
前記素子基板は、前記半導体層を間にして前記第１電極に対向する第２電極をさらに有し、
前記第２電極は、前記貫通孔を介して前記読出回路基板と電気的に接続されている、前記（７）に記載の半導体素子。
（９）
前記化合物半導体材料は、赤外領域の波長の光を吸収する、前記（１）乃至（８）のうちのいずれかに記載の半導体素子。
（１０）
前記半導体層は、ＩＩＩ−Ｖ族半導体材料を含んで構成されている、前記（１）乃至（９）のうちのいずれかに記載の半導体素子。
（１１）
前記化合物半導体材料は、ＩｎＧａＡｓ，ＩｎＡｓＳｂ，ＩｎＡｓ，ＩｎＳｂおよびＨｇＣｄＴｅのうちのいずれか１つである、前記（１）乃至（１０）のうちのいずれかに記載の半導体素子。
（１２）
配線層と化合物半導体材料を含む半導体層とが積層して設けられた素子基板と、
前記配線層を間にして前記半導体層に対向し、前記配線層を介して前記半導体層に電気的に接続された読出回路基板と、
少なくとも前記半導体層の前記配線層側の一の面を覆うと共に、一部に前記半導体層が露出する開口を有する絶縁膜と、
前記開口内において前記半導体層と電気的に接続される接続部および前記絶縁膜上に延在する拡幅部を有する第１電極と、
一端が前記第１電極の前記拡幅部に接続され、他端が前記配線層内の配線と電気的に接続されている貫通配線と
を備えた半導体素子を有する電子機器。
１…受光素子、２…撮像素子、３…電子機器、１０…素子基板、１０Ｓ…半導体層、１０Ｗ…配線層、１１…第１電極、１１Ｃ…凹部、１１Ｘ…接続部、１１Ｙ…拡幅部、１２…第１コンタクト層、１２Ａ…拡散領域、１３…光電変換層、１４…第２コンタクト層、１５…第２電極、１６…パッシベーション膜、１７Ａ，１７Ｂ，１８Ａ，１８Ｂ…絶縁膜、１７Ｈ，１８Ｈ，１９Ｈ１，１９Ｈ２…開口、１８…埋込層、１８Ｖ，２２Ｖ…貫通電極、１９Ａ，１９Ｂ，２２Ａ，２Ｂ…層間絶縁膜、１９Ｅ，２２Ｅ…コンタクト電極、１９ＥＤ，２２ＥＤ…ダミー電極、２０…読出回路基板、２１…半導体基板、２２ＣＢ…配線、２２Ｐ…パッド電極、３１…成長基板、３２…絶縁層、３３…仮基板、４１…カラーフィルタ層、４２…オンチップレンズ、５１Ｓ…シリコン層、Ｂ…接着層、Ｈ１，Ｈ２…貫通孔、Ｐ…画素、Ｒ１…素子領域、Ｒ２…周辺領域、Ｓ１…光入射面、Ｓ２…接合面。

Claims (12)

  1. 配線層と化合物半導体材料を含む半導体層とが積層して設けられた素子基板と、
    前記配線層を間にして前記半導体層に対向し、前記配線層を介して前記半導体層に電気的に接続された読出回路基板と、
    少なくとも前記半導体層の前記配線層側の一の面を覆うと共に、一部に前記半導体層が露出する開口を有する絶縁膜と、
    前記開口内において前記半導体層と電気的に接続される接続部および前記絶縁膜上に延在する拡幅部を有する第１電極と、
    一端が前記第１電極の前記拡幅部に接続され、他端が前記配線層内の配線と電気的に接続されている貫通配線と
    を備えた半導体素子。
  2. 前記拡幅部は、平面視において、前記開口の周囲の前記絶縁膜上に非対称に延在する略平坦面を有し、
    前記貫通配線は、より幅広な前記拡幅部の略平坦面に接続されている、請求項１に記載の半導体素子。
  3. 前記配線層は、前記読出回路基板と対向する表面に露出する１または複数の第１のコンタクト電極を有し、
    前記貫通配線は、前記第１のコンタクト電極と電気的に接続されている、請求項１に記載の半導体素子。
  4. 前記読出回路基板は、前記素子基板との対向面に露出する１または複数の第２のコンタクト電極を有し、
    前記素子基板と前記読出回路基板とは、前記第１のコンタクト電極と前記第２のコンタクト電極とを介して接合されている、請求項３に記載の半導体素子。
  5. 前記絶縁膜は、前記半導体層の前記一の面から側面にかけて延在している、請求項１に記載の半導体素子。
  6. 前記半導体層の側面の少なくとも一部に、前記絶縁膜を間にして金属膜を有する、請求項５に記載の半導体素子。
  7. 前記素子基板は、前記配線層と前記半導体層とが積層された素子領域と、前記素子領域の外側に周辺領域を有し、
    前記周辺領域には、前記読出回路基板に達する貫通孔が設けられている、請求項１に記載の半導体素子。
  8. 前記素子基板は、前記半導体層を間にして前記第１電極に対向する第２電極をさらに有し、
    前記第２電極は、前記貫通孔を介して前記読出回路基板と電気的に接続されている、請求項７に記載の半導体素子。
  9. 前記化合物半導体材料は、赤外領域の波長の光を吸収する、請求項１に記載の半導体素子。
  10. 前記半導体層は、ＩＩＩ−Ｖ族半導体材料を含んで構成されている、請求項１に記載の半導体素子。
  11. 前記化合物半導体材料は、ＩｎＧａＡｓ，ＩｎＡｓＳｂ，ＩｎＡｓ，ＩｎＳｂおよびＨｇＣｄＴｅのうちのいずれか１つである、請求項１に記載の半導体素子。
  12. 配線層と化合物半導体材料を含む半導体層とが積層して設けられた素子基板と、
    前記配線層を間にして前記半導体層に対向し、前記配線層を介して前記半導体層に電気的に接続された読出回路基板と、
    少なくとも前記半導体層の前記配線層側の一の面を覆うと共に、一部に前記半導体層が露出する開口を有する絶縁膜と、
    前記開口内において前記半導体層と電気的に接続される接続部および前記絶縁膜上に延在する拡幅部を有する第１電極と、
    一端が前記第１電極の前記拡幅部に接続され、他端が前記配線層内の配線と電気的に接続されている貫通配線と
    を備えた半導体素子を有する電子機器。
JP2019219712A 2019-12-04 2019-12-04 半導体素子および電子機器 Pending JP2021089978A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2019219712A JP2021089978A (ja) 2019-12-04 2019-12-04 半導体素子および電子機器
US17/781,908 US20230022127A1 (en) 2019-12-04 2020-11-27 Semiconductor element and electronic apparatus
CN202080069046.2A CN114467177A (zh) 2019-12-04 2020-11-27 半导体元件和电子设备
PCT/JP2020/044311 WO2021112013A1 (en) 2019-12-04 2020-11-27 Semiconductor element and electronic apparatus
EP20824700.7A EP4070379A1 (en) 2019-12-04 2020-11-27 Semiconductor element and electronic apparatus
TW109141795A TW202137532A (zh) 2019-12-04 2020-11-27 半導體元件和電子設備
KR1020227004278A KR20220109380A (ko) 2019-12-04 2020-11-27 반도체 소자 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019219712A JP2021089978A (ja) 2019-12-04 2019-12-04 半導体素子および電子機器

Publications (1)

Publication Number Publication Date
JP2021089978A true JP2021089978A (ja) 2021-06-10

Family

ID=73835675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019219712A Pending JP2021089978A (ja) 2019-12-04 2019-12-04 半導体素子および電子機器

Country Status (7)

Country Link
US (1) US20230022127A1 (ja)
EP (1) EP4070379A1 (ja)
JP (1) JP2021089978A (ja)
KR (1) KR20220109380A (ja)
CN (1) CN114467177A (ja)
TW (1) TW202137532A (ja)
WO (1) WO2021112013A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024090095A1 (en) 2022-10-28 2024-05-02 Sony Semiconductor Solutions Corporation Photodetection device and electronic equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117486A1 (en) * 2011-06-30 2014-05-01 Panasonic Corporation Solid-state image pickup device
WO2016129406A1 (ja) * 2015-02-09 2016-08-18 ソニー株式会社 撮像素子、および電子装置
WO2017122538A1 (ja) * 2016-01-13 2017-07-20 ソニー株式会社 光電変換素子および撮像素子ならびに電子機器
WO2018194030A1 (ja) * 2017-04-19 2018-10-25 ソニーセミコンダクタソリューションズ株式会社 半導体素子およびその製造方法、並びに電子機器
WO2019131134A1 (ja) * 2017-12-28 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078245A (ja) * 2016-11-11 2018-05-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117486A1 (en) * 2011-06-30 2014-05-01 Panasonic Corporation Solid-state image pickup device
WO2016129406A1 (ja) * 2015-02-09 2016-08-18 ソニー株式会社 撮像素子、および電子装置
WO2017122538A1 (ja) * 2016-01-13 2017-07-20 ソニー株式会社 光電変換素子および撮像素子ならびに電子機器
WO2018194030A1 (ja) * 2017-04-19 2018-10-25 ソニーセミコンダクタソリューションズ株式会社 半導体素子およびその製造方法、並びに電子機器
WO2019131134A1 (ja) * 2017-12-28 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024090095A1 (en) 2022-10-28 2024-05-02 Sony Semiconductor Solutions Corporation Photodetection device and electronic equipment

Also Published As

Publication number Publication date
TW202137532A (zh) 2021-10-01
US20230022127A1 (en) 2023-01-26
CN114467177A (zh) 2022-05-10
WO2021112013A1 (en) 2021-06-10
EP4070379A1 (en) 2022-10-12
KR20220109380A (ko) 2022-08-04

Similar Documents

Publication Publication Date Title
JP7211935B2 (ja) 半導体素子およびその製造方法、並びに電子機器
KR102653046B1 (ko) 수광 소자 및 전자 기기
WO2018105359A1 (en) Light-receiving device, imaging device, and electronic apparatus
WO2018088284A1 (ja) 固体撮像素子および製造方法、並びに電子機器
JPWO2020137283A1 (ja) 半導体素子
JPWO2020137285A1 (ja) 撮像素子および撮像素子の製造方法
JP2024012345A (ja) 半導体素子およびその製造方法
WO2021112013A1 (en) Semiconductor element and electronic apparatus
WO2021111893A1 (en) Semiconductor element and electronic apparatus
WO2020189179A1 (ja) 受光素子および受光素子の製造方法ならびに撮像装置
WO2020137282A1 (ja) 撮像素子および電子機器
WO2020059495A1 (ja) 撮像素子、半導体素子および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240325