JPWO2020137283A1 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JPWO2020137283A1
JPWO2020137283A1 JP2020562934A JP2020562934A JPWO2020137283A1 JP WO2020137283 A1 JPWO2020137283 A1 JP WO2020137283A1 JP 2020562934 A JP2020562934 A JP 2020562934A JP 2020562934 A JP2020562934 A JP 2020562934A JP WO2020137283 A1 JPWO2020137283 A1 JP WO2020137283A1
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020562934A
Other languages
English (en)
Inventor
大介 伊藤
賢一 村田
利彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020137283A1 publication Critical patent/JPWO2020137283A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14649Infrared imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/9202Forming additional connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の一実施形態の第1の半導体素子は、配線層と化合物半導体材料を含む第1半導体層とが積層して設けられた素子領域、および素子領域の外側の周辺領域を有する素子基板と、配線層を間にして第1半導体層に対向し、配線層を介して第1半導体層に電気的に接続された読出回路基板と、配線層に設けられると共に、第1半導体層に電気的に接続された第1電極と、第1半導体層を間にして第1電極に対向する第2電極と、第2電極上に設けられると共に、非還元性を有する絶縁層とを備える。

Description

本開示は、例えば赤外線センサ等に用いられる半導体素子に関する。
近年、赤外領域に感度を有するイメージセンサ(赤外線センサ)が商品化されている。例えば、特許文献1に記載されているように、この赤外線センサに用いられる半導体素子では、例えばInGaAs(インジウムガリウム砒素)等のIII−V族半導体を含む光電変換層が用いられ、この光電変換層において、赤外線が吸収されることで電荷が発生する(光電変換が行われる)。
特許文献1では、InP(インジウムリン)により構成された成長基板上に、エピタキシャル成長させたInGaAsを、光電変換層として用いている。
特表2014−521216号公報
ところで、このような半導体素子では、製造歩留まりの向上が求められている。
製造歩留まりを向上させることが可能な半導体素子を提供することが望ましい。
本開示の一実施の形態に係る第1の半導体素子は、配線層と化合物半導体材料を含む第1半導体層とが積層して設けられた素子領域、および素子領域の外側の周辺領域を有する素子基板と、配線層を間にして第1半導体層に対向し、配線層を介して第1半導体層に電気的に接続された読出回路基板と、配線層に設けられると共に、第1半導体層に電気的に接続された第1電極と、第1半導体層を間にして第1電極に対向する第2電極と、第2電極上に設けられると共に、非還元性を有する絶縁層とを備えたものである。
本開示の一実施の形態に係る第1の半導体素子では、光透過性を有する第2電極上に、非還元性を有する絶縁層を設けるようにした。これにより、第2電極と絶縁層との密着性が向上する。
本開示の一実施の形態に係る第2の半導体素子は、配線層と化合物半導体材料を含む第1半導体層とが積層して設けられた素子領域、および素子領域の外側の周辺領域を有する素子基板と、配線層を間にして第1半導体層に対向し、配線層を介して第1半導体層に電気的に接続された読出回路基板と、配線層に設けられると共に、第1半導体層に電気的に接続された第1電極と、第1半導体層を間にして第1電極に対向する第2電極と、第2電極上に設けられると共に、素子領域の周辺領域の近傍に開口を有する絶縁層と、絶縁層の上方に設けられると共に、開口を介して第2電極と電気的に接続されるアルミニウム(Al)を含む導電膜とを備えたものである。
本開示の一実施の形態に係る第2の半導体素子では、絶縁層上に設けられ、素子領域の周辺領域近傍に設けられた開口を介して第2電極と電気的に接続される導電膜を、アルミニウム(Al)を用いて形成することより、導電膜の厚みを削減する。
本開示の一実施の形態に係る第3の半導体素子は、配線層と化合物半導体材料を含む第1半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、配線層を間にして第1半導体層に対向し、配線層を介して第1半導体層に電気的に接続された読出回路基板と、配線層に設けられると共に、第1半導体層に電気的に接続された第1電極と、第1半導体層を間にして第1電極に対向する第2電極と、第2電極上に設けられると共に、素子領域の周辺領域の近傍に開口を有する絶縁層と、絶縁層の上方に設けられると共に、開口を介して第2電極と電気的に接続される導電膜と、導電膜上に設けられると共に、ブラックレジストからなる遮光膜とを備えたものである。
本開示の一実施の形態に係る第3の半導体素子では、絶縁層上に設けられ、素子領域の周辺領域近傍に設けられた開口を介して第2電極と電気的に接続される導電膜上に、さらにブラックレジストからなる遮光膜を設けることにより、導電膜の厚みを削減する。
本開示の第1の実施の形態に係る受光素子の構成の一例を表す断面模式図である。 図1に示した受光素子の全体の概略構成を表す平面模式図である。 本開示の第1の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 図3に示した受光素子の構成の他の構成例を表す断面模式図である。 本開示の第1の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 本開示の第1の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 図1に示した受光素子の製造方法の一工程を説明するための断面模式図である。 図7Aに続く工程を表す断面模式図である。 図7Bに続く工程を表す断面模式図である。 図7Cの工程の一例を表す平面模式図である。 図8に示した半導体層の構成の他の例(1)を表す平面模式図である。 図8に示した半導体層の構成の他の例(2)を表す平面模式図である。 図10Aに示したB−B線に沿った断面構成を表す模式図である。 図7Cに続く工程を表す断面模式図である。 図11Aに続く工程を表す断面模式図である。 図11Aに示した工程の平面構成の一例を表す模式図である。 図11Bに示した工程の平面構成の一例を表す模式図である。 図11Aに示した工程の平面構成の他の例(1)を表す模式図である。 図11Bに示した工程の平面構成の他の例(1)を表す模式図である。 図11Aに示した工程の平面構成の他の例(2)を表す模式図である。 図11Bに示した工程の平面構成の他の例(2)を表す模式図である。 図11Bに示した工程の他の例(1)を表す断面模式図である。 図11Bに示した工程の他の例(2)を表す断面模式図である。 図11Bに続く工程を表す断面模式図である。 図17Aに続く工程を表す断面模式図である。 図17Bに続く工程を表す断面模式図である。 図17Cに続く工程を表す断面模式図である。 図17Dに続く工程を表す断面模式図である。 図17Eに続く工程を表す断面模式図である。 図17Fに続く工程を表す断面模式図である。 図17Gに続く工程を表す断面模式図である。 図17Hに続く工程を表す断面模式図である。 図17Iに続く工程を表す断面模式図である。 本開示の第2の実施の形態に係る受光素子の構成を表す断面模式図である。 各金属における波長と透過率との関係を表す特性図である。 各種導電膜における波長と反射率との関係を表す特性図である。 各種導電膜の膜厚とSi基板の反り量との関係を表す特性図である。 本開示の第3の実施の形態に係る受光素子の構成の一例を表す断面模式図である。 本開示の第3の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 本開示の第3の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 本開示の第3の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 本開示の変形例1に係る受光素子の構成の他の例を表す断面模式図である。 図26に示した受光素子の製造方法の一工程を説明するための断面模式図である。 図27Aに続く工程を表す断面模式図である。 図27Bに示した工程の他の例(1)を表す断面模式図である。 図27Bに示した工程の他の例(2)を表す断面模式図である。 図27Bに続く工程を表す断面模式図である。 図30Aに続く工程を表す断面模式図である。 本開示の変形例2に係る受光素子の概略構成を表す断面模式図である。 本開示の変形例3に係る受光素子の製造方法の一工程を説明するための断面模式図である。 図32Aに続く工程を表す断面模式図である。 図32Bに続く工程を表す断面模式図である。 図32Cに続く工程を表す断面模式図である。 図32Dに続く工程を表す断面模式図である。 図32Eに続く工程を経て完成した受光素子の要部の構成を表す断面模式図である。 図32Eに示した一部を拡大して表す断面模式図(1)である。 図33に示した一部を拡大して表す断面模式図(1)である。 図34Aに示した開口の形状の他の例を表す断面模式図である。 図32Eに示した一部を拡大して表す断面模式図(2)である。 図33に示した一部を拡大して表す断面模式図(2)である。 図35Aに示した開口の形状の他の例を表す断面模式図である。 図32Eに示した一部を拡大して表す断面模式図(3)である。 図33に示した一部を拡大して表す断面模式図(3)である。 図36Aに示した開口の形状の他の例を表す断面模式図である。 図32Eに示した一部を拡大して表す断面模式図(4)である。 本開示の変形例4に係る受光素子の構成の一例を表す断面模式図である。 本開示の変形例4に係る受光素子の構成の他の例を表す断面模式図である。 本開示の変形例5に係る受光素子の構成の一例を表す断面模式図である。 撮像素子を用いた電子機器(カメラ)の一例を表す機能ブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びCCUの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本開示における実施の形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
1.第1の実施の形態(第2電極上に非還元層を有する受光素子の例)
1−1.受光素子の構成
1−2.受光素子の製造方法
1−3.受光素子の動作
1−4.作用・効果
2.第2の実施の形態(Alを含む導電材料を用いて導電膜を形成した例)
3.第3の実施の形態(導電膜上にブラックレジストを形成した例)
4.変形例1
5.変形例2
6.変形例3
7.変形例4
8.変形例5
9.適用例1(撮像素子の例)
10.適用例2(電子機器の例)
11.応用例1(内視鏡手術システムへの応用例)
12.応用例2(移動体への応用例)
<1.第1の実施の形態>
図1は、本開示の第1の実施の形態に係る半導体素子(受光素子1)の断面構成の一例を模式的に表したものである。図2は、図1に示した受光素子1の全体の平面構成を模式的に表したものである。なお、図1は、図2に示したI−I線における断面構成を示している。受光素子1は、例えばIII−V族半導体等の化合物半導体材料を用いた赤外線センサ等に適用されるものであり、例えば、可視領域(例えば380nm以上780nm未満)〜短赤外領域(例えば780nm以上2400nm未満)の波長の光に、光電変換機能を有するものである。この受光素子1には、例えば2次元配置された複数の受光単位領域(画素P)が設けられている。図1には、3つの画素Pに相当する部分の断面構成について示している。
(1−1.受光素子の構成)
受光素子1は、図2に示したように、中央部の素子領域R1と、素子領域R1の外側に設けられ、素子領域R1を囲む周辺領域R2とを有している。受光素子1は、素子領域R1から周辺領域R2にわたって設けられた導電膜15Bを有している。この導電膜15Bは、素子領域R1の中央部に対向する領域に開口を有している。
受光素子1は、図1に示したように、素子基板10および読出回路基板20の積層構造を有している。素子基板10の一方の面は光入射面(光入射面S1)であり、光入射面S1と反対の面(他方の面)が、読出回路基板20との接合面(接合面S2)である。
素子基板10は、読出回路基板20に近い位置にから、配線層10W、第1電極11、半導体層10S(第1半導体層)、第2電極15およびパッシベーション膜16A,16Bをこの順に有している。半導体層10Sの配線層10Wとの対向面および端面(側面)は、絶縁膜17により覆われている。読出回路基板20は、いわゆるROIC(Readout integrated circuit)であり、素子基板10の接合面S2に接する配線層20Wおよび多層配線層22Cと、この配線層20Wおよび多層配線層22Cを間にして素子基板10に対向する半導体基板21とを有している。
素子基板10は素子領域R1に半導体層10Sを有している。換言すれば、半導体層10Sが設けられた領域が、受光素子1の素子領域R1である。素子領域R1のうち、導電膜15Bから露出された領域(導電膜15Bの開口に対向する領域)が、受光領域である。素子領域R1のうち、周辺領域R2近傍の導電膜15Bで覆われた領域は、OPB(Optical Black)領域R1Bである。OPB領域R1Bは、受光領域を囲むように設けられている。OPB領域R1Bは、黒レベルの画素信号を得るために用いられる。素子基板10は、周辺領域R2に、絶縁膜17と共に埋込層18を有している。周辺領域R2には、素子基板10を貫通し、読出回路基板20に達する貫通孔H1,H2が設けられている。受光素子1では、素子基板10の光入射面S1から、パッシベーション膜16A,16B、第2電極15および第2コンタクト層14を介して半導体層10Sに光が入射するようになっている。半導体層10Sで光電変換された信号電荷は、第1電極11および配線層10Wを介して移動し、読出回路基板20で読み出される。以下、各部の構成について説明する。
配線層10Wは、素子領域R1および周辺領域R2にわたって設けられ、読出回路基板20との接合面S2を有している。受光素子1では、この素子基板10の接合面S2が素子領域R1および周辺領域R2に設けられ、例えば素子領域R1の接合面S2と周辺領域R2の接合面S2とは、同一平面を構成している。後述するように、受光素子1では、埋込層18を設けることにより周辺領域R2の接合面S2が形成される。
配線層10Wは、例えば層間絶縁膜19A,19B中に、コンタクト電極19Eおよびダミー電極19EDを有している。例えば、読出回路基板20側に層間絶縁膜19Bが、第1コンタクト層12側に層間絶縁膜19Aが配置され、これら層間絶縁膜19A,19Bが積層して設けられている。層間絶縁膜19A,19Bは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン(SiN),酸化アルミニウム(Al23),酸化ケイ素(SiO2)および酸化ハフニウム(HfO2)等が挙げられる。層間絶縁膜19A,19Bを同一の無機絶縁材料により構成するようにしてもよい。
コンタクト電極19Eは、例えば、素子領域R1に設けられている。このコンタクト電極19Eは、第1電極11と読出回路基板20とを電気的に接続するためのものであり、素子領域R1に画素P毎に設けられている。隣り合うコンタクト電極19Eは、埋込層18および層間絶縁膜19A,19Bにより電気的に分離されている。コンタクト電極19Eは、例えば銅(Cu)パッドにより構成されており、接合面S2に露出されている。ダミー電極19EDは、例えば、周辺領域R2に設けられている。このダミー電極19EDは、後述の配線層20Wのダミー電極22EDに接続されている。このダミー電極19EDおよびダミー電極22EDを設けることにより、周辺領域R2の強度を向上させることが可能となる。ダミー電極19EDは、例えば、コンタクト電極19Eと同一工程で形成されている。ダミー電極19EDは、例えば銅(Cu)パッドにより構成されており、接合面S2に露出されている。
コンタクト電極19Eと半導体層10Sとの間に設けられた第1電極11は、光電変換層13で発生した信号電荷(正孔または電子、以下便宜上、信号電荷が正孔であるとして説明する。)を読み出すための電圧が供給される電極(アノード)であり、素子領域R1に画素P毎に設けられている。第1電極11は、絶縁膜17の開口を埋め込むように設けられ、半導体層10S(より具体的には、後述の拡散領域12A)に接している。第1電極11は、例えば、絶縁膜17の開口よりも大きく、第1電極11の一部は、埋込層18に設けられている。即ち、第1電極11の上面(半導体層10S側の面)は、拡散領域12Aに接し、第1電極11の下面および側面の一部は埋込層18に接している。隣り合う第1電極11は、絶縁膜17および埋込層18により電気的に分離されている。
第1電極11は、例えば、チタン(Ti),タングステン(W),窒化チタン(TiN),白金(Pt),金(Au),ゲルマニウム(Ge),パラジウム(Pd),亜鉛(Zn),ニッケル(Ni)およびアルミニウム(Al)のうちのいずれかの単体、またはそれらのうちの少なくとも1種を含む合金により構成されている。第1電極11は、このような構成材料の単膜であってもよく、あるいは、2種以上を組み合わせた積層膜であってもよい。例えば、第1電極11は、チタンおよびタングステンの積層膜により構成されている。第1電極11の厚みは、例えば数十nm〜数百nmである。
半導体層10Sは、例えば、配線層10Wに近い位置から、第1コンタクト層12、光電変換層13および第2コンタクト層14を含んでいる。第1コンタクト層12、光電変換層13および第2コンタクト層14は、互いに同じ平面形状を有し、各々の端面は、平面視で同じ位置に配置されている。
第1コンタクト層12は、例えば、全ての画素Pに共通して設けられ、絶縁膜17と光電変換層13との間に配置されている。第1コンタクト層12は、隣り合う画素Pを電気的に分離するためのものであり、第1コンタクト層12には、例えば複数の拡散領域12Aが設けられている。第1コンタクト層12に、光電変換層13を構成する化合物半導体材料のバンドギャップよりも大きなバンドギャップの化合物半導体材料を用いることにより、暗電流を抑えることも可能となる。第1コンタクト層12には、例えばn型のInP(インジウムリン)を用いることができる。
第1コンタクト層12に設けられた拡散領域12Aは、互いに離間して配置されている。拡散領域12Aは、画素P毎に配置され、それぞれの拡散領域12Aに第1電極11が接続されている。OPB領域R1Bにも拡散領域12Aが設けられている。拡散領域12Aは、光電変換層13で発生した信号電荷を画素P毎に読み出すためのものであり、例えば、p型不純物を含んでいる。p型不純物としては、例えばZn(亜鉛)等が挙げられる。このように、拡散領域12Aと、拡散領域12A以外の第1コンタクト層12との間にpn接合界面が形成され、隣り合う画素Pが電気的に分離されるようになっている。拡散領域12Aは、例えば第1コンタクト層12の厚み方向に設けられ、光電変換層13の厚み方向の一部にも設けられている。
第1電極11と第2電極15との間、より具体的には、第1コンタクト層12と第2コンタクト層14との間の光電変換層13は、例えば、全ての画素Pに共通して設けられている。この光電変換層13は、所定の波長の光を吸収して、信号電荷を発生させるものであり、例えば、i型のIII−V族半導体などの化合物半導体材料により構成されている。光電変換層13を構成する化合物半導体材料としては、例えば、InGaAs(インジウムガリウム砒素),InAsSb(インジウム砒素アンチモン),InAs(インジウム砒素),InSb(インジムアンチモン)およびHgCdTe(水銀カドミウムテルル)等が挙げられる。Ge(ゲルマニウム)により光電変換層13を構成するようにしてもよい。光電変換層13では、例えば、可視領域から短赤外領域の波長の光の光電変換がなされるようになっている。
第2コンタクト層14は、例えば、全ての画素Pに共通して設けられている。この第2コンタクト層14は、光電変換層13と第2電極15との間に設けられ、これらに接している。第2コンタクト層14は、第2電極15から排出される電荷が移動する領域であり、例えば、n型の不純物を含む化合物半導体により構成されている。第2コンタクト層14には、例えば、n型のInP(インジウムリン)を用いることができる。
第2電極15は、例えば各画素Pに共通の電極として、第2コンタクト層14上(光入射側)に、第2コンタクト層14に接するように設けられている。第2電極15は、光電変換層13で発生した電荷のうち、信号電荷として用いられない電荷を排出するためのものである(カソード)。例えば、正孔が、信号電荷として第1電極11から読み出される場合には、この第2電極15を通じて例えば電子を排出することができる。第2電極15は、例えば赤外線などの入射光を透過可能な導電膜により構成されている。第2電極15には、例えば、ITO(Indium Tin Oxide)またはITiO(In23−TiO2)等を用いることができる。第2電極15は、例えば、後述する変形例4のように、隣り合う画素Pを仕切るように、格子状に設けられていてもよい。その場合、第2電極15には光透過性の低い導電材料を用いることが可能である。
パッシベーション膜16A,16Bは、第2電極15を光入射面S1側から覆っている。パッシベーション膜16A,16Bは、可視領域(例えば380nm以上780nm未満)〜短赤外領域(例えば780nm以上2400nm未満)の波長の光を吸収しない材料を用いて形成することが好ましい。パッシベーション膜16A,16Bは、同じ材料を用いて形成してもよいし、異なる材料を用いて形成するようにしてもよい。更に、パッシベーション膜16A,16Bは、反射防止機能を有していてもよい。パッシベーション膜16A,16Bは、例えばALD(Atomic Layer Deposition)法、CVD(Chemical Vapor Deposition)法、PVD(Physical Vapor Deposition)法または塗布法等により形成することができる。
パッシベーション膜16Aは、上記のように、第2電極15上に設けられており、例えば、周辺領域R2のチップ端Eまで延在している。パッシベーション膜16Aは、OPB領域R1Bに開口16Hを有している。開口16Hは、図2に示したように、例えば、受光領域を囲む額縁状に設けられている。開口16Hは、例えば平面視で四角形状または円状の孔であってもよい。このパッシベーション膜16Aの開口16Hにより、第2電極15に、後述する導電膜15Bが電気的に接続されている。
パッシベーション膜16Aは、非還元性を有する材料を用いて形成することが好ましい。非還元性を有する材料としては、例えば、酸化物(Mxy)、窒化物(Mxy)および酸窒化物(Mxyz)が挙げられる。Mは、ケイ素(Si),チタン(Ti),ハフニウム(Hf),ジルコニウム(Zr)およびイットリウム(Y)が挙げられる。x,y,zは1以上の整数である。なお、窒化シリコン(SiN)に関しては、還元性ガスを用いない成膜方法を用いることが望ましい。そのような成膜方法としては、例えばスパッタ法や塗布法等が挙げられる。パッシベーション膜16Aは、例えば、上記いずれかの材料からなる単層膜として形成してもよい。パッシベーション膜16Aを単層膜とする場合には、その単層膜は2.0g/cm3以上の膜密度を有することが好ましい。膜密度の上限は特に問わないが、例えば8.0g/cm3以下である。なお、膜密度は、薄膜の質量÷体積(g/cm3)で定義され、例えばXRR測定によって求められる。これにより、パッシベーション膜16Aに封止機能が付加される。パッシベーション膜16Aは、例えば、図3に示したような膜16A1および膜16A2がこの順に積層された積層膜として形成してもよい。パッシベーション膜16Aを積層膜とする場合には、第2電極15と直接接する膜16A1は、上記いずれかの材料を用いて形成することが好ましい。膜16A1の厚みは、例えば0.5nm以上である。膜16A2には、例えば窒化シリコン(SiN)や酸化アルミニウム(Al23)などの封止性の高い材料を用いることが好ましい。更に、パッシベーション膜16Aは、図4に示したように、第2電極15上に3層以上の膜16A1,16A2,16A3,16A4・・・16AXが積層された多層膜としてもよい。
パッシベーション膜16Bは、パッシベーション膜16Aおよび導電膜15Bを覆うように設けられており、例えば、パッシベーション膜16Aと同様に、周辺領域R2のチップ端Eまで延在している。パッシベーション膜16Bには、例えば窒化シリコン(SiN),酸化アルミニウム(Al23),酸化ケイ素(SiO2)および酸化タンタル(Ta23)等を用いることができる。なお、パッシベーション膜16Bでは、窒化シリコン(SiN)の成膜方法は特に問わず、スパッタ法および塗布法の他に、還元性ガスを用いるプラズマCVD法を用いて成膜した窒化シリコン(SiN)膜を用いても構わない。
絶縁膜17は、第1コンタクト層12と埋込層18との間に設けられると共に、第1コンタクト層12の端面、光電変換層13の端面、第2コンタクト層14の端面および第2電極15の端面を覆い、周辺領域R2ではパッシベーション膜16に接している。この絶縁膜17は、例えば、酸化シリコン(SiOX)または酸化アルミニウム(Al23)等の酸化物を含んで構成されている。複数の膜からなる積層構造により絶縁膜17を構成するようにしてもよい。絶縁膜17は、例えば酸窒化シリコン(SiON),炭素含有酸化シリコン(SiOC),窒化シリコン(SiN)およびシリコンカーバイド(SiC)などのシリコン(Si)系絶縁材料により構成するようにしてもよい。絶縁膜17の厚みは、例えば数十nm〜数百nmである。
導電膜15Bは、OPB領域R1Bから周辺領域R2の貫通孔H1にわたって設けられている。この導電膜15Bは、OPB領域R1Bに設けられたパッシベーション膜16Aの開口16Hで第2電極15に接すると共に、貫通孔H1を介して読出回路基板20の配線(後述の配線22CB)に接している。これにより、読出回路基板20から導電膜15Bを介して第2電極15に電圧が供給されるようになっている。導電膜15Bは、このような第2電極15への電圧供給経路として機能すると共に、遮光膜としての機能を有し、OPB領域R1Bを形成する。導電膜15Bは、例えば、タングステン(W),アルミニウム(Al),チタン(Ti),モリブデン(Mo),タンタル(Ta)または銅(Cu)を含む金属材料により構成されている。導電膜15B上にパッシベーション膜16Bが設けられていてもよい。
第2コンタクト層14の端部と第2電極15との間に、接着層Bが設けられていてもよい。この接着層Bは、後述するように、受光素子1を形成する際に用いられるものであり、半導体層10Sを仮基板(後述の図7Cの仮基板33)に接合する役割を担っている。接着層Bは、例えばテトラエトキシシラン(TEOS)または酸化シリコン(SiO2)等により構成されている。接着層Bは、例えば、半導体層10Sの端面よりも拡幅して設けられ、半導体層10Sと共に、埋込層18に覆われている。接着層Bと埋込層18との間には、絶縁膜17が設けられている。
図5および図6は、接着層Bの構成の他の例を表している。接着層Bは、周辺領域R2の広い領域にわたって設けられていてもよく、例えば、半導体層10S(素子領域R1)の縁近傍から、貫通孔H1と貫通孔H2との間まで延在していてもよい(図5)。あるいは、接着層Bは、半導体層10S(素子領域R1)の縁近傍から、チップ端(チップ端E)まで延在していてもよい(図6)。
埋込層18は、受光素子1の製造工程で、仮基板(後述の図7Cの仮基板33)と半導体層10Sとの段差を埋めるためのものである。詳細は後述するが、この埋込層18を形成することで、半導体層10Sと仮基板33との段差に起因した製造工程の不具合の発生が抑えられる。
周辺領域R2の埋込層18は、配線層10Wと絶縁膜17との間、および配線層10Wとパッシベーション膜16との間に設けられ、例えば、半導体層10Sの厚み以上の厚みを有している。ここでは、この埋込層18が半導体層10Sを囲んで設けられているので、半導体層10Sの周囲の領域(周辺領域R2)が形成される。これにより、この周辺領域R2に読出回路基板20との接合面S2を設けることができるようになっている。周辺領域R2に接合面S2が形成されていれば、埋込層18の厚みを小さくしてもよいが、埋込層18が半導体層10Sを厚み方向にわたって覆い、半導体層10Sの端面全面が埋込層18に覆われていることが好ましい。埋込層18が、絶縁膜17を介して半導体層10Sの端面全面を覆うことにより、半導体層10Sへの水分の浸入を効果的に抑えることができる。素子領域R1の埋込層18は、第1電極11を覆うように、半導体層10Sと配線層10Wとの間に設けられている。
接合面S2側の埋込層18の面は平坦化されており、周辺領域R2では、この平坦化された埋込層18の面に配線層10Wが設けられている。埋込層18には、例えば、酸化シリコン(SiOX),窒化シリコン(SiN),酸窒化シリコン(SiON),炭素含有酸化シリコン(SiOC)およびシリコンカーバイド(SiC)等の無機絶縁材料を用いることができる。
後述するように、受光素子1を製造する工程では、埋込層18を形成した後、埋込層18の上方に、層間絶縁膜19A,19Bとコンタクト電極19Eとを含む配線層10Wが形成される(後述の図17D)。この配線層10Wを含む素子基板10に、配線層20Wを含む読出回路基板20が貼り合わされて(後述の図17E)受光素子1が形成される。このとき、配線層10Wのコンタクト電極19Eと、配線層20Wのコンタクト電極22Eとが接続される。コンタクト電極19E,22Eは、例えばCuパッドを有しており、このCuパッドの直接接合により、コンタクト電極19E,22E接続されるようになっている。コンタクト電極19EをCMP(Chemical Mechanical Polishing)法を用いて形成するとき、研磨対象の銅膜の下方に配置された埋込層18には、研磨時の応力に耐え得る硬度が求められる。また、コンタクト電極19E,22EのCuパッド同士を直接接合させるためには、素子基板10および読出回路基板20を極めて平坦に形成することが必要である。このため、銅膜の下方に配置される埋込層18は、研磨時の応力に耐え得る硬度を有していることが好ましい。具体的には、埋込層18の構成材料は、一般的な半導体パッケージにおいてダイの周囲に配置される封止剤や有機材料よりも硬度が高い材料であることが好ましい。このような高い硬度を有する材料としては、例えば、無機絶縁材料が挙げられる。この無機絶縁材料を、例えばCVD(Chemical Vapor Deposition)法、スパッタ法あるいはコーティング法で成膜することにより、埋込層18を形成することができる。
埋込層18には、埋込層18を貫通する貫通孔H1,H2が設けられている。この貫通孔H1,H2は、埋込層18と共に、配線層10Wを貫通し、読出回路基板20に達している。貫通孔H1,H2は、例えば、四角形状の平面形状を有し、素子領域R1を囲むように、各々複数の貫通孔H1,H2が設けられている(図1A)。貫通孔H1は、貫通孔H2よりも素子領域R1に近い位置に設けられており、貫通孔H1の側壁および底面は、導電膜15Bに覆われている。この貫通孔H1は、第2電極15(導電膜15B)と読出回路基板20の配線(後述の配線22CB)とを接続するためのものであり、パッシベーション膜16、埋込層18および配線層10Wを貫通して設けられている。
貫通孔H2は、例えば、貫通孔H1よりもチップ端Eに近い位置に設けられている。この貫通孔H2は、パッシベーション膜16、埋込層18および配線層10Wを貫通し、読出回路基板20のパッド電極(後述のパッド電極22P)に達している。この貫通孔H2を介して、外部と受光素子1との電気的な接続が行われるようになっている。貫通孔H1,H2は、読出回路基板20に達していなくてもよい。例えば、貫通孔H1,H2が、配線層10Wの配線に達し、この配線が読出回路基板20の配線22CB、パッド電極22Pに接続されていてもよい。貫通孔H1,H2は、接着層Bを貫通していてもよい(図5,図6)。
光電変換層13で発生した正孔および電子は、第1電極11および第2電極15から読み出される。この読出し動作を高速に行うためには、第1電極11と第2電極15との間の距離を、光電変換するに足る距離であってかつ離間し過ぎない距離にすることが好ましい。即ち、素子基板10の厚みを小さくすることが好ましい。例えば、第1電極11と第2電極15との間の距離または素子基板10の厚みは、10μm以下、さらには、7μm以下、さらには5μm以下である。
読出回路基板20の半導体基板21は、配線層20Wおよび多層配線層22Cを間にして、素子基板10に対向している。この半導体基板21は、例えば、シリコン(Si)により構成されている。半導体基板21の表面(配線層20W側の面)近傍には、複数のトランジスタが設けられている。例えば、この複数のトランジスタを用いて、画素P毎に、読出回路(Read Out Circuit)が構成されている。配線層20Wは、例えば、素子基板10側から、層間絶縁膜22Aおよび層間絶縁膜22Bをこの順に有しており、これら層間絶縁膜22A,22Bは積層して設けられている。例えば、層間絶縁膜22A中に、コンタクト電極22Eおよびダミー電極22EDが設けられている。多層配線層22Cは、配線層20Wを間にして素子基板10に対向して設けられている。例えば、この多層配線層22C中に、パッド電極22Pおよび複数の配線22CBが設けられている。層間絶縁膜22A,22Bは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン(SiN),酸化アルミニウム(Al23),酸化ケイ素(SiO2)および酸化ハフニウム(HfO2)等が挙げられる。
コンタクト電極22Eは、第1電極11と配線22CBとを電気的に接続するためのものであり、素子領域R1に、画素P毎に設けられている。このコンタクト電極22Eは、素子基板10の接合面S2でコンタクト電極19Eに接している。隣り合うコンタクト電極22Eは、層間絶縁膜22Aにより電気的に分離されている。
周辺領域R2に設けられたダミー電極22EDは、素子基板10の接合面S2でダミー電極19EDに接している。このダミー電極22EDは、例えば、コンタクト電極22Eと同一工程で形成されている。コンタクト電極22Eおよびダミー電極22EDは、例えば銅(Cu)パッドにより構成されており、読出回路基板20の素子基板10との対向面に露出されている。即ち、コンタクト電極19Eとコンタクト電極22Eとの間、および、ダミー電極19EDとダミー電極22EDとの間で例えばCuCu接合がなされている。詳細は後述するが、これにより、画素Pを微細化することが可能となる。
コンタクト電極19Eに接続された配線22CBは、半導体基板21の表面近傍に設けられたトランジスタに接続されており、画素P毎に、第1電極11と読出回路とが接続されるようになっている。貫通孔H1を介して導電膜15Bに接続された配線22CBは、例えば所定の電位に接続されている。このように、光電変換層13で発生した電荷の一方(例えば、正孔)は、第1電極11から、コンタクト電極19E,22Eを介して読出回路に読み出され、光電変換層13で発生した電荷の他方(例えば、電子)は、第2電極15から、導電膜15Bを介して、所定の電位に排出されるようになっている。
周辺領域R2に設けられたパッド電極22Pは、外部と電気的な接続を行うためのものである。受光素子1のチップ端E近傍には、素子基板10を貫通し、パッド電極22Pに達する貫通孔H2が設けられ、この貫通孔H2を介して外部と電気的な接続がなされるようになっている。接続は、例えば、ワイヤーボンドまたはバンプ等の方法によりなされる。例えば、貫通孔H2内に配置された外部端子から、第2電極15に、貫通孔H2読出回路基板20の配線22CBおよび導電膜15Bを介して所定の電位が供給されるようになっていてもよい。光電変換層13での光電変換の結果、第1電極11から読み出された信号電圧が、コンタクト電極19E,22Eを介して、半導体基板21の読出回路に読み出され、この読出回路を経由して貫通孔H2内に配置された外部端子に出力されるようになっていてもよい。信号電圧は、読出回路と共に、例えば、読出回路基板20に含まれる他の回路を経由して外部端子に出力されるようになっていてもよい。他の回路とは、例えば、信号処理回路および出力回路等である。
読出回路基板20の厚みは、素子基板10の厚みよりも大きいことが好ましい。例えば、読出回路基板20の厚みは、素子基板10の厚みよりも、2倍以上、さらには、5倍以上、さらには、10倍以上大きいことが好ましい。あるいは、読出回路基板20の厚みは、例えば、100μm以上、あるいは、150μm以上、あるいは、200μm以上である。このような大きな厚みを有する読出回路基板20により、受光素子1の機械強度が確保される。なお、この読出回路基板20は、回路を形成する半導体基板21を1層のみ含むものであってもよいし、回路を形成する半導体基板21の他に、支持基板などの基板をさらに備えていてもよい。
(1−2.受光素子の製造方法)
受光素子1は、例えば次のようにして製造することができる。図7A〜図17Jは、受光素子1の製造工程を工程順に表したものである。
まず、図7Aに示したように、例えばInPからなる成長基板31上に、半導体層10Sをエピタキシャル成長させる。成長基板31の厚みは、例えば、数百μmであり、半導体層10Sの厚みは、例えば、数μmである。この後、図7Bに示したように、半導体層10S上に接着層Bを成膜する。成長基板31の口径は、例えば、6インチ以下である。半導体層10Sの形成は、例えば、第1コンタクト層12を構成するn型のInP、光電変換層13を構成するi型のInGaAsおよび第2コンタクト層14を構成するn型のInPをこの順にエピタキシャル成長させて行う。成長基板31上に、例えばバッファ層およびストッパ層を形成した後に、半導体層10Sを形成するようにしてもよい。
次に、図7Cに示したように、接着層Bを間にして、仮基板33に、半導体層10Sを形成した成長基板31を接合する。仮基板33は、例えば、絶縁層(絶縁層33IA)と、基板33Sを有している。絶縁層33IAは、例えば、接着層Bと基板33Sとの間に配置されている。仮基板33には、成長基板31よりも大きな口径のものを用い、基板33Sには例えば、シリコン(Si)基板を用いる。仮基板33の口径は、例えば8インチ〜12インチである。小口径の成長基板31を大口径の仮基板33に接合させることにより、素子基板10を形成する際に大口径の基板用の種々の装置を用いることが可能となる。これにより、例えば、読出回路基板20と素子基板10との接合をCuCu接合にし、画素Pを微細化することができる。仮基板33への成長基板31の接合は、プラズマ活性化接合,常温接合または接着剤を使用した接合(接着剤接合)等により行うようにしてもよい。このように、例えばウェハ状の半導体層10Sを仮基板33に接合する。仮基板33の厚みは、例えば、数百μmである。
図8および図9は、仮基板33および半導体層10S(成長基板31)の平面構成の一例を表している。ウェハ状態の仮基板33に、仮基板33よりも小さいウェハ状態の半導体層10Sを接合するようにしてもよく(図8)、ウェハ状態の仮基板33に、チップ状態の半導体層10Sを互いに離間した状態で複数接合するようにしてもよい(図9)。
あるいは、図10A,図10Bに示したように、ウェハ状態の仮基板33に、仮基板33と同じ大きさのウェハ状態の半導体層10Sを接合するようにしてもよい。図10Aは、仮基板33および半導体層10S(成長基板31)の平面構成を表し、図10Bは、図10AのB−B線に沿った断面構成を表している。
半導体層10Sを形成した成長基板31を仮基板33に接合した後、図11Aに示したように、成長基板31を除去する。成長基板31の除去は、機械研削,CMP(Chemical Mechanical Polishing:化学機械研磨),ウェットエッチングまたはドライエッチング等により行うことができる。このとき、成長基板31が一部残っていてもよい。また、半導体層10Sが一部エッチングされてもよい。
続いて、図11Bに示したように、例えば、仮基板33のマークに合わせて半導体層10Sを所定の大きさにエッチングする。これにより、複数のチップ状態の半導体層10Sが形成される。図11B以降は、複数のチップ状態の半導体層10Sのうち、2つの半導体層10Sを図示する。
図12Aは、成形前の半導体層10Sの平面構成の一例を表し、図12Bは、図12Aに続く成形後の半導体層10Sの平面構成の一例を表している。図13Aは、成形前の半導体層10Sの平面構成の他の例を表し、図13Bは、図13Aに続く成形後の半導体層10Sの平面構成の他の例を表している。このように、仮基板33よりも小さい(図12A)あるいは仮基板33と同じ大きさ(図13A)のウェハ状態の半導体層10Sが、複数のチップ状態の半導体層10Sに成形される。
あるいは、図14A,図14Bに示したように、チップ状態の複数の半導体層10Sが、より小さいチップ状態の複数の半導体層10Sに成形されてもよい。
この半導体層10Sのエッチングの際、接着層Bは例えば、半導体層10Sと共に、エッチングされる。接着層Bは、半導体層10Sよりも拡幅して残存し、半導体層10Sの周囲に接着層Bが広がっていてもよい(図11B)。
あるいは、図15に示したように、接着層Bが、半導体層10Sよりも狭まり、半導体層10Sと仮基板33との間に空隙が生じていてもよい。接着層Bは、半導体層10Sと同じ大きさにエッチングされてもよい。
図16に示したように、半導体層10Sのエッチングの際に、接着層Bはエッチングされなくてもよい。
半導体層10Sを成形した後、図17Aに示したように、半導体層10Sに、画素P毎に拡散領域12Aを形成する。これにより、素子分離がなされる。拡散領域12Aの形成には、例えば、絶縁膜17をハードマスクとして用いる。具体的には、半導体層10Sの上面(仮基板33との接合面と反対の面)および側面を覆うように絶縁膜17を成膜した後、半導体層10Sの上面を覆う絶縁膜17にエッチングにより開口を形成する。その後、絶縁膜17をハードマスクとしてp型不純物の気相拡散を行う。これにより選択的な領域に拡散領域12Aが形成される。拡散深さは、例えば、数百nmであり、略等方拡散される。拡散領域12Aは、レジストマスクを用いてイオンインプラテーション等により形成するようにしてもよい。ここでは、大口径の仮基板33上に設けられた半導体層10Sに拡散領域12Aを形成するので、画素Pを微細化することが可能となる。
半導体層10Sに拡散領域12Aを設けた後、図17Bに示したように、半導体層10S上に、第1電極11を形成する。例えば、第1電極11は、絶縁膜17に設けた開口に、CVD法、PVD法、ALD法または蒸着法等によりチタン(Ti)/タングステン(W)の積層膜を成膜した後、この積層膜をフォトリソグラフィおよびエッチングを用いてパターニングすることにより形成する。
第1電極11を形成した後、図17Cに示したように、仮基板33の全面に埋込層18を形成する。埋込層18は、例えば、仮基板33の全面に半導体層10Sを埋め込むように絶縁材料を成膜した後、これをCMP(Chemical Mechanical Polishing)により平坦化して形成する。これにより、半導体層10Sの周囲(周辺領域R2)および、半導体層10Sの上面(仮基板33から最も離れた面)を覆う埋込層18が形成される。詳細は後述するが、本実施の形態では、このように半導体層10Sと仮基板33との段差を埋める埋込層18が形成されるので、これらの段差に起因した製造工程の不具合の発生が抑えられる。
埋込層18を形成した後、図17Dに示したように、埋込層18を間にして半導体層10Sに対向する配線層10Wを形成する。例えば、埋込層18上に、層間絶縁膜19Aおよび層間絶縁膜19Bをこの順に成膜した後、層間絶縁膜19A,19Bの第1電極11に対向する領域に開口を形成する。この層間絶縁膜19A,19Bの開口に、蒸着法,PVD法またはメッキ法等により銅(Cu)膜を成膜した後、例えばCMP法を用いて銅膜の表面を研磨することによりコンタクト電極19Eを形成する。例えば、このコンタクト電極19Eの形成工程と同一工程で、周辺領域R2にはダミー電極19EDを形成する。ここでは、大口径の仮基板33上に配線層10Wを形成するので、大口径の基板用の種々の装置を用いることが可能となる。
配線層10Wを形成した後、図17Eに示したように、配線層10Wを間にして、仮基板33に読出回路基板20を貼り合わせる。このとき、読出回路基板20には、予め配線層20Wを形成しておく。読出回路基板20の配線層20Wは、コンタクト電極22E、ダミー電極22EDを有しており、読出回路基板20を仮基板33に貼り合わせる際には、例えば、配線層20Wのコンタクト電極22E、ダミー電極22EDと配線層10Wのコンタクト電極19E、ダミー電極19EDとがCuCu接合される。より具体的には、素子領域R1では、コンタクト電極19Eとコンタクト電極22Eとが接合された接合面S2が形成され、周辺領域R2ではダミー電極19EDとダミー電極22EDとが接合された接合面S2が形成される。ここでは、素子基板10の周辺領域R2も、読出回路基板20に接合される。
仮基板33に読出回路基板20を貼り合わせた後、図17Fに示したように、仮基板33を除去する。仮基板33は、例えば、機械研削,ウェットエッチングまたはドライエッチング等を用いることにより除去することができる。
仮基板33を除去した後、図17Gに示したように、接着層B等も除去し、半導体層10Sの表面を露出させる。このとき、半導体層10Sの不要な層を除去するようにしてもよい。また、半導体層10S開口部以外の絶縁層33IAまたは絶縁膜17を一部残すようにしてもよく、あるいは、埋込層18を途中まで掘り込んでもよい。
続いて、図17Hに示したように、仮基板33が除去されることにより露出された半導体層10Sの面(配線層10Wが設けられた面と反対の面)上に第2電極15およびパッシベーション膜16Aをこの順に形成する。その後、図17Iに示したように、貫通孔H1および導電膜15Bおよびパッシベーション膜16Bをこの順に形成する。これにより、第2電極15と読出回路基板20とが電気的に接続される。
最後に、図17Jに示したように、素子基板10を貫通し、読出回路基板20のパッド電極22Pに達する貫通孔H2を形成する。これにより、図1に示した受光素子1が完成する。
(1−3.受光素子の動作)
受光素子1では、パッシベーション膜16A,16B、第2電極15および第2コンタクト層14を介して、光電変換層13へ光(例えば可視領域および赤外領域の波長の光)が入射すると、この光が光電変換層13において吸収される。これにより、光電変換層13では正孔(ホール)および電子の対が発生する(光電変換される)。このとき、例えば第1電極11に所定の電圧が印加されると、光電変換層13に電位勾配が生じ、発生した電荷のうち一方の電荷(例えば正孔)が、信号電荷として拡散領域12Aに移動し、拡散領域12Aから第1電極11へ収集される。この信号電荷が、コンタクト電極19E,22Eを通じて半導体基板21に移動し、画素P毎に読み出される。
(1−4.受光素子の作用・効果)
本実施の形態の受光素子1は、半導体層10Sの光入射面(面S1)側に設けられた第2電極15上に設けられるパッシベーション膜16Aを、非還元性を有する材料を用いて形成しものである。非還元性を有する材料を用いてパッシベーション膜16Aを形成することにより、第2電極15とパッシベーション膜16Aとの密着性が向上する。以下、これについて説明する。
パッシベーション膜16A上には、OPB(Optical Black)領域R1Bの遮光膜を兼ねる、読出回路基板20から第2電極15に電圧を供給するための配線(導電膜15B)が形成される。しかしながら、この導電膜15Bは、その成膜時の応力によって第2電極15とパッシベーション膜16Aとの界面で剥がれを発生させる虞があり、製造歩留まりの低下の原因となる。一般的な受光素子では、第2電極15はITO等の酸化物透明電極材料によって形成され、パッシベーション膜16Aは窒化シリコン(SiN)によって形成されている。第2電極15とパッシベーション膜16Aとの界面での剥がれの原因としては、ITOの膜表面とSiNとの反応が少ないことによる密着性の低さが考えられる。
これに対し、本実施の形態の受光素子1では、第2電極15上に直接形成されるパッシベーション膜16Aを、非還元性を有する材料、具体的には、Si,Ti,Hf,ZrおよびY等の酸化物、窒化物あるいは酸窒化物を用いて形成するようにした。これにより、第2電極15とパッシベーション膜16Aとの反応性が高まり、密着性が向上する。よって、導電膜15Bの成膜時における応力による第2電極15とパッシベーション膜16Aとの界面での剥がれの発生が低減されるようになる。即ち、製造歩留まりを向上させることが可能となる。
また、導電膜15Bの成膜時の応力は、半導体層10S(具体的には、光電変換層13)に歪みを生じさせ、暗示特性を悪化させる虞があるが、上記のように、第2電極15と密着性の高い材料を用いてパッシベーション膜16Aを形成するようにしたので、暗示特性の悪化を防ぐことが可能となる。
以上説明したように、本実施の形態の受光素子1では、非還元性を有する材料を用いて第2電極15上に直接設けられるパッシベーション膜16Aを形成するようにしたので、第2電極15とパッシベーション膜16Aとの密着性が向上する。よって、第2電極15とパッシベーション膜16Aとの界面での剥がれの発生が低減され、製造歩留まりを向上させることが可能となる。また、暗示特性の悪化を防ぐことが可能となる。
以下、第2,第3の実施の形態および第1〜第3の実施の形態に対する変形例について説明するが、以降の説明において上記第1の実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
<2.第2の実施の形態>
図18は、本開示の第2の実施の形態に係る受光素子(受光素子2)の断面構成を模式的に表したものである。受光素子2は、上記第1の実施の形態と同様に、例えばIII−V族半導体等の化合物半導体材料を用いた赤外線センサ等に適用されるものであり、例えば、可視領域(例えば380nm以上780nm未満)〜短赤外領域(例えば780nm以上2400nm未満)の波長の光に、光電変換機能を有するものである。受光素子2は、読出回路基板20から第2電極15へ電圧を供給する導電膜35Bを、アルミニウム(Al)を用いて形成したものである。
導電膜35Bは、OPB領域R1Bから周辺領域R2の貫通孔H1にわたって設けられている。この導電膜35Bは、OPB領域R1Bに設けられたパッシベーション膜16の開口16Hで第2電極15に接すると共に、貫通孔H1を介して読出回路基板20の配線(後述の配線22CB)に接している。これにより、読出回路基板20から導電膜35Bを介して第2電極15に電圧が供給されるようになっている。導電膜35Bは、このような第2電極15への電圧供給経路として機能すると共に、遮光膜としての機能を有し、OPB領域R1Bを形成する。
導電膜35Bは、例えば、膜応力が低く、且つ、赤外領域において、例えばタングステン(W)よりも遮光性能が高い材料により構成されている。具体的には、アルミニウム(Al)を用いて形成されている。導電膜35Bは、例えば、バリアメタルとAl膜との積層膜として形成することが好ましい。これにより、第2電極15と接する開口16H内におけるAlの酸化を防止することができる。バリアメタルとしては、例えば、チタン(Ti)または窒化チタン(TiN)の単層膜、Ti/TiNの積層膜が挙げられる。この他、バリアメタルの材料としては、タンタル(Ta)、タングステン(W)またはモリブデン(Mo)、あるいはその窒化物等を用いてもよい。
導電膜35Bは、さらに、表面に反射防止構造を有することが好ましい。具体的には、導電膜35Bを構成するAl膜上に、例えば30nmの厚みを有するW膜を積層することが好ましい。Al膜上にW膜を積層することにより、ゴーストの発生が抑制される。Al/Wの積層膜の加工が難しい場合には、Al膜とW膜との間に酸化シリコン(SiOx)膜や窒化シリコン(SiN)膜を形成するようにしてもよい。なお、後述する第3の実施の形態のように、導電膜15B上にブラックレジストからなる遮光膜37を設ける等、金属膜以外の手法で対応できる場合には、反射防止構造は省略しても構わない。
パッシベーション膜36は、上記パッシベーション膜16A,16Bと同様に、第2電極15を光入射面S1側から覆っている。パッシベーション膜36は、反射防止機能を有していてもよい。パッシベーション膜36には、例えば窒化シリコン(SiN),酸化アルミニウム(Al23),酸化ケイ素(SiO2)および酸化タンタル(Ta23)等を用いることができる。
本実施の形態の受光素子2は、素子領域R1の周辺領域R2近傍において、パッシベーション膜16に形成された開口16Hを介して第2電極と電気的に接続される導電膜35Bを、Alを用いて形成するようにしたものである。Alを用いて導電膜35Bを形成することにより、導電膜35Bの薄膜化が可能となる。以下、これについて説明する。
図19は、金属膜の透過分光測定より求めた、各種金属膜における波長と透過率との関係を表したものである。遮光膜を兼ねる導電膜35Bに求められる遮光性能は以下のようにして求められる。

(数1)必要遮光性能 N[dB]=d[nm]×A[dB/nm]・・・・・(1)

(d:膜厚、A:遮光性能、dB=20LogT(T:透過率))
例えば、近赤外領域(設計波長1.5μm)の必要遮光性能を−120dBとする。上記数式(1)を用いて各種金属膜を導電膜35Bとして用いる場合の必要膜厚を求めると、例えば、波長1500nmでのW膜の遮光性能は、60nmの厚みで−31dBであり、−120dBの遮光性能を得るためには、W膜では240nmの厚みが必要になる。これに対して、波長1500nmでのAl膜の遮光性能は、60nmの厚みのAl膜では−81dBであり、−120dBの遮光性能を得るためには、Al膜では90nmの厚みとなる。このように、W膜と比較してAl膜では、より薄い厚みで同程度の遮光性能を得ることができる。
以上説明したように、本実施の形態の受光素子2では、Alを用いて導電膜35Bを形成するようにしたので、上記第1の実施の形態のようにWを用いて導電膜15Bを形成した場合と比較して導電膜35Bの薄膜化が可能となる。即ち、導電膜35Bの成膜時における応力の発生が低減される。よって、製造歩留まりを向上させることが可能となる。また、暗示特性の悪化を防ぐことが可能となる。
また、本実施の形態では、第2電極15と接する開口16H内において、第2電極15と導電膜35Bとの間に、導電膜35Bを構成するAlの酸化を防止するためバリアメタルを形成するようにした。これにより、第2電極15を構成する、例えばITO膜によるAlの酸化が防止され、第2電極15と導電膜35Bとの低抵抗で安定な電気的接続が可能となる。
更に、本実施の形態では、導電膜35Bを構成するAl膜上に、反射防止構造としてW膜を積層するようにした。図20は、Al単層膜、W単層膜およびAl/W積層膜の絶対反射率を表したものである。Alの単層膜と比較して、Al膜上に30nmの厚みのW膜を積層したAl/Wの積層膜とすることで、Wの単層膜と同程度の反射率となることがわかる。よって、導電膜35Bによって反射された迷光によるゴーストの発生が抑えられるようになる。
表1は、各種金属膜のスパッタ成膜条件および膜応力をまとめたものである。表2は、各種導電膜を導電膜35Bとして用いる場合の各パラメータをまとめたものである。図21は、表2に基づいた各種導電膜の膜厚とSi基板の反り量との関係を表したものである。
Figure 2020137283
Figure 2020137283
サンプル1,2は比較例としてWを用いたものであり、サンプル3〜5は本実施の形態の導電膜35Bに対応するものである。バリアメタル(Ti)を含む導電膜(サンプル2,4,5)は、合計の遮光性能が−120dBを超えるようにWおよびAlの膜厚を調整している。応力は、表1の条件を用いて各導電膜をスパッタ成膜した場合に得られた値を示しており、各導電膜のストレス値から合成されて生じるφ200mmウェハサイズのSi基板の反り量で示している。ストレスおよび反り量が共に負の値は圧縮の方向、正の値は伸長の方向である。サンプル1,2のWを用いた導電膜と比較して、Alを用いたサンプル3〜5では応力が大幅に低下していることが確認できる。
<3.第3の実施の形態>
図22は、本開示の第3の実施の形態に係る受光素子(受光素子3)の断面構成を模式的に表したものである。受光素子3は、上記第1の実施の形態と同様に、例えばIII−V族半導体等の化合物半導体材料を用いた赤外線センサ等に適用されるものであり、例えば、可視領域(例えば380nm以上780nm未満)〜短赤外領域(例えば780nm以上2400nm未満)の波長の光に、光電変換機能を有するものである。受光素子3は、導電膜15B上に、例えば、ブラックレジストからなる遮光膜37が設けられたものである。
遮光膜37は、導電膜15Bと共にOPB領域R1Bを形成するものである。遮光膜37は、例えば、ブラックレジストを用いて形成されている。遮光膜37の素子領域R1側の端面(面37S)は、例えば導電膜15Bの素子領域R1側の端面(面15S)よりも素子領域R1側に延在している。換言すると、導電膜15Bの素子領域R1側の端面(面15S)は、遮光膜37によって覆われている。導電膜15Bおよび遮光膜37の素子領域側の端面構造はこれに限らず、例えば、図23に示したように、遮光膜37の素子領域R1側の端面(面37S)および導電膜15Bの素子領域R1側の端面(面15S)が同一面を形成していてもよい。あるいは、図24に示したように、導電膜15Bの素子領域R1側の端面(面15S)が遮光膜37の素子領域R1側の端面(面37S)よりも素子領域R1側に張り出していてもよい。また、遮光膜37は、必ずしも導電膜15Bの直上に形成されている必要はなく、例えば、図25に示したように、導電膜15Bと遮光膜37との間にパッシベーション膜36Bが形成されていてもよい。
以上のように、本実施の形態の受光素子3では、導電膜15Bの上方に、例えば、ブラックレジストからなる遮光膜37を設けるようにしたので、導電膜15Bの薄膜化が可能となる。即ち、導電膜35Bの成膜時における応力の発生が低減される。よって、製造歩留まりを向上させることが可能となる。また、暗示特性の悪化を防ぐことが可能となる。更に、フレアの発生も低減することが可能となる。
なお、上記第2の実施の形態および第3の実施の形態では、パッシベーション膜36を、例えば窒化シリコン(SiN),酸化アルミニウム(Al23),酸化ケイ素(SiO2)および酸化タンタル(Ta23)等を用いて形成した例を示したが、これに限らない。上記受光素子2および受光素子3は、それぞれ、上記第1の実施の形態におけるパッシベーション膜16Aのように、Si,Ti,Hf,ZrおよびY等の酸化物、窒化物あるいは酸窒化物を用いて形成するようにしてもよい。また、例えば、受光素子3は、受光素子1を構成するパッシベーション膜16と、受光素子2を構成する導電膜35Bとを組み合わせた構成としてもよい。上記第1〜第3の実施の形態の構成を組み合わせることにより、製造歩留まりをさらに向上させることが可能となる。また、暗示特性の悪化をより防ぐことが可能となる。
<4.変形例1>
図26は、上記第1〜第3の実施の形態の変形例1に係る受光素子(受光素子4)の要部の断面構成を表したものである。この受光素子4は、埋込層18が、積層された第1埋込層18Aおよび第2埋込層18Bを含んでいる。この点を除き、受光素子4は受光素子1と同様の構成および効果を有している。なお、図26では、一例として図1に示した受光素子1を基にした断面構成を表している。また、図26では、簡略化のためパッシベーション膜16A,16Bはまとめてパッシベーション膜16として示している。
第1埋込層18Aは、周辺領域R2に配置され、第2埋込層18Bよりも光入射面S1側に設けられている。具体的には、第1埋込層18Aは、第2埋込層18Bとパッシベーション膜16との間に配置され、半導体層10Sの端面を覆っている。
第2埋込層18Bは、素子領域R1および周辺領域R2にわたって設けられている。素子領域R1の第2埋込層18Bは、配線層10Wと半導体層10Sとの間に配置され、第1電極11の下面および側面と共に、半導体層10Sの下面(読出回路基板20との対向面)を覆っている。周辺領域R2の第2埋込層18Bは、配線層10Wと第1埋込層18Aとの間に配置されている。第1埋込層18Aの構成材料および第2埋込層18Bの構成材料は、同じであってもよく、異なっていてもよい。第1埋込層18Aの厚みと第2埋込層18Bの厚みとは同じであってもよく、異なっていてもよい。
絶縁膜17は、素子領域R1および周辺領域R2にわたって略同一平面上に設けられている。この絶縁膜17は、素子領域R1の半導体層10Sと第2埋込層18Bとの間に配置されると共に、周辺領域R2の第1埋込層18Aと第2埋込層18Bとの配置されている。
このような受光素子4は、例えば次のようにして製造することができる。図27A〜図30Bは、受光素子4の製造工程を工程順に表したものである。
まず、上記第1の実施の形態で説明したのと同様にして、仮基板33上の半導体層10Sを複数のチップ形状に成形する(図14B)。
次いで、図27Aに示したように、仮基板33の全面に第1埋込層18Aを形成する。第1埋込層18Aは、例えば、仮基板33の全面に半導体層10Sを埋め込むように、絶縁材料を成膜した後、これをCMPにより平坦化して形成する。これにより、半導体層10Sの周囲を覆う第1埋込層18Aが形成される。このとき、半導体層10Sの上面が第1埋込層18Aから露出されていてもよい。
第1埋込層18Aを形成した後、図27Bに示したように、例えば、絶縁膜17により形成したマスクを用いて、半導体層10Sに拡散領域12Aを形成する。絶縁膜17は、第1埋込層18A上に形成される。
拡散領域12Aを形成するためのマスクは、図28に示したように、第1埋込層18Aにより形成するようにしてもよく、あるいは、図29に示したように、第1埋込層18Aおよび絶縁膜17により形成するようにしてもよい。
半導体層10Sに拡散領域12Aを形成した後、図30Aに示したように、絶縁膜17の開口に第1電極11を形成する。
第1電極11を形成した後、図30Bに示したように、第1電極11を覆うようにして、第1埋込層18A上に、第2埋込層18Bを形成する。第2埋込層18Bは、仮基板33の全面に絶縁材料を成膜した後、これをCMPにより平坦化して形成する。これ以降の工程は、上記第1の実施の形態で説明したのと同様にして(図28D〜図28J)、受光素子4を完成させる。
本変形例のように、埋込層18を第1埋込層18Aおよび第2埋込層18Bの積層構造により構成するようにしてもよい。この場合にも、上記第1の実施の形態と同等の効果を得ることができる。
<5.変形例2>
図31は、上記第1〜第3の実施の形態の変形例2に係る受光素子(受光素子5)の要部の断面構成を表したものである。この受光素子5は、素子基板10の光入射面S1(読出回路基板20との対向面と反対面)にカラーフィルタ層41およびオンチップレンズ(集光レンズ)42を有している。この点を除き、受光素子5は受光素子1と同様の構成および効果を有している。なお、図31では、一例として図1に示した受光素子1を基にした断面構成を表している。また、図31では、簡略化のためパッシベーション膜16A,16Bはまとめてパッシベーション膜16として示している。
例えば、受光素子5では、素子基板10のパッシベーション膜16上に、平坦化膜16Cを間にして、カラーフィルタ層41およびオンチップレンズ42がこの順に設けられている。カラーフィルタ層41は、IR(Infrared)フィルタを含んでいてもよい。カラーフィルタ層41を設けることにより、画素P毎に対応する波長の受光データを得ることができる。
オンチップレンズ42は、受光素子1に入射した光を光電変換層13に集めるためのものである。オンチップレンズ42は、例えば有機材料または酸化シリコン(SiO2)等により構成されている。受光素子5では、周辺領域R2に埋込層18が設けられているので、素子基板10の素子領域R1と周辺領域R2との間の段差が小さくなり、あるいは、無くなり、平坦な光入射面S1が形成される。これにより、例えばフォトリソグラフィ工程を用いて、高い精度でオンチップレンズ42を形成することが可能となる。例えば、カラーフィルタ層41およびオンチップレンズ42は、素子領域R1内で終端している。パッシベーション膜16とカラーフィルタ層41との間に配置された平坦化膜16Cは、例えば、素子領域R1から周辺領域R2にわたって設けられており、周辺領域R2内で終端されている。カラーフィルタ層41、オンチップレンズ42および平坦化膜16Cは、各々、素子領域R1内、または周辺領域R2内のいずれの位置で終端されていてもよい。
本変形例のように、素子基板10の光入射面S1にカラーフィルタ層41およびオンチップレンズ42を設けるようにしてもよい。この場合にも、上記第1の実施の形態と同等の効果を得ることができる。また、埋込層18により平坦化された光入射面S1には、高い精度で容易にオンチップレンズ42を形成することができる。
<6.変形例3>
図32A〜図32Eは、上記第1〜第3の実施の形態の変形例3に係る受光素子(図33の受光素子6)の製造工程を工程順に表したものである。この受光素子6は、半導体層10Sを保護するためのキャップ層(図32Aのキャップ層35)を形成した後に、このキャップ層を間にして半導体層10Sを仮基板33に接合し、製造される。この点を除き、受光素子6は、受光素子1と同様の構成を有し、その作用および効果も同様である。なお、図33では、一例として図1に示した受光素子1を基にした断面構成を表している。また、図33では、簡略化のためパッシベーション膜16A,16Bはまとめてパッシベーション膜16として示している。
受光素子6は、キャップ層35を用いて、例えば次のようにして製造することができる。
まず、図32Aに示したように、成長基板31上に、例えば、半導体層10Sおよびi型のInGaAsからなるキャップ層35をこの順にエピタキシャル成長により形成する。半導体層10Sとしては、例えば、n型のInPからなる第1コンタクト層12、i型またはn型のInGaAsからなる光電変換層13およびn型のInPからなる第2コンタクト層14をこの順に形成する。
キャップ層35は、半導体層10Sと、半導体層10Sを仮基板33に接合するための接着層Bとが直に接することを防ぐためのものである。半導体層10Sに接着層Bが接したまま、工程を進めると、半導体層10Sの特性が低下するおそれがある。あるいは、仮基板33から半導体層10Sが剥がれてしまうおそれもある。半導体層10Sが、接着層Bから剥がれるおそれもある。半導体層10Sと接着層Bとの間にキャップ層35を形成しておくことにより、このような特性低下および膜剥がれ等の発生を抑えることができる。キャップ層35は、半導体層10S(より具体的には、第2コンタクト層14)上にエピタキシャル成長可能な半導体材料であればよく、例えばInGaAsまたはInAsSb等を用いることができる。
半導体層10S上にキャップ層35を形成した後、キャップ層35上に、例えば酸化シリコン(SiO2)を含む接着層Bを成膜する。
続いて、図32Bに示したように、この接着層Bを間にして、成長基板31を大口径の仮基板33に接合する。このとき、接着層Bと第2コンタクト層14との間にキャップ層35が介在する。接着層Bには、例えばテトラエトキシシラン(TEOS)および酸化シリコン(SiO2)等を用いることができる。
次に、上記第1の実施の形態で説明したのと同様にして、成長基板31の除去、半導体層10Sの成形、純物拡散による拡散領域12Aの形成、第1電極11の形成および埋込層18の形成をこの順に行う(図11A〜図17C参照)。この後、図32Cに示したように、埋込層18上に配線層10Wを形成する。本実施の形態では、受光素子1と同様に、半導体層10Sと仮基板33との段差を埋める埋込層18が形成されるので、これらの段差に起因した製造工程の不具合の発生が抑えられる。また、成長基板31の除去、拡散領域12Aの形成および配線層10Wの形成等の工程で、接着層Bと第2コンタクト層14との間にキャップ層35が介在しているので、半導体層10Sの特性低下および膜剥がれ等の発生を抑えることができる。
配線層10Wを形成した後、上記第1の実施の形態で説明したのと同様にして、配線層10Wを間にして仮基板33を読出回路基板20に貼り合わせる(図32D)。
次に、図32Eに示したように、仮基板33、接着層Bおよびキャップ層35をこの順に除去して、第2コンタクト層14を露出させる。仮基板33の除去は、上記第1の実施の形態で説明したのと同様に行う。接着層Bおよびキャップ層35は、例えばウェットエッチングにより除去することができる。接着層Bのウェットエッチングには、例えばHF(Hydrogen Fluoride)またはBHF(Buffered Hydrogen Fluoride)等を用いることができる。キャップ層35のウェットエッチングには、例えば、酸および酸化剤の混合液を用いることができる。酸としては、例えば、HF,塩酸(HCl)またはリン酸(H3PO4)等を用いることができ、酸化剤としては、例えば、過酸化水素水またはオゾン水等を用いることができる。接着層Bおよびキャップ層35をドライエッチングにより除去することも可能であるが、ウェットエッチングにより除去することが好ましい(後述)。
図34Aは図32Eに示した部分Rを拡大して表した一例である。接着層Bおよびキャップ層35を除去する領域は、例えば、平面視で半導体層10Sの面積よりも小さくする。これにより、半導体層10Sの光入射面S1側(読出回路基板20との対向面と反対面)の周縁、より具体的には、第2コンタクト層14の端部上にキャップ層35および接着層Bが残存する。なお、キャップ層35は、接着層Bに対してへこんでいてもよく、あるいは、突出していてもよい。
キャップ層35を除去した後の工程は、上記第1の実施の形態で説明したのと同様にして(図17H〜図17J参照)、受光素子6を完成させる。
図33は、このようにして製造した受光素子6の要部の断面構成の一例を表している。
図34Bは図33に示した部分Rを拡大して表した一例である。このように、キャップ層35および接着層Bが残存した状態で、第2電極15およびパッシベーション膜16が形成されてもよい。このとき、第2電極15は、第2コンタクト層14に接すると共に、キャップ層35および接着層Bに接する。埋込層18は、キャップ層35および接着層Bの厚み分、半導体層10Sよりも光入射面S1(読出回路基板20と反対)側に突出している。
接着層Bおよびキャップ層35を除去することにより形成される開口、即ち、第2コンタクト層14を露出させる開口は、図34Cに示したように、テーパ形状を有していることが好ましい。このようなテーパ形状の開口に、第2電極15を形成することにより、第2電極15のカバレッジが向上する。例えば、ウェットエッチングを用いて、接着層Bおよびキャップ層35を除去することにより、テーパ形状の開口が形成される。このため、接着層Bおよびキャップ層35は、ウェットエッチングにより除去することが好ましい。
図35Aは図32Eに示した部分R、図35Bは図33に示した部分Rをそれぞれ拡大して表した他の例である。このように、接着層Bおよびキャップ層35を除去する領域を、例えば、平面視で半導体層10Sの面積と同じにしてもよい。これにより、第2コンタクト層14の端部上のキャップ層35が除去される。このようにして形成された受光素子6には、第2コンタクト層14の上面(光入射面S1側の面)と接着層Bの下面(読出回路基板20側の面)との位置がずれ、これらの間にキャップ層35に起因した段差が形成される。また、第2電極15は、第2コンタクト層14に接すると共に、接着層Bに接する。
接着層Bおよびキャップ層35を除去することにより形成される開口、即ち、第2コンタクト層14を露出させる開口は、図35Cに示したように、テーパ形状を有していることが好ましい。
図36Aは図32Eに示した部分R、図36Bは図33に示した部分Rをそれぞれ拡大して表したその他の例である。このように、接着層Bおよびキャップ層35を除去する領域を、例えば、平面視で半導体層10Sの面積よりも大きくしてもよい。これにより、第2コンタクト層14の端部上のキャップ層35が除去される。このようにして形成された受光素子6には、半導体層10Sの端面と埋込層18との間にエッチングに起因した凹部18Rが形成される。また、第2電極15は、第2コンタクト層14に接すると共に、凹部18Rを埋め、更に、接着層Bに接する。
接着層Bおよびキャップ層35を除去することにより形成される開口、即ち、第2コンタクト層14を露出させる開口は、図36Cに示したように、テーパ形状を有していることが好ましい。
図36Dに示したように、接着層Bおよびキャップ層35を除去する領域を更に大きくして、キャップ層35と共に接着層Bを除去するようにしてもよい。
このような方法で形成した受光素子6も、上記受光素子1で説明したのと同様に、埋込層18を形成するので、半導体層10Sと仮基板33との段差に起因した製造工程の不具合の発生を抑えることができる。また、キャップ層35を形成するので、半導体層10S(第2コンタクト層14)と接着層Bとの接触を防ぐことができる。
受光素子6には、第2コンタクト層14の端部上にキャップ層35が残存していてもよく(図34A〜図34C)、キャップ層35が完全に除去されていてもよい。キャップ層35が完全に除去された受光素子6には、例えば、第2コンタクト層14の上面と接着層Bの下面との段差(図35A〜図35C)または、半導体層10Sの端面と埋込層18との間の凹部18R(図36A〜図36D)が設けられている。受光素子6では、埋込層18が、キャップ層35および接着層Bの厚み分、半導体層10Sよりも光入射面S1側に突出している。
<7.変形例4>
図37,図38は、上記第2,第3の実施の形態の変形例4に係る受光素子(受光素子7A,7B)の断面構成を模式的に表したものである。この受光素子7A,7Bは、第1コンタクト層52、光電変換層53および第2コンタクト層54が、複数の画素Pに対して共通の半導体層50Sを構成しており、この半導体層50Sの光入射面S1側の隣り合う複数の画素Pの間に、遮光性を有する第2電極55が設けられている。この点を除き、受光素子7A,7Bは、受光素子1と同様の構成を有し、その作用および効果も同様である。
素子基板50は、上記第1の実施の形態と同様に、読出回路基板60に近い位置から、層間絶縁膜58B,58A、第1コンタクト層52、光電変換層53、第2コンタクト層54および第2電極55をこの順に有している。更に、第2コンタクト層54、第2電極55、埋込層57および貫通電極57V上には、パッシベーション膜59が設けられている。層間絶縁膜58には、第1電極51を含む配線層50Wが設けられている。配線層50Wは、層間絶縁膜58A,58B中に、コンタクト電極58EA,58EB,ダミー電極58EDを有している。半導体層50Sの配線層50Wとの対向面および端面(側面)は、絶縁膜56により覆われている。読出回路基板60は、素子基板50の接合面S2に接する配線層60Wと、この配線層60Wを間にして素子基板50に対向する半導体基板61とを有している。
第2電極55は、キャップ層55Aおよび遮光膜55Bがこの順に積層された構成を有し、例えば、第2コンタクト層54上(光入射面側)の隣り合う画素Pの間に、例えば格子状に設けられている。第2電極55を格子状に設けることにより、電子取り出しの抵抗が低減され、第2コンタクト層54への低抵抗化の要求が小さくなり、第2コンタクト層54を薄膜化することが可能となる。遮光膜55Bは、例えば、上記第2の実施の形態における導電膜35Bのように、アルミニウム(Al)膜を用いて形成することができる。この他、タングステン(W)膜、銅(Cu)膜、および銀(Ag)膜等を用いてもよい。遮光膜55Bは、例えば、チタン(Ti)膜あるいは窒化チタン(TiN)膜等のバリアメタル膜を介してキャップ層55A上に積層されていることが好ましい。これにより、キャップ層55Aと遮光膜55Bとの間には、オーミックコンタクトが形成される。
素子領域R1の周辺領域R2近傍の遮光膜55B上には、図38に示したように、例えばブラックレジストからなる遮光膜37を積層するようにしてもよい。
第2電極55は、例えば、遮光膜55Bをドライエッチングでパターニングしたのち、この遮光膜55Bをメタルマスクとして、キャップ層55Aをウェットエッチングにてパターニングして形成する。このようにウェットエッチングにてキャップ層55Aをパターニングした場合、格子状にパターニングされたキャップ層55A(例えば、N+InGaAs層)の断面形状は、結晶面方位により異なる特徴を有する。一般に、100面のInGaAs/InP結晶は、(011)面断面方向では逆テーパに、(011)面に対して90°回転した方向では順テーパ状に加工される。
読出回路基板60は、上記第1の実施の形態と同様に、いわゆるROIC(Readout integrated circuit)であり、素子基板50の接合面S2に接する配線層60Wおよび配線層60Wを間にして素子基板50に対向する半導体基板61とを有している。半導体基板61は、配線層60Wを支持するためのものであり、例えば、シリコン(Si)により構成されている。配線層60Wは、例えば、層間絶縁膜62(62A,62B)中に、コンタクト電極62EA,62EB、ダミー電極62ED、画素回路62CA、配線62CBおよびパッド電極62Pを有している。層間絶縁膜62A,62Bは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン(SiN)、酸化アルミニウム(Al23)、酸化ケイ素(SiO2)および酸化ハフニウム(HfO2)等が挙げられる。層間絶縁膜62A,62Bは、互いに異なる無機絶縁材料を用いて形成してもよいし、同一の無機絶縁材料を用いて形成するようにしてもよい。
以上のように、隣り合う画素Pの間に遮光性を有する第2電極を形成することにより、例えば、上記第2の実施の形態に効果に加えて、隣接画素領域からの光の漏れ込みを低減することが可能となる。また、第2電極55は、キャップ層55Aおよび、例えば金属膜を用いて形成された遮光膜55Bの積層構造を有している。このように、キャップ層55Aおよび遮光膜55Bがこの順に積層された構成とすることにより、透明電極の形成や、第2コンタクト層54の厚膜化が不要となる。また、遮光膜55Bのパターニング時における光電変換部(具体的には、第2コンタクト層54)へのダメージが低減される。よって、感度を向上させることが可能となる。
<8.変形例5>
図39は、上記第1〜第3の実施の形態の変形例5に係る受光素子(受光素子8)の断面構成を模式的に表したものである。この受光素子8は、化合物半導体材料を含む素子基板10とシリコン(Si)を含む半導体層(半導体層71S、第2半導体層)との積層構造を有している。この点を除き、受光素子8は、受光素子1と同様の構成を有し、その作用および効果も同様である。なお、図39では、一例として図1に示した受光素子1を基にした断面構成を表している。また、図39では、簡略化のためパッシベーション膜16A,16Bはまとめてパッシベーション膜16として示している。
受光素子8は、素子基板10の光入射面S1に、半導体層71Sに電気的に接続された配線層71W、半導体層71S、カラーフィルタ層41およびオンチップレンズをこの順に有している。
半導体層71Sには、画素P毎にpn接合を有するフォトダイオードPDが設けられている。配線層71Wは複数の配線を含んでおり、例えばフォトダイオードPDで生成した信号電荷が、この配線層71Wにより画素P毎に読出回路基板20に移動するようになっている。
受光素子8では、例えば、可視領域および赤外領域の波長の光の光電変換がなされる。例えば、可視領域の波長の光は、オンチップレンズ42およびカラーフィルタ層41を介して半導体層71Sに入射し、フォトダイオードPDで光電変換される。一方、赤外領域の波長の光は、半導体層71Sを透過して、素子基板10の光電変換層13で光電変換される。フォトダイオードPDで発生した信号電荷および光電変換層13で発生した信号電荷は、読出回路基板20で読み出される。
本実施の形態の受光素子8も、上記受光素子1,2で説明したのと同様に、埋込層18を形成するので、半導体層10Sと仮基板33との段差に起因した製造工程の不具合の発生を抑えることができる。また、素子基板10に半導体層71Sが積層されているので、1つの画素Pで、可視領域および赤外領域の波長の光を光電変換することができる。よって、1つの画素Pから取得可能な情報量を増やすことが可能となる。
<9.適用例1>
上記実施の形態等において説明した受光素子1(または、受光素子1,2,3,4,5,6,7A,7B,8、以下、まとめて受光素子1という)は、例えば、撮像素子に適用される。この撮像素子は、例えば赤外線イメージセンサである。
<10.適用例2>
上述の撮像素子は、例えば赤外領域を撮像可能なカメラなど、様々なタイプの電子機器に適用することができる。図40に、その一例として、電子機器9(カメラ)の概略構成を示す。この電子機器9は、例えば静止画または動画を撮影可能なカメラであり、受光素子1により構成された撮像素子9Aと、光学系(光学レンズ)310と、シャッタ装置311と、撮像素子9Aおよびシャッタ装置311を駆動する駆動部313と、信号処理部312とを有する。
光学系310は、被写体からの像光(入射光)を撮像素子9Aへ導くものである。この光学系310は、複数の光学レンズから構成されていてもよい。シャッタ装置311は、撮像素子9Aへの光照射期間および遮光期間を制御するものである。駆動部313は、撮像素子9Aの転送動作およびシャッタ装置311のシャッタ動作を制御するものである。信号処理部312は、撮像素子9Aから出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Doutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
更に、本実施の形態等において説明した受光素子1は、下記電子機器(カプセル内視鏡および車両等の移動体)にも適用することが可能である。
<11.応用例1(内視鏡手術システム)>
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図41は、本開示に係る技術(本技術)が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図41では、術者(医師)11131が、内視鏡手術システム11000を用いて、患者ベッド11133上の患者11132に手術を行っている様子が図示されている。図示するように、内視鏡手術システム11000は、内視鏡11100と、気腹チューブ11111やエネルギー処置具11112等の、その他の術具11110と、内視鏡11100を支持する支持アーム装置11120と、内視鏡下手術のための各種の装置が搭載されたカート11200と、から構成される。
内視鏡11100は、先端から所定の長さの領域が患者11132の体腔内に挿入される鏡筒11101と、鏡筒11101の基端に接続されるカメラヘッド11102と、から構成される。図示する例では、硬性の鏡筒11101を有するいわゆる硬性鏡として構成される内視鏡11100を図示しているが、内視鏡11100は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒11101の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡11100には光源装置11203が接続されており、当該光源装置11203によって生成された光が、鏡筒11101の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者11132の体腔内の観察対象に向かって照射される。なお、内視鏡11100は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド11102の内部には光学系及び撮像素子が設けられており、観察対象からの反射光(観察光)は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、RAWデータとしてカメラコントロールユニット(CCU: Camera Control Unit)11201に送信される。
CCU11201は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等によって構成され、内視鏡11100及び表示装置11202の動作を統括的に制御する。さらに、CCU11201は、カメラヘッド11102から画像信号を受け取り、その画像信号に対して、例えば現像処理(デモザイク処理)等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置11202は、CCU11201からの制御により、当該CCU11201によって画像処理が施された画像信号に基づく画像を表示する。
光源装置11203は、例えばLED(light emitting diode)等の光源から構成され、術部等を撮影する際の照射光を内視鏡11100に供給する。
入力装置11204は、内視鏡手術システム11000に対する入力インタフェースである。ユーザは、入力装置11204を介して、内視鏡手術システム11000に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡11100による撮像条件(照射光の種類、倍率及び焦点距離等)を変更する旨の指示等を入力する。
処置具制御装置11205は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具11112の駆動を制御する。気腹装置11206は、内視鏡11100による視野の確保及び術者の作業空間の確保の目的で、患者11132の体腔を膨らめるために、気腹チューブ11111を介して当該体腔内にガスを送り込む。レコーダ11207は、手術に関する各種の情報を記録可能な装置である。プリンタ11208は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡11100に術部を撮影する際の照射光を供給する光源装置11203は、例えばLED、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。RGBレーザ光源の組み合わせにより白色光源が構成される場合には、各色(各波長)の出力強度及び出力タイミングを高精度に制御することができるため、光源装置11203において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、RGBレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド11102の撮像素子の駆動を制御することにより、RGBそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置11203は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド11102の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置11203は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光(すなわち、白色光)に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察(Narrow Band Imaging)が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること(自家蛍光観察)、又はインドシアニングリーン(ICG)等の試薬を体組織に局注すると共に当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置11203は、このような特殊光観察に対応した狭帯域光及び/又は励起光を供給可能に構成され得る。
図42は、図41に示すカメラヘッド11102及びCCU11201の機能構成の一例を示すブロック図である。
カメラヘッド11102は、レンズユニット11401と、撮像部11402と、駆動部11403と、通信部11404と、カメラヘッド制御部11405と、を有する。CCU11201は、通信部11411と、画像処理部11412と、制御部11413と、を有する。カメラヘッド11102とCCU11201とは、伝送ケーブル11400によって互いに通信可能に接続されている。
レンズユニット11401は、鏡筒11101との接続部に設けられる光学系である。鏡筒11101の先端から取り込まれた観察光は、カメラヘッド11102まで導光され、当該レンズユニット11401に入射する。レンズユニット11401は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部11402を構成する撮像素子は、1つ(いわゆる単板式)であってもよいし、複数(いわゆる多板式)であってもよい。撮像部11402が多板式で構成される場合には、例えば各撮像素子によってRGBそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部11402は、3D(dimensional)表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための1対の撮像素子を有するように構成されてもよい。3D表示が行われることにより、術者11131は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部11402が多板式で構成される場合には、各撮像素子に対応して、レンズユニット11401も複数系統設けられ得る。
また、撮像部11402は、必ずしもカメラヘッド11102に設けられなくてもよい。例えば、撮像部11402は、鏡筒11101の内部に、対物レンズの直後に設けられてもよい。
駆動部11403は、アクチュエータによって構成され、カメラヘッド制御部11405からの制御により、レンズユニット11401のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部11402による撮像画像の倍率及び焦点が適宜調整され得る。
通信部11404は、CCU11201との間で各種の情報を送受信するための通信装置によって構成される。通信部11404は、撮像部11402から得た画像信号をRAWデータとして伝送ケーブル11400を介してCCU11201に送信する。
また、通信部11404は、CCU11201から、カメラヘッド11102の駆動を制御するための制御信号を受信し、カメラヘッド制御部11405に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに/又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてCCU11201の制御部11413によって自動的に設定されてもよい。後者の場合には、いわゆるAE(Auto Exposure)機能、AF(Auto Focus)機能及びAWB(Auto White Balance)機能が内視鏡11100に搭載されていることになる。
カメラヘッド制御部11405は、通信部11404を介して受信したCCU11201からの制御信号に基づいて、カメラヘッド11102の駆動を制御する。
通信部11411は、カメラヘッド11102との間で各種の情報を送受信するための通信装置によって構成される。通信部11411は、カメラヘッド11102から、伝送ケーブル11400を介して送信される画像信号を受信する。
また、通信部11411は、カメラヘッド11102に対して、カメラヘッド11102の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部11412は、カメラヘッド11102から送信されたRAWデータである画像信号に対して各種の画像処理を施す。
制御部11413は、内視鏡11100による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部11413は、カメラヘッド11102の駆動を制御するための制御信号を生成する。
また、制御部11413は、画像処理部11412によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置11202に表示させる。この際、制御部11413は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部11413は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具11112の使用時のミスト等を認識することができる。制御部11413は、表示装置11202に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者11131に提示されることにより、術者11131の負担を軽減することや、術者11131が確実に手術を進めることが可能になる。
カメラヘッド11102及びCCU11201を接続する伝送ケーブル11400は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル11400を用いて有線で通信が行われていたが、カメラヘッド11102とCCU11201との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部11402に適用され得る。撮像部11402に本開示に係る技術を適用することにより、より鮮明な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
<12.応用例2(移動体)>
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図43は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図43に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(Interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させると共に、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図43の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図44は、撮像部12031の設置位置の例を示す図である。
図44では、撮像部12031として、撮像部12101、12102、12103、12104、12105を有する。
撮像部12101、12102、12103、12104、12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102、12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部12105は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図44には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。撮像部12031に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
更に、本実施の形態等において説明した受光素子1は、監視カメラ,生体認証システムおよびサーモグラフィ等の電子機器にも適用することが可能である。監視カメラは、例えばナイトビジョンシステム(暗視)のものである。受光素子1を監視カメラに適用することにより、夜間の歩行者および動物等を遠くから認識することが可能となる。また、受光素子1を車載カメラとして適用すると、ヘッドライトや天候の影響を受けにくい。例えば、煙および霧等の影響を受けずに、撮影画像を得ることができる。更に、物体の形状の認識も可能となる。また、サーモグラフィでは、非接触温度測定が可能となる。サーモグラフィでは、温度分布や発熱も検出可能である。加えて、受光素子1は、炎,水分またはガス等を検知する電子機器にも適用可能である。
以上、第1〜第3の実施の形態、変形例1〜5および適用例ならびに応用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記変形例1〜3,5は、上記第1の実施の形態の変形例として説明したが、第2の実施の形態および第3の実施の形態の変形例としても適用できる。
また、上記実施の形態等において説明した受光素子の層構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。例えば、上記実施の形態等では、第1コンタクト層12、光電変換層13および第2コンタクト層14により半導体層10Sを構成する場合について説明したが、半導体層10Sは光電変換層13を含んでいればよい。例えば、第1コンタクト層12および第2コンタクト層14を設けなくてもよく、あるいは、他の層を含んでいてもよい。
更に、上記実施の形態等では、便宜上、信号電荷が正孔である場合について説明したが、信号電荷は電子であってもよい。例えば、拡散領域がn型の不純物を含んでいてもよい。
加えて、上記実施の形態等では、本技術の半導体素子の一具体例の受光素子を説明したが、本技術の半導体素子は受光素子以外であってもよい。例えば、本技術の半導体素子は、発光素子であってもよい。
また、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
尚、本開示は、以下のような構成であってもよい。以下の構成の第1の本技術によれば、光透過性を有する第2電極上に、非還元性を有する絶縁層を設けるようにしたので、第2電極と絶縁層との密着性が向上する。第2の本技術によれば、絶縁層上に設けられ、素子領域の周辺領域近傍に設けられた開口を介して第2電極と電気的に接続される導電膜を、アルミニウム(Al)を用いて形成するようにしたので、導電膜の厚みが削減される。第3の本技術によれば、絶縁層上に設けられ、素子領域の周辺領域近傍に設けられた開口を介して第2電極と電気的に接続される導電膜上に、さらにブラックレジストからなる遮光膜を設けるようにしたので、導電膜の厚みが削減される。よって、製造歩留まりを向上させることが可能となる。
(1)
配線層と化合物半導体材料を含む第1半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
前記配線層を間にして前記第1半導体層に対向し、前記配線層を介して前記第1半導体層に電気的に接続された読出回路基板と、
前記配線層に設けられると共に、前記第1半導体層に電気的に接続された第1電極と、
前記第1半導体層を間にして前記第1電極に対向する第2電極と、
前記第2電極上に設けられると共に、非還元性を有する絶縁層と
を備えた半導体素子。
(2)
前記絶縁層は、酸化物(Mxy)、窒化物(Mxy)および酸窒化物(Mxyz)のうちのいずれかを含む、前記(1)に記載の半導体素子。
(Mは、ケイ素(Si),チタン(Ti),ハフニウム(Hf),ジルコニウム(Zr)およびイットリウム(Y)のうちのいずれかである。x,y,zは1以上の整数である。)
(3)
前記絶縁層は、2.0g/cm3以上8.0g/cm3以下の膜密度を有する酸化膜によって形成されている、前記(1)または(2)に記載の半導体素子。
(4)
前記絶縁層は多層構造を有する、前記(1)乃至(3)のうちのいずれかに記載の半導体素子。
(5)
前記絶縁層は前記素子領域の前記周辺領域の近傍に開口を有し、
前記周辺領域の近傍において、前記絶縁層の上方に、前記開口を介して前記第2電極と電気的に接続される導電膜をさらに有する、前記(1)乃至(4)のうちのいずれかに記載の半導体素子。
(6)
前記導電膜は、アルミニウム(Al)を用いて形成されている、前記(5)に記載の半導体素子。
(7)
前記開口内において、さらに、前記第2電極と前記導電膜との間にバリアメタルを有する、前記(6)に記載の半導体素子。
(8)
前記導電膜は、前記素子領域の前記周辺領域の近傍から前記周辺領域にかけて設けられている、前記(5)乃至(7)のうちのいずれかに記載の半導体素子。
(9)
前記素子基板は、さらに、前記周辺領域に、前記読出回路基板まで貫通する貫通孔を有し、
前記導電膜は、前記貫通孔を介して前記読出回路基板と電気的に接続されている、前記(5)乃至(8)のうちのいずれかに記載の半導体素子。
(10)
前記導電膜は遮光性を有する、前記(5)乃至(9)のうちのいずれかに記載の半導体素子。
(11)
前記導電膜の上方にブラックレジストからなる遮光膜をさらに有する、前記(5)乃至(10)のうちのいずれかに記載の半導体素子。
(12)
前記遮光膜の前記素子領域側の端面は、前記導電膜の前記素子領域側の端面よりも前記素子領域側に延在している、前記(11)に記載の半導体素子。
(13)
前記素子基板の前記周辺領域は、前記読出回路基板との接合面を有する、前記(1)乃至(12)のうちのいずれかに記載の半導体素子。
(14)
前記素子基板の前記素子領域は、前記周辺領域の前記接合面と同一平面上で、前記読出回路基板に接合されている、前記(13)に記載の半導体素子。
(15)
前記素子基板は、更に、前記周辺領域に前記第1半導体層を囲む埋込層を有する、前記(13)または(14)に記載の半導体素子。
(16)
前記化合物半導体材料は、赤外領域の波長の光を吸収する、前記(1)乃至(15)のうちのいずれかに記載の半導体素子。
(17)
前記化合物半導体材料は、InGaAs,InAsSb,InAs,InSbおよびHgCdTeのうちのいずれか1つである、前記(1)乃至(16)のうちのいずれかに記載の半導体素子。
(18)
更に、前記第1半導体層の前記読出回路基板との対向面とは反対面側に、オンチップレンズを有する、前記(1)乃至(17)のうちのいずれかに記載の半導体素子。
(19)
配線層と化合物半導体材料を含む第1半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
前記配線層を間にして前記第1半導体層に対向し、前記配線層を介して前記第1半導体層に電気的に接続された読出回路基板と、
前記配線層に設けられると共に、前記第1半導体層に電気的に接続された第1電極と、
前記第1半導体層を間にして前記第1電極に対向する第2電極と、
前記第2電極上に設けられると共に、前記素子領域の前記周辺領域の近傍に開口を有する絶縁層と、
前記絶縁層の上方に設けられると共に、前記開口を介して前記第2電極と電気的に接続されるアルミニウム(Al)を含む導電膜と
を備えた半導体素子。
(20)
配線層と化合物半導体材料を含む第1半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
前記配線層を間にして前記第1半導体層に対向し、前記配線層を介して前記第1半導体層に電気的に接続された読出回路基板と、
前記配線層に設けられると共に、前記第1半導体層に電気的に接続された第1電極と、
前記第1半導体層を間にして前記第1電極に対向する第2電極と、
前記第2電極上に設けられると共に、前記素子領域の前記周辺領域の近傍に開口を有する絶縁層と、
前記絶縁層の上方に設けられると共に、前記開口を介して前記第2電極と電気的に接続される導電膜と、
前記導電膜上に設けられると共に、ブラックレジストからなる遮光膜と
を備えた半導体素子。
本出願は、日本国特許庁において2018年12月27日に出願された日本特許出願番号2018−245180号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 配線層と化合物半導体材料を含む第1半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
    前記配線層を間にして前記第1半導体層に対向し、前記配線層を介して前記第1半導体層に電気的に接続された読出回路基板と、
    前記配線層に設けられると共に、前記第1半導体層に電気的に接続された第1電極と、
    前記第1半導体層を間にして前記第1電極に対向する第2電極と、
    前記第2電極上に設けられると共に、非還元性を有する絶縁層と
    を備えた半導体素子。
  2. 前記絶縁層は、酸化物(Mxy)、窒化物(Mxy)および酸窒化物(Mxyz)のうちのいずれかを含む、請求項1に記載の半導体素子。
    (Mは、ケイ素(Si),チタン(Ti),ハフニウム(Hf),ジルコニウム(Zr)およびイットリウム(Y)のうちのいずれかである。x,y,zは1以上の整数である。)
  3. 前記絶縁層は、2.0g/cm3以上8.0g/cm3以下の膜密度を有する酸化膜によって形成されている、請求項1に記載の半導体素子。
  4. 前記絶縁層は多層構造を有する、請求項1に記載の半導体素子。
  5. 前記絶縁層は前記素子領域の前記周辺領域の近傍に開口を有し、
    前記周辺領域の近傍において、前記絶縁層の上方に、前記開口を介して前記第2電極と電気的に接続される導電膜をさらに有する、請求項1に記載の半導体素子。
  6. 前記導電膜は、アルミニウム(Al)を用いて形成されている、請求項5に記載の半導体素子。
  7. 前記開口内において、さらに、前記第2電極と前記導電膜との間にバリアメタルを有する、請求項6に記載の半導体素子。
  8. 前記導電膜は、前記素子領域の前記周辺領域の近傍から前記周辺領域にかけて設けられている、請求項5に記載の半導体素子。
  9. 前記素子基板は、さらに、前記周辺領域に、前記読出回路基板まで貫通する貫通孔を有し、
    前記導電膜は、前記貫通孔を介して前記読出回路基板と電気的に接続されている、請求項5に記載の半導体素子。
  10. 前記導電膜は遮光性を有する、請求項5に記載の半導体素子。
  11. 前記導電膜の上方にブラックレジストからなる遮光膜をさらに有する、請求項5に記載の半導体素子。
  12. 前記遮光膜の前記素子領域側の端面は、前記導電膜の前記素子領域側の端面よりも前記素子領域側に延在している、請求項11に記載の半導体素子。
  13. 前記素子基板の前記周辺領域は、前記読出回路基板との接合面を有する、請求項1に記載の半導体素子。
  14. 前記素子基板の前記素子領域は、前記周辺領域の前記接合面と同一平面上で、前記読出回路基板に接合されている、請求項13に記載の半導体素子。
  15. 前記素子基板は、更に、前記周辺領域に前記第1半導体層を囲む埋込層を有する、請求項13に記載の半導体素子。
  16. 前記化合物半導体材料は、赤外領域の波長の光を吸収する、請求項1に記載の半導体素子。
  17. 前記化合物半導体材料は、InGaAs,InAsSb,InAs,InSbおよびHgCdTeのうちのいずれか1つである、請求項1に記載の半導体素子。
  18. 更に、前記第1半導体層の前記読出回路基板との対向面とは反対面側に、オンチップレンズを有する、請求項1に記載の半導体素子。
  19. 配線層と化合物半導体材料を含む第1半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
    前記配線層を間にして前記第1半導体層に対向し、前記配線層を介して前記第1半導体層に電気的に接続された読出回路基板と、
    前記配線層に設けられると共に、前記第1半導体層に電気的に接続された第1電極と、
    前記第1半導体層を間にして前記第1電極に対向する第2電極と、
    前記第2電極上に設けられると共に、前記素子領域の前記周辺領域の近傍に開口を有する絶縁層と、
    前記絶縁層の上方に設けられると共に、前記開口を介して前記第2電極と電気的に接続されるアルミニウム(Al)を含む導電膜と
    を備えた半導体素子。
  20. 配線層と化合物半導体材料を含む第1半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
    前記配線層を間にして前記第1半導体層に対向し、前記配線層を介して前記第1半導体層に電気的に接続された読出回路基板と、
    前記配線層に設けられると共に、前記第1半導体層に電気的に接続された第1電極と、
    前記第1半導体層を間にして前記第1電極に対向する第2電極と、
    前記第2電極上に設けられると共に、前記素子領域の前記周辺領域の近傍に開口を有する絶縁層と、
    前記絶縁層の上方に設けられると共に、前記開口を介して前記第2電極と電気的に接続される導電膜と、
    前記導電膜上に設けられると共に、ブラックレジストからなる遮光膜と
    を備えた半導体素子。
JP2020562934A 2018-12-27 2019-11-22 半導体素子 Pending JPWO2020137283A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018245180 2018-12-27
JP2018245180 2018-12-27
PCT/JP2019/045726 WO2020137283A1 (ja) 2018-12-27 2019-11-22 半導体素子

Publications (1)

Publication Number Publication Date
JPWO2020137283A1 true JPWO2020137283A1 (ja) 2021-11-11

Family

ID=71129008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020562934A Pending JPWO2020137283A1 (ja) 2018-12-27 2019-11-22 半導体素子

Country Status (4)

Country Link
US (1) US20220052099A1 (ja)
JP (1) JPWO2020137283A1 (ja)
CN (1) CN113039652A (ja)
WO (1) WO2020137283A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021180211A (ja) * 2020-05-11 2021-11-18 パナソニックIpマネジメント株式会社 撮像装置
US11894477B2 (en) * 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
CN115513274A (zh) * 2021-06-07 2022-12-23 联华电子股份有限公司 避免翘曲的半导体结构及其制作方法
WO2022265059A1 (ja) * 2021-06-16 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 光検出装置、光検出装置の製造方法、及び電子機器
JP2023043671A (ja) * 2021-09-16 2023-03-29 キオクシア株式会社 半導体記憶装置及びその設計方法
KR20240088997A (ko) * 2021-10-26 2024-06-20 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치, 기기 및 반도체 장치의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7655999B2 (en) * 2006-09-15 2010-02-02 Udt Sensors, Inc. High density photodiodes
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2012238648A (ja) * 2011-05-10 2012-12-06 Sony Corp 固体撮像装置及び電子機器
TW201637190A (zh) * 2015-03-25 2016-10-16 Sony Corp 固體攝像裝置及電子機器
JP2017022313A (ja) * 2015-07-14 2017-01-26 株式会社東芝 カメラモジュール
WO2018193747A1 (en) * 2017-04-19 2018-10-25 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
CN113039652A (zh) 2021-06-25
TW202101732A (zh) 2021-01-01
US20220052099A1 (en) 2022-02-17
WO2020137283A1 (ja) 2020-07-02

Similar Documents

Publication Publication Date Title
US10991745B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
WO2020137283A1 (ja) 半導体素子
JP2024012345A (ja) 半導体素子およびその製造方法
WO2020189179A1 (ja) 受光素子および受光素子の製造方法ならびに撮像装置
JP7520499B2 (ja) 半導体素子および電子機器
US20230014646A1 (en) Semiconductor element and electronic apparatus
JPWO2020137282A1 (ja) 撮像素子および電子機器
TWI850281B (zh) 半導體元件
TWI844563B (zh) 攝像元件、半導體元件及電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241001

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20241009