KR20230140332A - 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 - Google Patents

기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 Download PDF

Info

Publication number
KR20230140332A
KR20230140332A KR1020220120728A KR20220120728A KR20230140332A KR 20230140332 A KR20230140332 A KR 20230140332A KR 1020220120728 A KR1020220120728 A KR 1020220120728A KR 20220120728 A KR20220120728 A KR 20220120728A KR 20230140332 A KR20230140332 A KR 20230140332A
Authority
KR
South Korea
Prior art keywords
gas
film
substrate
supplying
inert gas
Prior art date
Application number
KR1020220120728A
Other languages
English (en)
Inventor
마사루 가도시마
아츠시 사노
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20230140332A publication Critical patent/KR20230140332A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

에칭 프로세스에서 생기는 이물의 양을 저감하여, 막의 품질이 저하되는 것을 억제한다. a) 막이 형성된 기판에 제1 가스를 공급하여, 막의 표면에 개질층을 형성하는 공정과, b) a) 후, 개질층에 제2 가스를 공급하여 개질층을 제거하는 공정과, c) b) 후, 막에 대하여, b)의 처리 온도보다도 높은 제1 온도의 불활성 가스를 공급하는 공정과, d) a) b) c)를 순서대로 소정 횟수 행함으로써, 막의 일부를 제거하는 공정을 갖는 기술.

Description

기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치{METHOD OF PROCESSING SUBSTRATE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, PROGRAM, AND SUBSTRATE PROCESSING METHOD}
본 개시는, 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판의 표면에 노출된 막을 에칭하는 처리가 행하여지는 경우가 있다(예를 들어, 특허문헌 1 참조).
반도체 장치의 스케일링에 수반하여, 가공 치수의 미세화나 복잡화가 진행되고 있으며, 그에 수반하여, 상술한 에칭 처리를 포함하는 고정밀도의 패터닝 공정을 몇 번이나 반복할 필요가 생겨서, 비용 증가의 한 요인으로 되어 있다. 이에 대해, 상술한 에칭 처리를 원자층 레벨로 행하는 기술(이하, 원자층 에칭이라고도 함)이 있으며, 이러한, 높은 제어성을 갖는 프로세스는, 공정수 삭감에 있어서 유용한 기술로서 관심을 받고 있다. 종래, 원자층 에칭에 관한 기술은, 플라스마를 사용한 방법이 주를 이루었다.
일본 특허 공개 제2019-160962호 공보
종래의 에칭 프로세스에서는, 프로세스 중에 파티클 등의 이물이 생겨서, 기판에 형성되는 막의 품질이 저하되는 과제가 있다.
그래서, 본 개시는, 에칭 프로세스에서 생기는 이물의 양을 저감하여, 막의 품질이 저하되는 것을 억제하는 기술을 제공하는 데 있다.
본 개시의 일 양태에 의하면,
a) 막이 형성된 기판에 제1 가스를 공급하여, 막의 표면에 개질층을 형성하는 공정과, b) a) 후, 개질층에 제2 가스를 공급하여 개질층을 제거하는 공정과, c) b) 후, 막에 대하여, b)의 처리 온도보다도 높은 제1 온도의 불활성 가스를 공급하는 공정과, d) a) b) c)를 순서대로 소정 횟수 행함으로써, 막의 일부를 제거하는 공정을 갖는 기술이 제공된다.
본 개시에 의하면, 에칭 프로세스에서 생기는 이물의 양을 저감하여, 막의 품질이 저하되는 것을 억제할 수 있다.
도 1은 본 개시의 일 실시 형태에 관한 기판 처리 장치의 개략 구성도이다.
도 2는 본 개시의 일 실시 형태에 관한 가스 공급계의 개략 구성도이다.
도 3은 본 개시의 일 실시 형태에 관한 기판 처리 장치의 컨트롤러의 개략 구성도이다.
도 4는 본 개시의 일 실시 형태에 관한 기판 처리 공정의 시퀀스 예이다.
도 5는 본 개시의 일 실시 형태에 관한 기판 처리 공정에서의 기판의 표면 상태를 나타내는 모델도이다.
도 6은 본 개시의 다른 실시 형태에 관한 기판 처리 장치의 개략 구성도이다.
<본 개시의 일 양태>
이하, 본 개시의 일 양태에 대해서, 주로, 도 1 내지 도 5를 참조하면서 설명한다. 또한, 이하의 설명에서 사용되는 도면은, 모두 모식적인 것이며, 도면 상의 각 요소의 치수 관계, 각 요소의 비율 등은, 현실의 것과 반드시 일치하는 것은 아니다. 또한, 복수의 도면의 상호간에 있어서도, 각 요소의 치수 관계, 각 요소의 비율 등은 반드시 일치하는 것은 아니다.
(1) 기판 처리 장치의 구성
본 실시 형태에 관한 기판 처리 장치(100)에 대해서 설명한다. 기판 처리 장치(100)는, 예를 들어 도 1에 도시하고 있는 바와 같이, 매엽식 기판 처리 장치로서 구성되어 있다.
도 1에 도시하는 바와 같이, 기판 처리 장치(100)는 처리 용기(202)를 구비하고 있다. 처리 용기(202)는, 예를 들어 수평 단면이 원형이며 편평한 밀폐 용기로서 구성되어 있다. 또한, 처리 용기(202)는, 예를 들어 알루미늄(Al)이나 스테인리스(SUS) 등의 금속 재료, 또는 석영에 의해 구성되어 있다. 처리 용기(202) 내에는, 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리 공간(처리실)(201), 이동 탑재 공간(이동 탑재실)(203)이 형성되어 있다. 처리 용기(202)는, 상부 용기(202a)와 하부 용기(202b)로 구성된다. 상부 용기(202a)와 하부 용기(202b)의 사이에는 칸막이판(204)이 마련된다. 상부 처리 용기(202a)에 둘러싸인 공간이며, 칸막이판(204)보다도 상방의 공간을 처리실(201)이라고 칭하고, 하부 용기(202b)에 둘러싸인 공간이며, 칸막이판보다도 하방의 공간을 이동 탑재실(203)이라고 칭한다.
하부 용기(202b)의 측면에는, 게이트 밸브(1490)에 인접한 기판 반입출구(1480)가 마련되어 있어, 웨이퍼(200)는 기판 반입출구(1480)를 통해서 도시하지 않은 반송실과의 사이를 이동한다. 하부 용기(202b)의 저부에는, 리프트 핀(207)이 복수 마련되어 있다. 또한, 하부 용기(202b)는 접지되어 있다.
처리실(201) 내에는, 웨이퍼(200)를 지지하는 기판 지지부(210)가 마련되어 있다. 기판 지지부(210)는, 웨이퍼(200)를 적재하는 적재면(211)과, 적재면(211)을 표면에 갖는 적재대(212), 가열부로서의 히터(213)를 주로 갖는다. 기판 적재대(212)에는, 리프트 핀(207)이 관통하는 관통 구멍(214)이, 리프트 핀(207)과 대응하는 위치에 각각 마련되어 있다. 또한, 기판 적재대(212)에는, 웨이퍼(200)나 처리실(201)에 바이어스를 인가하는 바이어스 전극(256)이 마련되어 있어도 된다. 바이어스 전극(256)은, 바이어스 조정부(257)에 접속되어, 바이어스 조정부(257)에 의해 바이어스가 조정 가능하게 구성된다.
기판 적재대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)는, 처리 용기(202)의 저부를 관통하고 있고, 나아가 처리 용기(202)의 외부에서 승강 기구(218)에 접속되어 있다. 승강 기구(218)를 작동시켜서 샤프트(217) 및 지지대(212)를 승강시킴으로써, 기판 적재면(211) 상에 적재되는 웨이퍼(200)를 승강시키는 것이 가능하게 되어 있다. 또한, 샤프트(217) 하단부의 주위는 벨로우즈(219)에 의해 덮여 있어, 처리실(201) 내는 기밀하게 유지되어 있다.
기판 적재대(212)는, 웨이퍼(200)의 반송 시에는, 도 1의 파선으로 나타내는 웨이퍼 이동 탑재 위치까지 하강하고, 웨이퍼(200)의 처리 시에는 도 1에 도시한 처리 위치(웨이퍼 처리 위치)까지 상승한다.
구체적으로는, 기판 적재대(212)를 웨이퍼 이동 탑재 위치까지 하강시켰을 때는, 리프트 핀(207)의 상단부가 기판 적재면(211)의 상면으로부터 돌출되어, 리프트 핀(207)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 기판 적재대(212)를 웨이퍼 처리 위치까지 상승시켰을 때는, 리프트 핀(207)은 기판 적재면(211)의 상면으로부터 매몰되어, 기판 적재면(211)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 리프트 핀(207)은, 웨이퍼(200)와 직접 접촉하기 때문에, 예를 들어 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다.
(배기계)
처리실(201)(상부 용기(202a))의 내벽 측면에는, 처리실(201)의 분위기를 배기하는 제1 배기부로서의 배기구(221)가 마련되어 있다. 배기구(221)에는 배기관(224)이 접속되어 있고, 배기관(224)에는, 처리실(201) 내를 소정의 압력으로 제어하는 APC(Auto Pressure Controller) 등의 압력 조정기(227)와 진공 펌프(223)가 순서대로 직렬로 접속되어 있다. 주로, 배기구(221), 배기관(224), 압력 조정기(227)에 의해 제1 배기계(배기 라인)가 구성된다. 또한, 진공 펌프(223)도 제1 배기계의 구성으로 해도 된다. 또한, 이동 탑재실(203)의 내벽 측면에는, 이동 탑재실(203)의 분위기를 배기하는 배기관(1481)이 마련되어 있다. 배기관(1481)에는, 압력 조정기(228)가 마련되어, 이동 탑재실(203) 내의 압력을 소정의 압력으로 배기 가능하게 구성되어 있다. 또한, 이동 탑재실(203)을 통해서 처리실(201) 내의 분위기를 배기할 수도 있다.
(가스 도입구)
처리실(201)의 상부에 마련되는 샤워 헤드(234)의 상면(천장벽)에는, 처리실(201) 내에 각종 가스를 공급하기 위한 가스 도입구(241)가 마련되어 있다. 가스 공급부인 가스 도입구(241)와 연통하도록 접속되는 각 가스 공급 유닛의 구성에 대해서는 후술한다.
(가스 분산 유닛)
가스 분산 유닛으로서의 샤워 헤드(234)는, 버퍼실(232), 활성화부로서의 전극부(244)를 갖는다. 전극부(244)에는, 가스를 웨이퍼(200)에 분산 공급하는 구멍(234a)이 복수 마련되어 있다. 샤워 헤드(234)는, 가스 도입구(241)와 처리실(201)의 사이에 마련되어 있다. 가스 도입구(241)로부터 도입되는 가스는, 샤워 헤드(234)의 버퍼실(232)(분산부)에 공급되어, 구멍(234a)을 통해서 처리실(201)에 공급된다.
또한, 전극부(244)는, 도전성 금속으로 구성되고, 가스를 여기하기 위한 활성화부(여기부)의 일부로서 구성된다. 전극부(244)에는, 정합기(251)와 고주파 전원(252)이 접속되어, 전자파(고주파 전력이나 마이크로파)가 공급 가능하게 구성되어 있다. 또한, 덮개(231)를 도전성 부재로 구성할 경우에는, 덮개(231)와 전극부(244)의 사이에 절연 블록(233)이 마련되어, 덮개(231)와 전극부(244)의 사이를 절연하는 구성으로 된다. 또한, 전극부(244)는, 상부 용기(202a)에 지지되도록 구성된다. 여기부는, 적어도 전극부(244), 정합기(251), 고주파 전원(252)으로 구성된다.
또한, 버퍼실(232)에 가스 가이드(235)가 마련되어 있어도 된다. 가스 가이드(235)는, 가스 도입 구멍(241)을 중심으로 해서 웨이퍼(200)의 직경 방향을 향함에 따라 직경이 넓어지는 원추 형상이다. 가스 가이드(235)의 하단의 수평 방향의 직경은 구멍(234a)이 마련되는 영역의 단부보다도 더 외주에까지 연장되어 형성된다. 가스 가이드(235)가 마련되어 있음으로써, 복수의 구멍(234a) 각각에 균일하게 가스를 공급할 수 있어, 웨이퍼(200)의 면 내에 공급되는 활성종의 양을 균일화시킬 수 있다.
(가스 공급계)
가스 도입 구멍(241)에는, 가스 공급관(150)이 접속되어 있다. 가스 공급관(150)으로부터는, 후술하는 제1 가스, 제2 가스, 불활성 가스가 공급된다.
도 2에, 제1 가스 공급부, 제2 가스 공급부, 불활성 가스 공급부, 제3 가스 공급부의 개략 구성도를 나타낸다.
도 2에 도시한 바와 같이, 가스 공급관(150)에는, 제1 가스 공급관(113a), 제2 가스 공급관(123a), 불활성 가스 공급관(133a), 제3 가스 공급관(143a)이 접속된다.
(제1 가스 공급부)
제1 가스 공급부는, 제1 가스 공급관(113a)을 갖고, 상류로부터 순서대로 매스 플로 컨트롤러(MFC)(115), 밸브(116)가 마련되어 있다. 또한, 제1 가스 공급부에는, 제1 가스 공급관(113a)에 접속되는 제1 가스 공급원(113)을 포함해서 구성해도 된다. 또한, 처리 가스의 원료가 액체나 고체인 경우에는, 기화기(180)가 마련되어 있어도 된다.
(제2 가스 공급부)
제2 가스 공급부는, 제2 가스 공급관(123a)을 갖고, 상류로부터 순서대로 MFC(125), 밸브(126)가 마련되어 있다. 또한, 제2 가스 공급부에는, 제2 가스 공급관(123a)에 접속되는 제2 가스 공급원(123)을 포함해서 구성해도 된다.
또한, 리모트 플라스마 유닛(RPU)(124)을 마련하여, 제2 가스를 활성화시키도록 구성해도 된다.
(제1 불활성 가스 공급부)
제1 불활성 가스 공급부에는, 제1 불활성 가스 공급관(133a), MFC(135), 밸브(136)가 마련되어 있다. 또한, 제1 불활성 가스 공급관(133a)에 접속되는 제1 불활성 가스 공급원(133)을 제1 불활성 가스 공급부에 포함해서 구성해도 된다.
(제2 불활성 가스 공급부)
제2 불활성 가스 공급부는, 제2 불활성 가스 공급관(143a)을 갖고, 상류로부터 순서대로 가스 가열부(140), MFC(145), 밸브(146)가 마련되어 있다. 또한, 제2 불활성 가스 공급부에는, 제2 불활성 가스 공급관(143a)에 접속되는 제2 불활성 가스 공급원(143)을 포함해서 구성해도 된다.
본 실시 형태에서는, 제1 가스 공급부, 제2 가스 공급부, 제1 불활성 가스 공급부, 제2 불활성 가스 공급부의 적어도 어느 것, 또는 조합한 구성을 가스 공급부라고 칭한다.
(제어부)
도 1에 도시하는 바와 같이 기판 처리 장치(100)는, 기판 처리 장치(100)의 각 부의 동작을 제어하는 것이 가능한 제어부(컨트롤러(260))를 갖고 있다.
컨트롤러(260)의 개략을 도 3에 도시한다. 제어부(제어 수단)인 컨트롤러(260)는, CPU(Central Processing Unit)(260a), RAM(Random Access Memory)(260b), 기억 장치(260c), I/O 포트(260d)를 구비한 컴퓨터로서 구성되어 있다. RAM(260b), 기억 장치(260c), I/O 포트(260d)는, 내부 버스(260e)를 통해서 CPU(260a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(260)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(261)나, 외부 기억 장치(262), 수신부(285) 등이 접속 가능하게 구성되어 있다.
기억 장치(260c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(260c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피, 웨이퍼(200)에의 처리에 사용하는 프로세스 레시피를 설정할 때까지의 과정에서 생기는 연산 데이터나 처리 데이터 등이 판독 가능하게 저장되어 있다. 또한, 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(260)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로그램 레시피나 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한, 본 명세서에서 프로그램이라는 말을 사용한 경우는, 프로그램 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다. 또한, RAM(260b)은, CPU(260a)에 의해 판독된 프로그램, 연산 데이터, 처리 데이터 등의 데이터가 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(260d)는, 게이트 밸브(1490), 승강 기구(218), 히터(213), 압력 조정기(227), 진공 펌프(223), 정합기(251), 고주파 전원(252), MFC(115, 125, 135, 145), 밸브(116, 126, 136, 228, 238, 239), (RPU(124), 기화기(180)) 바이어스 제어부(257), 가스 가열부(140) 등에 접속되어 있다.
연산부로서의 CPU(260a)는, 기억 장치(260c)로부터의 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(261)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(260c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. 또한, 수신부(285)로부터 입력된 설정값과, 기억 장치(260c)에 기억된 프로세스 레시피나 제어 데이터를 비교·연산하여, 연산 데이터를 산출 가능하게 구성되어 있다. 또한, 연산 데이터로부터 대응하는 처리 데이터(프로세스 레시피)의 결정 처리 등을 실행 가능하게 구성되어 있다. 그리고, CPU(260a)는, 판독된 프로세스 레시피의 내용을 따르도록, 게이트 밸브(1490)의 개폐 동작, 승강 기구(218)의 승강 동작, 히터(213)에의 전력 공급 동작, 압력 조정기(227)의 압력 조정 동작, 진공 펌프(223)의 온/오프 제어, MFC(115, 125, 135, 145)에서의 가스 유량 제어 동작, RPU(124)의 가스 활성화 동작, 밸브(116, 126, 136, 228, 238, 239)에서의 가스의 온/오프 제어, 정합기(251)의 전력 정합 동작, 고주파 전원(252)의 전력 제어, 바이어스 제어부(257)의 제어 동작, 가스 가열부(140)의 제어 동작 등을 제어하는 것이 가능하게 구성되어 있다.
또한, 컨트롤러(260)는, 전용의 컴퓨터로서 구성되어 있는 경우에 한하지 않고, 범용의 컴퓨터로서 구성되어 있어도 된다. 예를 들어, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(262)를 준비하고, 이러한 외부 기억 장치(262)를 사용해서 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해, 본 실시 형태에 관한 컨트롤러(260)를 구성할 수 있다. 또한, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(262)를 통해서 공급하는 경우에 제한하지 않는다. 예를 들어, 수신부(285)나 네트워크(263)(인터넷이나 전용 회선) 등의 통신 수단을 사용하여, 외부 기억 장치(262)를 통하지 않고 프로그램을 공급하도록 해도 된다. 또한, 기억 장치(260c)나 외부 기억 장치(262)는, 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 또한, 본 명세서에서, 기록 매체라는 말을 사용한 경우는, 기억 장치(260c) 단체만을 포함하는 경우, 외부 기억 장치(262) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200)의 표면에 노출된 막으로서의 하지(200a)를 에칭하기 위한 에칭 처리 시퀀스 예, 즉, 에칭 처리에서의 가스 공급 시퀀스 예에 대해서, 주로 도 4, 도 5를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 가스 공급 시퀀스에서는,
웨이퍼(200)에 대하여 제1 가스를 공급함으로써, 웨이퍼(200)의 표면에 노출된 막인 하지(200a)의 적어도 일부에 개질층(200b)을 형성하는 스텝 A와,
스텝 A 후에, 웨이퍼(200)에 대하여 제1 불활성 가스를 공급하는 스텝 B와,
웨이퍼(200)에 대하여 제1 가스와는 분자 구조가 다른 제2 가스를 공급함으로써, 제2 가스와 개질층(200b)을 반응시키는 것, 및 제2 가스에 의해 개질층(200b)을 활성화시키는 것의 적어도 한쪽에서 에칭종을 생성하여, 이 에칭종에 의해 하지(200a)의 적어도 일부를 에칭하는 스텝 C와,
스텝 C 후에, 웨이퍼(200)에 대하여, 가열한 제2 불활성 가스를 공급하는 스텝 D
를 비동시에 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써 하지(200a)를 에칭한다.
본 개시는, 상술한 처리 시퀀스를, 편의상 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용한다.
(제1 가스→제1 퍼지→제2 가스→제2 퍼지)×n
본 명세서에서 「웨이퍼」라는 말을 사용한 경우는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 층을 형성한다」라고 기재한 경우는, 웨이퍼 그 자체의 표면 상에 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성된 층 등의 위에 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
또한, 본 명세서에서 「하지」라는 말을 사용한 경우는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼의 표면에 형성된 층이나 막을 의미하는 경우가 있다. 본 명세서에서 「하지의 표면」이라는 말을 사용한 경우는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼의 표면에 형성된 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「하지의 표면에 층을 형성한다」라고 기재한 경우는, 웨이퍼 그 자체의 표면에 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼의 표면에 형성된 층 등의 표면에 층을 형성하는 것을 의미하는 경우가 있다.
(기판 반입 공정)
처리 시에는, 우선, 웨이퍼(200)를 처리실(201)에 반입시킨다. 구체적으로는, 기판 지지부(210)를 승강 기구(218)에 의해 하강시켜, 리프트 핀(207)이 관통 구멍(214)으로부터 기판 지지부(210)의 상면측으로 돌출된 상태로 한다. 또한, 처리실(201) 내나 이동 탑재실(203)을 소정의 압력으로 압력 조절한 후, 게이트 밸브(1490)를 개방하여, 게이트 밸브(1490)로부터 리프트 핀(207) 상에 웨이퍼(200)를 적재시킨다. 웨이퍼(200)를 리프트 핀(207) 상에 적재시킨 후, 게이트 밸브(1490)를 닫고, 승강 기구(218)에 의해 기판 지지부(210)를 소정의 위치까지 상승시킴으로써, 웨이퍼(200)가, 리프트 핀(207)으로부터 기판 지지부(210)에 적재되게 된다.
(압력 조정 및 온도 조정)
계속해서, 처리실(201) 내가 소정의 압력(진공도)으로 되도록, 배기관(224)을 통해서 처리실(201) 내를 배기한다. 이때, 압력 센서(도시하지 않음)가 계측한 압력값에 기초하여, 압력 조정기(227)로서의 APC 밸브의 밸브 개방도를 피드백 제어한다. 또한, 온도 센서(도시하지 않음)가 측정한 온도값에 기초하여, 처리실(201) 내가 소정의 온도로 되도록 히터(213)에의 통전량을 피드백 제어한다. 구체적으로는, 기판 지지부(210)를 히터(213)에 의해 미리 가열해 두고, 웨이퍼(200) 또는 기판 지지부(210)의 온도 변화가 없어지고 나서 일정 시간 둔다. 그 동안에, 처리실(201) 내에 잔류하고 있는 수분 혹은 부재로부터의 탈가스 등이 있는 경우는, 진공 배기나 N2 가스의 공급에 의해 제거해도 된다. 이것으로 성막 프로세스 전의 준비가 완료되게 된다. 또한, 처리실(201) 내를 소정의 압력으로 배기할 때, 한번, 도달 가능한 진공도까지 진공 배기해도 된다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 계속해서 행하여진다.
또한, 웨이퍼(200)의 표면에 복수의 오목부가 형성되어 있는 경우, 처리실(201) 내의 압력을 낮춘 상태로 하는 것이 바람직하다. 또한, 오목부는, 웨이퍼(200)에 형성되어 있는 경우나, 하지(200a)에 형성되어 있는 경우가 있다. 또한, 오목부가 웨이퍼(200)에 형성되어 있는 경우, 본 개시의 도 5는, 오목부 내의 저면 또는 측벽의 단면도를 나타내는 도면이 된다.
(에칭 처리)
그 후, 다음의 스텝 A와 스텝 C를 비동시에 행하는 사이클을 소정 횟수 실행한다.
[스텝 A: 제1 가스 공급(개질 가스 공급)]
스텝 A에서는, 처리실(201) 내의 웨이퍼(200)에 대하여, 즉, 표면에 막으로서의 하지(200a)가 노출된 웨이퍼(200)에 대하여 제1 가스를 공급한다.
구체적으로는, 밸브(116)를 개방하여, 가스 공급관(113a) 내에 제1 가스를 흘린다. 제1 가스는, MFC(115)에 의해 유량 조정되어, 처리실(201) 내에 공급되고, 웨이퍼(200)의 표면을 흘러 배기구(221)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 제1 가스가 공급된다. 또한, 이때, 밸브(136)를 개방하여, 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
후술하는 조건 하에서 웨이퍼(200)에 대하여 제1 가스를 공급함으로써, 하지(200a)의 표면을 균일하게 개질시키는 것이 가능하게 된다. 구체적으로는, 도 5의 (a)에 도시하는 바와 같이, 표면에 하지(200a)가 노출된 웨이퍼(200)에 대하여 제1 가스(10)가 공급되면, 하지(200a)의 표면의 면 내에 균일하게 제1 가스(10)가 흡착되어 개질층(200b)이 형성된다.
또한, 개질층(200b)은, 제1 가스(10)의 분자의 적어도 일부를 하지(200a)의 표면의 적어도 일부에 물리 흡착 또는 화학 흡착시키는 것(이하, 흡착에 의한 개질이라고도 함), 및 제1 가스(10)의 분자의 적어도 일부와 하지(200a)의 표면의 적어도 일부의 원자 또는 분자의 화학 반응에 의해 화합물을 생성시키는 것(이하, 화합물 생성에 의한 개질이라고도 함)의 적어도 한쪽에 의해 형성된다. 즉, 본 스텝에서는, 제1 가스(10)를 사용한, 흡착에 의한 개질 및/또는 화합물 생성에 의한 개질에 의해, 하지(200a)의 표면을 개질시키는 것이 가능하게 된다. 도 5의 (a)에서는, 예로서, 제1 가스(10)의 분자의 적어도 일부를 하지(200a)의 표면의 적어도 일부에 흡착시킴으로써 형성된 개질층(200b)을 도시하고 있다.
흡착에 의한 개질에 있어서는, 하지(200a) 중 개질 부분(즉, 개질층(200b)이 형성된 부분)이 후술하는 스텝 C에서 생성시키는 에칭종의 베이스가 된다. 그 때문에, 스텝 C에서 생성시키는 에칭종의 양을, 하지(200a)의 표면에의 제1 가스의 흡착량에 의해 제어하는 것이 가능하게 된다. 또한, 마찬가지로, 화합물 생성에 의한 개질에 있어서도, 하지(200a) 중 개질 부분(즉, 개질층(200b)이 형성된 부분)이 후술하는 스텝 C에서 생성시키는 에칭종의 베이스가 된다. 그 때문에, 스텝 C에서 생성시키는 에칭종의 양을, 하지(200a)의 표면에 생성시키는 화합물의 양에 의해 제어하는 것이 가능하게 된다. 그리고, 후술하는 조건 하라면, 하지(200a)의 표면의 면 내에 균일하게 개질층(200b)을 형성할 수 있고, 이에 의해, 후술하는 스텝 C에서, 하지(200a)의 표면의 면 내에 균일하게 에칭종을 생성시키는 것이 가능하게 된다.
또한, 처리 조건에 따라서는, 개질층(200b)을 형성하는 반응에 셀프 리미트를 생기게 할 수도 있다. 즉, 처리 조건에 따라서는, 흡착에 의한 개질 반응을 포화시킬 수도 있고, 또한, 화합물 생성에 의한 개질 반응을 포화시킬 수도 있다. 개질층(200b)을 형성하는 반응을 포화시킴으로써, 하지(200a)의 표면의 면 내에, 보다 균일하게 개질층(200b)을 형성하는 것이 가능하게 된다. 그리고, 이에 의해, 후술하는 스텝 C에서, 하지(200a)의 표면의 면 내에, 보다 균일하게 에칭종을 생성시키는 것이 가능하게 된다.
스텝 A에서 제1 가스를 공급할 때의 처리 조건으로서는,
처리 온도: 25 내지 400℃, 바람직하게는 50 내지 250℃
처리 압력: 1 내지 13300Pa, 바람직하게는 50 내지 2660Pa
제1 가스 공급 유량: 1 내지 5000sccm, 바람직하게는 50 내지 2000sccm
제1 가스 공급 시간: 1 내지 3000sec, 바람직하게는 10 내지 1200sec
불활성 가스 공급 유량(가스 공급관마다): 100 내지 5000sccm, 바람직하게는 100 내지 3000sccm
이 예시된다.
여기서, 본 명세서에서의 「25 내지 400℃」와 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「25 내지 400℃」란 「25℃ 이상 400℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다. 또한, 처리 온도란 웨이퍼(200)의 온도를 의미하고, 처리 압력이란 처리실(201) 내의 압력을 의미한다. 이하의 설명에서도 마찬가지이다.
상기 처리 조건에 있어서, 처리 온도를 25℃ 이상, 바람직하게는 50℃ 이상으로 함으로써, 개질층(200b)을 실용적인 형성 레이트로 형성하는 것이 가능하게 된다. 또한, 상기 처리 조건에 있어서, 처리 온도를 400℃ 이하, 바람직하게는 250℃ 이하로 함으로써, 제1 가스에 의해 막(하지(200a))이 직접적으로 에칭되는 것을 억제하면서, 개질층(200b)을 하지(200a)의 표면의 면 내에 균일하게 형성하는 것이 가능하게 된다.
또한, 본 스텝에서는, 개질층(200b)을 형성하는 반응을 포화시키는 것이 가능하게 되는 조건 하에서, 웨이퍼(200)에 대하여 제1 가스를 공급할 수 있다. 이에 의해, 개질층(200b)을 하지(200a)의 표면의 면 내에, 보다 균일하게 형성하는 것이 가능하게 된다. 예를 들어, 처리 온도를 250℃ 이하, 바람직하게는 200℃ 이하, 보다 바람직하게는 150℃ 이하의 소정의 온도로 함으로써, 개질층(200b)을 형성하는 반응을 포화시키는 것이 가능하게 된다. 또한, 이러한 처리 온도로 한 경우라도, 처리 온도 이외의 조건을 조정(예를 들어, 제1 가스 공급 시간을 짧게 하거나, 처리 압력을 낮게 하는 등)함으로써, 개질층(200b)을 형성하는 반응을 불포화로 할 수도 있다.
또한, 상기 처리 조건은, 제1 가스가 단독으로 존재한 경우(즉, 하지(200a)가 노출된 웨이퍼(200)에 대하여 제1 가스가 단독으로 공급된 경우, 이하, 마찬가지임)에, 하지(200a)의 에칭 반응이 계속적으로 진행되기 어려운 조건이라고 할 수도 있다. 또한, 상기 처리 조건은, 제2 가스가 단독으로 존재한 경우(즉, 하지(200a)가 노출된 웨이퍼(200)에 대하여 제2 가스가 단독으로 공급된 경우, 이하, 마찬가지임)에, 하지(200a)의 에칭 반응이 계속적으로 진행되기 어려운 조건이기도 하다.
스텝 A에서 사용하는 제1 가스로서는, 막인 하지(200a)의 표면을 개질 가능한 가스라면 특별히 제한은 없다.
제1 가스로서는, 예를 들어 실리콘(Si) 함유 가스, 금속 함유 가스, 산소(O) 함유 가스, 질소(N) 및 수소(H) 함유 가스, 보론(B) 함유 가스, 인(P) 함유 가스, 할로겐 함유 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다.
제1 가스의 예로서 들 수 있는 Si 함유 가스로서는, 예를 들어 Si와 아미노기를 포함하는 가스인 아미노실란계 가스를 사용할 수 있다.
여기서, 아미노기란, 1개의 질소(N) 원자에, 1개 이상의 탄소(C) 원자를 포함하는 탄화수소기가 1개 또는 2개 배위한 관능기(NH2로 표현되는 아미노기의 H의 한쪽 또는 양쪽을 1개 이상의 C 원자를 포함하는 탄화수소기로 치환한 관능기)이다. 아미노기의 일부를 구성하는 탄화수소기가 1개의 N에 2개 배위하고 있을 경우는, 그 2개가 동일한 탄화수소기이어도 되고, 다른 탄화수소기이어도 된다. 탄화수소기는, 알킬기와 같이 단결합을 포함하고 있어도 되고, 이중 결합이나 삼중 결합 등의 불포화 결합을 포함하고 있어도 된다. 아미노기는 환상 구조를 갖고 있어도 된다. 아미노기는, 아미노실란 분자의 중심 원자인 Si에 결합하고 있으므로, 아미노실란에서의 아미노기를, 리간드(배위자) 또는 아미노 리간드라고 칭할 수도 있다. 아미노실란계 가스는, Si와 아미노기를 포함하는 것 외에, 또한 탄화수소기를 포함하고 있어도 된다. 탄화수소기는, 알킬기와 같이 단결합을 포함하고 있어도 되고, 이중 결합이나 삼중 결합 등의 불포화 결합을 포함하고 있어도 된다. 탄화수소기는 환상 구조를 갖고 있어도 된다. 탄화수소기는, 아미노실란 분자의 중심 원자인 Si에 결합하고 있어도 되며, 그 경우, 아미노실란에서의 탄화수소기를, 리간드 또는 탄화수소 리간드라고 칭할 수도 있다. 그 탄화수소기가 알킬기일 경우는, 이 탄화수소기를 알킬 리간드라고 칭할 수도 있다. 이하, 알킬기를 R로 나타내는 경우도 있다.
아미노실란계 가스로서는, 예를 들어 디메틸아미노트리메틸실란((CH3)2NSi(CH3)3, 약칭: DMATMS) 가스, 디에틸아미노트리메틸실란((C2H5)2NSi(CH3)3, 약칭: DEATMS) 가스, 디에틸아미노트리에틸실란((C2H5)2NSi(C2H5)3, 약칭: DEATES) 가스, 디메틸아미노트리에틸실란((CH3)2NSi(C2H5)3, 약칭: DMATES) 가스 등을 사용할 수 있다. 또한, DMATMS, DEATMS, DEATES, DMATES 등의 중심 원자인 Si에는, 1개의 아미노기(디메틸아미노기나 디에틸아미노기)가 결합하고 있는 것 외에, 3개의 알킬기(메틸기나 에틸기)가 결합하고 있다. 즉, DMATMS, DEATMS, DEATES, DMATES 등은, 1개의 아미노 리간드와, 3개의 알킬 리간드를 포함하고 있다.
아미노실란계 가스로서는, 이들 외에, 하기 식 [1]로 표현되는 아미노실란 화합물의 가스를 사용할 수 있다.
SiAx[(NB2)(4-x)] [1]
식 [1] 중, A는, H 원자, 알킬기 또는 알콕시기를 나타내고, B는, H 원자 또는 알킬기를 나타내고, x는 1 내지 3의 정수를 나타낸다. A로 표현되는 알킬기는, 탄소수 1 내지 5의 알킬기가 바람직하고, 탄소수 1 내지 4의 알킬기가 보다 바람직하다. A로 표현되는 알킬기는, 직쇄상이어도 되고, 분지상이어도 된다. A로 표현되는 알킬기로서는, 예를 들어 메틸기, 에틸기, n-프로필기, n-부틸기, 이소프로필기, 이소부틸기, sec-부틸기, tert-부틸기 등을 들 수 있다. A로 표현되는 알콕시기는, 탄소수 1 내지 5의 알콕시기가 바람직하고, 탄소수 1 내지 4의 알콕시기가 보다 바람직하다. A로 표현되는 알콕시기 중의 알킬기는, 상기 A로 표현되는 알킬기와 마찬가지이다. x가 2 또는 3인 경우, 2개 또는 3개의 A는, 동일하여도 되고 달라도 된다. B로 표현되는 알킬기는, 상기 A로 표현되는 알킬기와 마찬가지이다. 또한, 2개의 B는 동일하여도 되고 달라도 되며, x가 1 또는 2인 경우, 복수의 (NB2)는 동일하여도 되고 달라도 된다. 또한, 2개의 B가 결합해서 환 구조를 형성하고 있어도 되고, 형성된 환 구조는 또한 알킬기 등의 치환기를 갖고 있어도 된다.
식 [1]로 표현되는 아미노실란계 가스로서는, 예를 들어 식 [1] 중의 A가 H 원자이며, B가 알킬기이며, x가 3인(즉, 1분자 중에 1개의 아미노기를 포함하는 아미노실란 화합물인) 모노아미노실란(SiH3(NR2), 약칭: MAS) 가스, 식 [1] 중의 A가 H 원자이며, B가 알킬기이며, x가 2인(즉, 1분자 중에 아미노기를 2개 포함하는 아미노실란 화합물인) 비스아미노실란(SiH2(NR2)2, 약칭: BAS) 가스, 식 [1] 중의 A가 H 원자이며, B가 알킬기이며, x가 1인(1분자 중에 아미노기를 3개 포함하는 아미노실란 화합물인) 트리스아미노실란(SiH(NR2)3, 약칭: TAS) 가스를 사용할 수 있다. 그 중에서도, 아미노실란계 가스로서는, MAS 가스를 사용하는 것이 바람직하다. 제1 가스로서 MAS 가스를 사용함으로써, 스텝 A에서, 하지(200a)의 표면을 보다 균일하면서 또한 충분하게 개질시키는 것이 가능하게 된다.
상기 MAS 가스로서는, 예를 들어 에틸메틸아미노실란(SiH3[N(CH3)(C2H5)]) 가스, 디메틸아미노실란(SiH3[N(CH3)2]) 가스, 디이소프로필아미노실란(SiH3[N(C3H7)2]) 가스, 디세컨더리부틸아미노실란(SiH3[H(C4H9)2]) 가스, 디메틸피페리디노실란(SiH3[NC5H8(CH3)2]) 가스, 디에틸피페리디노실란(SiH3[NC5H8(C2H5)2]) 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다. 본 명세서에서, MAS 가스는, 1분자 중에 1개의 아미노기를 갖는 아미노실란 화합물의 가스이면 되며, 상기 SiH3(NR2)로 표현되는 구조 이외의 구조를 갖는 것도 포함한다. 예를 들어, 상술한 DMATMS, DEATMS, DEATES, DMATES도, 1분자 중에 1개의 아미노기를 포함하는 아미노실란 화합물이므로, 이들도 MAS 가스에 포함할 수 있다. 또한, 상술한 DMATMS, DEATMS, DEATES, DMATES는, 식 [1] 중의 A가 알킬기이며, B가 알킬기이며, x가 3인 아미노실란 화합물이다.
제1 가스의 예로서 예시되어 있는 Si 함유 가스로서는, 예를 들어 Si와 할로게노기를 포함하는 가스인 할로실란계 가스를 사용할 수 있다. 할로게노기로서는, 플루오로기, 클로로기, 브로모기, 요오드기 중 적어도 어느 것을 포함하는 것이 바람직하고, 그 중에서도 클로로기를 포함하는 것이 보다 바람직하다. 즉, 할로실란계 가스는, 불소(F), 염소(Cl), 브롬(Br), 요오드(I) 중 적어도 어느 것을 포함하는 것이 바람직하고, 그 중에서도 Cl을 포함하는 것이 보다 바람직하다. 할로실란계 가스로서는, 예를 들어 헥사클로로디실란(Si2Cl6) 가스, 테트라클로로실란(SiCl4) 가스, 트리클로로실란(SiHCl3) 가스, 디클로로실란(SiH2Cl2) 가스, 모노클로로실란(SiH3Cl) 가스 등의 클로로실란계 가스, 테트라플루오로실란(SiF4) 가스, 디플루오로실란(SiH2F2) 가스 등의 플루오로실란계 가스, 테트라브로모실란(SiBr4) 가스, 디브로모실란(SiH2Br2) 가스 등의 브로모실란계 가스, 테트라요오도실란(SiI4) 가스, 디요오도실란(SiH2I2) 가스 등의 요오도실란계 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다.
또한, 할로실란계 가스로서는, 알킬할로실란계 가스를 사용할 수도 있다. 알킬할로실란계 가스로서는, 예를 들어 디메틸디클로로실란((CH3)2SiCl2) 가스, 트리메틸클로로실란((CH3)3SiCl) 가스 등의 알킬클로로실란계 가스, 디메틸디플루오로실란((CH3)2SiF2) 가스, 트리메틸플루오로실란((CH3)3SiF) 가스 등의 알킬플루오로실란계 가스, 디메틸디브로모실란((CH3)2SiBr2) 가스, 트리메틸브로모실란((CH3)3SiBr) 가스 등의 알킬브로모실란계 가스, 디메틸디요오도실란((CH3)2SiI2) 가스, 트리메틸요오도실란((CH3)3SiI) 가스 등의 알킬요오도실란계 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다.
제1 가스의 예로서 예시되어 있는 Si 함유 가스로서는, 예를 들어 Si와 H를 포함하는 가스, 즉, 수소화규소 가스를 사용할 수 있다. 수소화규소 가스로서는, 예를 들어 모노실란(SiH4) 가스, 디실란(Si2H6) 가스, 트리실란(Si3H8) 가스, 테트라실란(Si4H10) 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다.
제1 가스의 예로서 예시되어 있는 금속 함유 가스로서는, 예를 들어 금속과 아미노기를 포함하는 가스나, 금속과 할로게노기를 포함하는 가스 등을 사용할 수 있다. 할로게노기로서는, 플루오로기, 클로로기, 브로모기, 요오드기 중 적어도 어느 것을 포함하는 것이 바람직하고, 그 중에서도 클로로기를 포함하는 것이 보다 바람직하다. 즉, 금속과 할로게노기를 포함하는 가스는, F, Cl, Br, I 중 적어도 어느 것을 포함하는 것이 바람직하고, 그 중에서도 Cl을 포함하는 것이 보다 바람직하다. 이들 가스로서는, 예를 들어 테트라키스(디메틸아미노)티타늄(Ti[N(CH3)2]4) 가스, 테트라키스(디에틸아미노)티타늄(Ti[N(C2H5)2]4) 가스, 테트라플루오로티타늄(TiF4) 가스, 테트라클로로티타늄(TiCl4) 가스, 테트라브로모티타늄(TiBr4) 가스, 테트라요오도티타늄(TiI4) 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다.
제1 가스의 예로서 예시되어 있는 O 함유 가스로서는, 예를 들어 산소(O2) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, 아산화질소(N2O) 가스, 오존(O3) 가스, 수증기(H2O 가스), 과산화수소(H2O2) 가스, O2 가스+H2 가스, O3 가스+H2 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다.
제1 가스의 예로서 예시되어 있는 N 및 H 함유 가스로서는, 예를 들어 암모니아(NH3) 가스, 히드라진(N2H4) 가스, 디아젠(N2H2) 가스, 모노메틸히드라진(CH3HN2H2) 가스, 디메틸히드라진((CH3)2N2(CH3)H) 가스, 트리메틸히드라진((CH3)3N2H2) 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다.
제1 가스의 예로서 예시되어 있는 B 함유 가스, P 함유 가스로서는, 예를 들어 B 및 H 함유 가스, P 및 H 함유 가스 등을 사용할 수 있다. 이들 가스로서는, 디보란(B2H6) 가스, 포스핀(PH3) 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다.
제1 가스의 예로서 예시되어 있는 할로겐 함유 가스로서는, 예를 들어 C 및 F 함유 가스, Cl 및 F 함유 가스, F 함유 가스, N 및 F 함유 가스, N, F 및 O 함유 가스, N, Cl 및 O 함유 가스 등을 사용할 수 있다. 이들 가스로서는, 예를 들어 테트라플루오로메탄(CF4) 가스, 헥사플루오로에탄(C2F6) 가스, 옥타플루오로프로판(C3F8) 가스, 불화염소(ClF) 가스, 삼불화염소(ClF3) 가스, 불소(F2) 가스, 삼불화질소(NF3) 가스, 불화니트로실(FNO) 가스, 삼불화니트로실(F3NO) 가스, 불화니트로일(FNO2) 가스, 염화니트로실(ClNO) 가스, NF3 가스+NO 가스, F2 가스+NO 가스, ClF 가스+NO 가스, ClF3 가스+NO 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다.
또한, 본 명세서에서 「NF3 가스+NO 가스」와 같은 2개의 가스의 병기 기재는, NF3 가스와 NO 가스의 혼합 가스를 의미하고 있다. 혼합 가스를 공급하는 경우는, 2개의 가스를 공급관 내에서 혼합(프리믹스)시킨 후, 처리실(201) 내에 공급하도록 해도 되고, 2개의 가스를 다른 공급관으로부터 따로따로 처리실(201) 내에 공급하여, 처리실(201) 내에서 혼합(포스트 믹스)시키도록 해도 된다.
또한, FNO 가스 등과 같이 보관이 어려운 가스는, 예를 들어 F2 가스와 NO 가스를, 기판 처리 장치에 설치된 공급관 내나 노즐 내에서 혼합시킴으로써 생성시켜, 공급관 내나 노즐 내에서 생성시킨 FNO 가스를 처리실(201) 내에 공급하는 것이 바람직하다. 또한, 예를 들어 기판 처리 장치에 가스 혼합실을 설치하여, 가스 혼합실 내에서 F2 가스와 NO 가스를 혼합시킴으로써 FNO 가스를 생성시켜, 가스 혼합실 내에서 생성시킨 FNO 가스를, 공급관이나 노즐을 통해서 처리실(201) 내에 공급하도록 해도 된다.
스텝 A에서 사용하는 불활성 가스로서는, 예를 들어 질소(N2) 가스 외에, 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희가스를 사용할 수 있다. 불활성 가스로서는, 후술하는 각 스텝에서도 마찬가지의 것을 사용할 수 있다.
하지(200a)의 표면에의 개질층(200b)의 형성이 완료된 후, 밸브(116)를 닫아, 처리실(201) 내에의 제1 가스의 공급을 정지한다. 이에 의해, 스텝 A가 종료된다.
[스텝 B: 제1 퍼지 공정]
스텝 A 후, 스텝 B가 행하여진다. 스텝 B에서는, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(136)를 개방하여, 처리실(201) 내에 불활성 가스를 공급해도 된다. 불활성 가스는, 퍼지 가스로서 작용하여, 이에 의해 처리실(201) 내가 퍼지된다(퍼지). 본 명세서에서는, 스텝 A 후에 행하여지는 퍼지를 제1 퍼지라고 칭한다. 불활성 가스에 의한 퍼지는, 불실시로 해도 된다. 불실시의 경우는, 처리실(201) 내의 분위기의 배기가 행해지게 된다. 상기 퍼지에 의해, 하지(200a)의 표면에 개질층(200b)을 남기고, 웨이퍼(200)에 흡착되지 않은 제1 가스(10) 등이 제거된다. 즉, 제1 퍼지 공정은, 처리실(201) 내의 배기와, 처리실(201) 내에의 불활성 가스의 공급에 의한 처리실(201) 내의 분위기의 압출(퍼지)의 적어도 하나 이상을 의미한다. 배기와 퍼지를 모두 행함으로써, 처리실(201) 내의 분위기의 배기 효율을 향상시킬 수 있다.
불활성 가스는, 밸브(136)를 개방하여, 가스 공급관(133a) 내에 제1 불활성 가스를 흘린다. 제1 불활성 가스는, MFC(135)에 의해 유량 조정되어 처리실(201) 내에 공급되고, 웨이퍼(200)의 표면을 흘러 배기구(221)로부터 배기된다. 또한, 제1 불활성 가스는, 상온의 가스이다.
스텝 B의 처리 조건으로서는,
처리 온도: 25 내지 400℃, 바람직하게는 50 내지 250℃
처리 압력: 1 내지 13300Pa, 바람직하게는 50 내지 1330Pa
불활성 가스 공급 유량(가스 공급관마다): 100 내지 5000sccm, 바람직하게는 500 내지 3000sccm
불활성 가스 공급 시간: 1 내지 600sec, 바람직하게는 10 내지 120sec
제1 불활성 가스의 온도: 상온(실온)
이 예시된다.
[스텝 C: 제2 가스 공급(에칭 가스 공급)]
스텝 B의 종료 후, 스텝 C가 행하여진다. 스텝 C에서는, 처리실(201) 내의 웨이퍼(200)에 대하여, 즉, 하지(200a)의 표면에 개질층(200b)이 형성된 웨이퍼(200)에 대하여 제2 가스를 공급한다. 상술한 바와 같이, 제2 가스는, 제1 가스와는 분자 구조가 다른 가스이다.
구체적으로는, 밸브(126)를 개방하여, 가스 공급관(123a) 내에 제2 가스를 흘린다. 제2 가스는, MFC(125)에 의해 유량 조정되어 처리실(201) 내에 공급되고, 웨이퍼(200)의 표면을 흘러 배기구(221)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 제2 가스가 공급된다. 또한, 이때, 밸브(136)를 개방하여, 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
후술하는 조건 하에서 웨이퍼(200)에 대하여 제2 가스를 공급함으로써, 하지(200a)의 표면에 형성된 개질층(200b)으로부터 에칭종이 생성된다. 구체적으로는, 도 5의 (b)에 도시하는 바와 같이, 하지(200a)의 표면에 개질층(200b)이 형성된 웨이퍼(200)에 대하여 제2 가스(20)가 공급되면, 도 5의 (c)에 도시하는 바와 같이, 제2 가스(20)에 의해 개질층(200b)(여기에서는 하지(200a)의 표면에 흡착된 제1 가스(10))이 활성화되어, 에칭종(200c)이 생성된다.
또한, 에칭종(200c)은, 제2 가스와 개질층(200b)을 반응시키는 것, 및 제2 가스에 의해 개질층(200b)을 활성화시키는 것의 적어도 한쪽에서 생성된다. 전자와 같이 에칭종(200c)을 생성시키는 것을, 이하, 반응에 의한 에칭종 생성이라고도 한다. 후자와 같이 에칭종(200c)을 생성시키는 것을, 이하, 활성화에 의한 에칭종 생성이라고도 한다. 즉, 본 스텝에서는, 반응에 의한 에칭종 생성 및/또는 활성화에 의한 에칭종 생성에 의해, 하지(200a)의 표면에 에칭종(200c)이 생성되게 된다. 또한, 에칭종(200c)은, 층상으로 형성되는 개질층(200b)을 베이스로 해서 생성되어, 층상으로 존재하게 되므로, 에칭종(200c)을, 에칭종을 포함하는 층(200c), 에칭종 함유층(200c), 혹은 단순히 에칭종층(200c)이라고 칭할 수도 있다. 도 5의 (c)는, 예로서, 하지(200a)의 표면에 흡착된 제1 가스(10)를 제2 가스(20)에 의해 활성화시킴으로써 생성시킨 에칭종(200c), 즉, 에칭종을 포함하는 층(200c)을 도시하고 있다.
하지(200a)의 표면에 에칭종(200c)이 생성되면, 도 5의 (d)에 도시하는 바와 같이, 하지(200a)의 표면의 일부가 에칭종(200c)에 의해 에칭된다. 하지(200a)의 표면의 일부가 에칭종(200c)에 의해 에칭될 때는, 도 5의 (d)에 도시하는 바와 같이, 그 에칭 반응의 과정에서, 예를 들어 부생성물인 제1 생성물(12)이 생성된다. 이때, 부생성물로서, 제1 생성물(12) 이외에 제2 생성물(14)도 생성되는 경우가 있다. 이하, 부생성물로서, 제1 생성물(12)과 제2 생성물(14)이 생성되는 경우에 대해서 설명한다.
하지(200a)의 표면의 일부가 에칭종(200c)에 의해 에칭될 때, 부생성물인 제1 생성물(12)과 제2 생성물(14)이 생성되면, 예를 들어 도 5의 (e)에 도시하는 바와 같이, 제1 생성물(12)은 하지(200a)의 표면으로부터 탈리한다. 이때, 제2 생성물(14)은 하지(200a)의 표면에 잔류한다. 또한, 이때, 제2 생성물(14)의 일부가 하지(200a)의 표면으로부터 탈리하기도 한다. 또한, 이때, 제2 생성물(14)은, 하지(200a)의 표면으로부터의 탈리와 하지(200a)의 표면에의 흡착을 반복하는 거동을 나타내기도 한다. 도 5의 (e)는, 일례로서, 제2 생성물(14)의 하지(200a)의 표면으로부터의 탈리와 하지(200a)의 표면에의 흡착을 도시하고 있다. 그 후, 제2 생성물(14)은, 도 5의 (f)에 도시하는 바와 같이, 표면의 일부가 에칭된 하지(200a)의 표면에 잔류 및/또는 흡착된 상태가 된다.
이와 같이, 표면의 일부가 에칭된 하지(200a)의 표면에, 제2 생성물(14)이 잔류 및/또는 흡착되면, 웨이퍼(200)의 표면(하지(200a)의 표면)에 제2 생성물(14)에 의한 이물(파티클)이 발생하여, 웨이퍼(200) 상에 파티클이 부착된 상태가 된다. 이 파티클은, 웨이퍼(200)에 대하여 행하여지는 다음의 처리가 웨이퍼(200)의 표면(하지(200a)의 표면)에 행하여지는 것을 저해해버리는 과제가 있다. 여기서, 다음의 처리란, (제1 가스→제1 퍼지→제2 가스→제2 퍼지)×n의 n≥2의 처리나, 본 명세서의 에칭 공정의 다음에 행하여지는 처리(예를 들어 성막 처리) 등을 의미한다.
이 웨이퍼(200) 상에의 파티클의 생성 억제를 위해서 본 개시에서는, 제1 생성물(12)이나 제2 생성물(14)을 제거하는 스텝 D(제2 퍼지 공정)를 행한다. 또한, 제2 퍼지 공정은, 스텝 C 후에 행하여지는 퍼지 공정이다.
또한, 바람직하게는 스텝 C는, 다른 스텝(공정)보다도 낮은 압력에서 행하여진다.
제2 가스로서는, 예를 들어 할로겐 함유 가스나 아세틸아세톤계 가스 등을 사용할 수 있다. 할로겐 함유 가스나 아세틸아세톤계 가스로서는, 예를 들어 I 및 F 함유 가스, B 및 Cl 함유 가스, Cl 함유 가스, H 및 Cl 함유 가스, S, O 및 Cl 함유 가스, H 및 F 함유 가스, 금속 및 F 함유 가스, 금속 및 Cl 함유 가스, Cl 및 F 함유 가스, F 함유 가스, N 및 F 함유 가스, N, F 및 O 함유 가스, N, Cl 및 O 함유 가스, C, H 및 O 함유 가스, C, H, F 및 O 함유 가스 등을 사용할 수 있다.
이러한 가스로서는, 예를 들어 칠불화요오드(IF7) 가스, 오불화요오드(IF5) 가스, 삼염화붕소(BCl3) 가스, 염소(Cl2) 가스, 염화수소(HCl) 가스, 염화티오닐(SOCl2) 가스, 불화수소(HF) 가스, 육불화텅스텐(WF6) 가스, 육염화텅스텐(WCl6) 가스, 오염화텅스텐(WCl5) 가스, 불화염소(ClF) 가스, 삼불화염소(ClF3) 가스, 불소(F2) 가스, 삼불화질소(NF3) 가스, 불화니트로실(FNO) 가스, 삼불화니트로실(F3NO) 가스, 불화니트로일(FNO2) 가스, 염화니트로실(ClNO) 가스, 아세틸아세톤(C5H8O2) 가스, 헥사플루오로아세틸아세톤(C5H2F6O2) 가스 등을 들 수 있고, 이들 중 1개 이상을 사용할 수 있다.
또한, 상술한 바와 같이, FNO 가스 등과 같이 보관이 어려운 가스는, 예를 들어 F2 가스와 NO 가스를, 기판 처리 장치에 설치된 공급관 내에서 혼합시킴으로써 생성시켜, 공급관 내에서 생성시킨 FNO 가스를 처리실(201) 내에 공급하는 것이 바람직하다. 또한, 상술한 바와 같이, 예를 들어 기판 처리 장치에 가스 혼합실을 설치하여, 가스 혼합실 내에서 F2 가스와 NO 가스를 혼합시킴으로써 FNO 가스를 생성시켜, 가스 혼합실 내에서 생성시킨 FNO 가스를, 공급관이나 노즐을 통해서 처리실(201) 내에 공급하도록 해도 된다.
[스텝 D: 제2 퍼지 공정]
밸브(126)를 닫아, 제2 가스의 공급을 정지한 후, 밸브(146)를 개방하여, 처리실(201) 내에 제2 불활성 가스를 공급함으로써, 웨이퍼(200) 상이나, 처리실(201) 내에 존재하는 제1 생성물(12)이나 제2 생성물(14)을 제거한다. 여기서, 스텝 D에서는, 가스 가열부(140)에 의해, 제2 불활성 가스를 제1 온도로 가열하는 공정을 포함한다. 가스 가열부(140)에 의해, 제2 불활성 가스를 제1 온도로 가열하고, 제1 온도로 가열한 제2 불활성 가스를 웨이퍼(200)에 공급함으로써, 웨이퍼(200)의 표면(하지(200a)의 표면)에 흡착된 제2 생성물(14)을 가열할 수 있어, 휘발(탈리)을 재촉할 수 있다. 즉, 가열한 제2 불활성 가스를 공급함으로써, 제2 생성물(14)에 기인하는 파티클의 발생을 억제할 수 있다. 또한, 처리실(201)의 내벽을 가열할 수도 있기 때문에, 제1 생성물(12)이나 제2 생성물(14)이, 처리실(201)의 내벽에 흡착되는 것을 억제하고, 처리실(201) 내로부터 배출시키는 효율을 향상시킬 수 있다. 그 때문에, 처리실(201)의 내벽 부근에서 생성되는 파티클의 발생도 잘 할 수 있다. 또한, 제2 불활성 가스의 온도(제1 온도)는, 적어도 스텝 C의 처리 온도보다도 높은 온도로 한다. 또한, 스텝 D에서는, 밸브(136)는 개방해 두어도 되고 닫아 두어도 된다. 밸브(136)를 닫아 둠으로써, 가열된 제2 불활성 가스의 희석을 억제할 수 있다. 제2 불활성 가스의 희석을 억제함으로써, 부생성물의 가열 효율을 향상시킬 수 있다. 한편, 밸브(136)를 열어 둠으로써, 불활성 가스의 유량을 증가시킬 수 있다. 불활성 가스의 유량을 증가시킴으로써, 웨이퍼(200) 상이나 처리실(201)로부터 부생성물의 제거를 촉진할 수 있다. 또한, 스텝 D에서, 밸브(136)를 닫은 상태에서 행하는 기간과, 밸브(136)를 개방한 상태에서 행하는 기간 양쪽을 마련해도 된다. 또한, 제2 불활성 가스의 제2 온도를, 스텝 A의 처리 온도보다도 높게 함으로써, 잔류하고 있는 제1 가스를 휘발시켜서 웨이퍼(200) 상이나, 처리실(201)로부터 제거할 수 있다.
스텝 D의 처리 조건으로서는,
처리 온도: 25 내지 400℃, 바람직하게는 50 내지 250℃
처리 압력: 1 내지 13300Pa, 바람직하게는 50 내지 1330Pa
불활성 가스 공급 유량(가스 공급관마다): 100 내지 5000sccm, 바람직하게는 500 내지 3000sccm
불활성 가스 공급 시간: 1 내지 600sec, 바람직하게는 10 내지 120sec
제2 불활성 가스의 가열 온도: 200 내지 600℃, 바람직하게는 200℃ 내지 400℃
가 예시된다. 또한, 제2 불활성 가스의 가열 온도란, 가스 가열부(140)의 제어 온도(설정 온도)를 의미한다. 또한, 제2 불활성 가스의 온도를 측정할 수 있을 경우, 제2 불활성 가스의 온도가, 이 온도로 되도록 제어해도 된다. 이러한 온도의 제2 불활성 가스를 웨이퍼(200)에 공급함으로써, 개질층(200b)(웨이퍼(200)의 표면)의 온도를 상승시킨다.
또한, 바람직하게는 스텝 D는, 다른 스텝(공정)보다도 높은 압력에서 행하여진다. 더욱 바람직하게는, 스텝 D의 개시 전에 처리실(201) 내의 압력을 다른 스텝(공정)보다도 낮은 압력으로 해 둔다.
또한, 스텝 D 후, 후술하는 스텝 E를 행하도록 해도 된다. 스텝 E는 후술한다.
[소정 횟수 실시]
상술한 스텝 A 및 스텝 C를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200)의 표면에 노출된 하지(200a)를 원하는 깊이로 에칭하는 것이 가능하게 된다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 에칭되는 층의 두께를 원하는 두께보다도 얇게 하여, 에칭에 의해 제거되는 층의 두께가 원하는 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
(애프터 퍼지 및 압력 조정)
하지(200a)의 에칭 처리가 완료된 후, 가스 공급관(133a)으로부터 퍼지 가스로서의 불활성 가스를 처리실(201) 내에 공급하여, 배기구(221)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 소정 압력으로 복귀된다.
(기판 반출 공정)
기판 적재대(212)를 승강 기구(218)에 의해 이동 탑재 위치로 하강시키고, 리프트 핀(207)이 관통 구멍(214)으로부터 기판 지지부(210)의 상면측으로 돌출된 상태로 한다. 또한, 게이트 밸브(1490)를 개방하여, 웨이퍼(200)를 리프트 핀(207) 상으로부터 게이트 밸브(1490)의 밖으로 반송한다.
(3) 본 양태에 의한 효과
본 양태에 의하면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(A) 제2 가스의 공급 후에, 가열한 불활성 가스를 공급함으로써, 웨이퍼(200) 상에 존재하는 제1 생성물(12)이나 제2 생성물(14) 등의 부생성물을 가열시킬 수 있다. 제1 생성물(12)이나 제2 생성물(14) 등의 부생성물을 가열함으로써, 이들 부생성물이 휘발하기 쉬워진다. 이들 부생성물을 웨이퍼(200)로부터 탈리시킴으로써, 부생성물에 기인하는 파티클의 발생을 억제할 수 있다.
(B) 제2 불활성 가스의 온도를, 제2 가스 공급 시의 처리 온도보다도 높게 함으로써, 부생성물 중, 특히, 웨이퍼(200) 상에 잔류하기 쉬운 제2 생성물(14)의 제거 효율을 향상시킬 수 있다. 제2 불활성 가스의 온도를, 제2 가스 공급 시의 처리 온도보다도 높게 함으로써, 웨이퍼(200) 상에 존재하는 제2 생성물(14)을 가열할 수 있어, 제2 생성물(14)의 휘발을 촉진할 수 있다.
(C) 제1 불활성 가스를 공급하는 가스 공급관과, 제2 불활성 가스를 공급하는 가스 공급관을 따로따로 마련함으로써, 제2 불활성 가스가 가스 가열부(140)로부터 처리실(201)까지 흐를 때까지의 동안에, 제2 불활성 가스의 온도 저하를 억제할 수 있다. 또한, 제1 불활성 가스가, 처리실(201)까지 흐르는 동안의 온도 상승을 억제할 수 있다. 또한, 사이클 처리를 행할 때, 제1 불활성 가스와 제2 불활성 가스 각각을 공급할 때의 각각의 가스의 온도 조정 시간을 단축할 수 있다. 즉, 기판 처리 스루풋과, 기판 처리 품질을 향상시킬 수 있다.
(D) 스텝 A 전에, 처리실(201) 내를 감압 상태로 해 두고, 처리실(201) 내가 감압 상태에서 스텝 A를 행함으로써, 웨이퍼(200)의 구석구석까지 제1 가스를 공급할 수 있다. 즉, 웨이퍼(200)(하지(200a))의 면 내에 균일하게 제1 가스를 공급할 수 있어, 웨이퍼(200)의 면내의 처리 균일성을 향상시킬 수 있다. 특히, 웨이퍼(200)의 표면에 오목부가 형성되어 있는 경우, 오목부 내에도 균일하게 제1 가스를 공급할 수 있다. 또한, 복수의 오목부 각각에도 균일하게 제1 가스를 공급할 수 있다.
(E) 스텝 C를 다른 스텝(공정)의 처리실(201) 내의 압력보다도 낮은 압력에서 행함으로써, 제2 가스를 개질층의 구석구석까지 공급할 수 있다. 특히 에칭 대상의 막이 오목부 내에 존재하는 경우에, 오목부 내의 구석구석까지 제2 가스를 공급할 수 있다. 특히, 오목부의 저면측에 제2 가스를 공급할 수 있다.
(F) 스텝 D를 다른 스텝(공정)의 처리실(201) 내의 압력보다도 높은 압력에서 행함으로써, 웨이퍼(200)의 표면에 존재하고 있는 부생성물의 가열 속도를 향상시킬 수 있어, 부생성물의 제거 효율을 향상시킬 수 있다.
(G) 스텝 D의 개시 전에 처리실(201) 내는 다른 스텝(공정)의 처리실(201) 내의 압력보다도 낮은 압력으로 함으로써, 웨이퍼(200)의 면 내에 균일하게 제2 불활성 가스를 공급할 수 있다. 즉, 웨이퍼(200)의 면 내를 균일하게 가열할 수 있다. 특히 웨이퍼(200)의 표면에 오목부가 존재하는 경우에는, 오목부 내나, 복수의 오목부를 균일하게 가열할 수 있다. 특히, 오목부의 저면측까지 균일하게 가열할 수 있다.
<본 개시의 다른 양태>
이상, 본 개시의 양태를 구체적으로 설명했다. 그러나, 본 개시는 상술한 양태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 이하에 나타내는 처리 시퀀스와 같이, 제2 퍼지 공정 후에, 제3 퍼지 공정(스텝 E)을 행해도 된다. 이에 의해, 예를 들어 웨이퍼(200)의 표면에 노출된 하지(200a)의 표면에의 개질층(200b)의 형성을 촉진시키는 것이 가능하게 된다.
(제1 가스→제1 퍼지→제2 가스→제2 퍼지→제3 퍼지)×n
[스텝 E: 제3 퍼지 공정]
스텝 E에서는, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 즉, 처리실(201) 내의 분위기를 배기하여, 처리실(201) 내의 압력을 저하시킨다. 이때, 웨이퍼(200)의 표면(하지(200a)의 표면)은, 스텝 D에 의해 가열된 상태(온도가 상승한 상태)이다. 이렇게 웨이퍼(200)의 표면의 온도를 높인 상태에서, 처리실(201) 내의 압력을 저하시킴으로써, 웨이퍼(200)의 표면에 존재하는 부생성물의 휘발을 촉진시킬 수 있다.
또한, 스텝 E에서, 밸브(136)를 개방하여, 처리실(201)(웨이퍼(200))에 제1 불활성 가스를 공급해도 된다. 웨이퍼(200)에 제1 온도보다도 낮은 온도인 제2 온도의 제1 불활성 가스를 공급함으로써, 적어도 웨이퍼(200)의 표면(하지(200a)의 표면)의 온도를 다음의 처리(스텝 A)에 적합한 온도로 조정할 수 있다. 예를 들어, 스텝 A의 처리 온도가, 스텝 D의 처리 온도보다도 낮은 경우에, 스텝 E에서, 제1 불활성 가스를 공급함으로써 웨이퍼(200)의 표면을 냉각하여, 스텝 A의 처리 온도에 접근시킬(근접시킬) 수 있다. 스텝 A의 처리 온도에 접근시킴으로써, 다음에 행하여지는 스텝 A에서, 제1 가스(개질 가스)와, 하지(200a)의 반응을 소정량 얻을 수 있다. 제1 가스와 하지(200a)의 반응이 자기 제한적(셀프 리미트적)으로 생기는 것이라면, 스텝 E에서, 스텝 A의 처리 온도에 접근시킴으로써, 스텝 E의 다음에 행하여지는 스텝 A에서 얻어지는 셀프 리미트의 효과가 저감되는 것을 억제할 수 있다. 셀프 리미트의 효과를 얻음으로써, 웨이퍼(200)의 면 내(하지(200a)의 면 내)에서의 처리 균일성을 향상시킬 수 있다.
여기서, 제1 불활성 가스의 공급 조건은, 예를 들어 상술한 스텝 B와 마찬가지의 조건에서 공급된다. 즉, 제2 온도는 상온(실온)이다. 또한, 스텝 D에 의해, 가스 공급관(150)이 가열되어 있을 경우는, 제2 온도는, 실온보다도 높은 온도로 되는 경우가 있다.
또한, 스텝 E에서, 제1 불활성 가스의 공급 전에, 처리실(201) 내를 배기해도 된다. 즉, 스텝 E에서의 제1 불활성 가스의 공급은, 처리실(201) 내의 배기 후에 행하여진다. 제1 불활성 가스의 공급 전에 처리실(201)을 배기함으로써, 웨이퍼(200)의 표면(하지(200a)의 표면)을 제2 온도로 유지한 채, 처리실(201) 내의 압력을 낮출 수 있어, 상술한 효과를 얻을 수 있다.
또한, 스텝 E에서, 제1 불활성 가스의 공급 후에, 다시 처리실(201) 내를 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제해도 된다. 여기서, 바람직하게는 처리실(201) 내의 배기는, 처리실(201) 내의 압력을, 스텝 A의 처리실(201) 내의 압력보다도 낮춘다. 스텝 A의 처리실(201) 내의 압력보다도 낮춤으로써, 상술한 효과(D)와 마찬가지의 효과를 얻을 수 있다.
또한, 스텝 E에서, 상술한 처리실(201) 내의 배기와, 처리실(201) 내에의 제1 불활성 가스의 공급은, 적어도 하나 이상이 행하여진다.
[스텝 C의 다른 양태: 제2 가스의 활성화]
상술한 스텝 C에서, RPU(124)와, 고주파 전원(252)의 적어도 하나 이상을 ON으로 해서, 제2 가스를 활성화해도 된다. 활성화한 제2 가스를 웨이퍼(200)에 공급함으로써, 개질층(200b)의 제거 효율을 향상시킬 수 있다. 또한, 개질층(200b)뿐만 아니라, 하지(200a)의 표면측을 에칭하는 것이 가능하게 된다. 이 때문에, 제1 가스에 의해, 하지(200a)의 표면에 균일하게 개질층(200b)이 형성되어 있지 않은 경우라도, 하지(200a)를 에칭하는 것이 가능하게 된다. 이와 같은 효과는, 특히, 고주파 전원(252)을 사용하여, 처리실(201) 내에 제2 가스의 플라스마를 생성함으로써 현저하게 얻을 수 있다. 또한, 단순히 제2 가스를 여기한다고도 칭한다. 처리실(201) 내에 제2 가스의 플라스마를 생성함으로써, 웨이퍼(200)의 표면에 고에너지의 제2 가스(제2 가스의 이온)를 공급할 수 있어, 개질층(200b)과 하지(200a)의 표면을 스퍼터적으로 제거할 수 있다. 이러한 스퍼터적인 효과를 높이기 위해서, 제2 가스에 상술한 희가스를 사용해도 되고, 상술한 제2 가스에 상술한 희가스를 첨가해도 된다. 희가스를 사용함으로써, 웨이퍼(200)의 표면에 공급되기 쉬운 이온을 생성할 수 있다.
[스텝 D의 다른 양태: 웨이퍼(200) 표면의 가열]
상술한 예에서는, 제2 불활성 가스를 사용하여 웨이퍼(200)의 표면(하지(200a)의 표면)을 가열하는 예를 나타냈지만, 웨이퍼(200)의 표면을 가열하는 방법은 이것에 한정하는 것은 아니다. 예를 들어, 도 6에 도시한 바와 같이 기판 처리 장치(100)에 램프(501)를 마련하여, 램프(501)를 사용해서 웨이퍼(200)의 표면을 가열해도 된다. 또한, 도 6에 도시한 바와 같이 기판 처리 장치(100)에 램프(501)를 마련하는 경우, 램프(501)의 광이 웨이퍼(200)의 표면에 조사되도록, 웨이퍼(200)의 상측에 존재하는 부재를, 광이 투과하는 재질로 구성한다. 여기서, 웨이퍼(200)의 상측에 존재하는 부재란, 예를 들어 샤워 헤드(234)이다. 이러한 광이 투과하는 재질이란, 예를 들어 석영(SiO2) 유리, 사파이어 유리가 있다. 스텝 D의 일부에서, 램프(501)를 ON으로 해서 웨이퍼(200)의 표면을 가열함으로써, 상술과 마찬가지의 효과를 얻을 수 있다. 또한, 상술한 제2 가스를 사용한 가열과 비교하여, 단시간에 웨이퍼(200)의 표면 온도를 소정의 온도까지 가열할 수 있다.
[처리(에칭) 대상의 막에 대해서]
에칭 대상막인 막으로서의 하지(200a)는, 실리콘 질화막(SiN막), 실리콘 탄질화막(SiCN막), 질소 풍부한 실리콘 산질화막(SiON막), 질소 풍부한 실리콘 산탄질화막(SiOCN막), 실리콘 붕질화막(SiBN막), 실리콘 붕탄질화막(SiBCN막), 보론 질화막(BN막), 티타늄 질화막(TiN막), 텅스텐 질화막(WN막), 텅스텐막(W막), 몰리브덴막(Mo막), 실리콘막(Si막), 게르마늄막(Ge막), 실리콘 게르마늄막(SiGe막) 중 적어도 어느 것이어도 된다.
또한, 막으로서의 SiON막이나 SiOCN막 등의 O 함유막은, N 풍부한 막, 즉, 막 중 O 농도보다도 막 중 N 농도쪽이 높은 막인 것이 바람직하다. 즉, SiON막, SiOCN막은, N 풍부한 SiON막, N 풍부한 SiOCN막인 것이 바람직하다. 막이 N 이외에 O를 포함하고 있다고 해도, O 농도보다도 N 농도쪽이 높으면, 상술한 양태의 방법에 의해 막을 충분히 에칭하는 것이 가능하게 된다.
이와 같이, 막으로서의 하지(200a)는, SiN막, SiCN막, N 풍부한 SiON막, N 풍부한 SiOCN막, SiBN막, SiBCN막 등의 실리콘계 질화막(실리콘계 질소 함유막), BN막 등의 보론계 질화막(보론계 질소 함유막), TiN막, WN막 등의 금속계 질화막(금속계 질소 함유막) 등의 질소 함유막 외에, W막, Mo막 등의 금속막(전이 금속막, 전이 금속 단체막)이나, Si막, Ge막, SiGe막 등의 반도체 막이어도 된다.
막으로서의 하지(200a)가, 이들 중 적어도 어느 것의 막이어도, 상술한 양태와 마찬가지의 효과가 얻어진다.
[레시피에 대해서]
각 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 각 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 에칭 처리를, 재현성 좋게 실현할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 각 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경해도 된다.
[퍼지에 대해서]
본 개시에서의 퍼지에 대해서, 처리실(201) 내의 배기, 처리실(201) 내에의 불활성 가스의 공급의 적어도 하나 이상을 행하게 하도록 구성해도 된다.
[기판 처리 장치에 대해서]
상술에서는, 하나의 처리실에서 1매의 기판을 처리하는 장치 구성을 나타냈지만, 이에 한정하지 않고, 복수매의 기판을 수평 방향 또는 수직 방향으로 배열한 장치이어도 된다.
이러한 기판 처리 장치를 사용하는 경우에도, 상술한 양태와 마찬가지의 처리 수순, 처리 조건에서 각 처리를 행할 수 있고, 상술한 양태와 마찬가지의 효과가 얻어진다.
상술한 양태는, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
10: 제1 가스(제1 가스의 분자)
12: 제1 생성물
14: 제2 생성물
20: 제2 가스(제2 가스의 분자)
200: 웨이퍼(기판)
200a: 하지(막)
200b: 개질층

Claims (18)

  1. a) 막이 형성된 기판에 제1 가스를 공급하여, 상기 막의 표면에 개질층을 형성하는 공정과,
    b) a) 후, 상기 개질층에 제2 가스를 공급하여 상기 개질층을 제거하는 공정과,
    c) b) 후, 상기 막에 대하여, b)의 처리 온도보다도 높은 제1 온도의 불활성 가스를 공급하는 공정과,
    d) a) b) c)를 순서대로 소정 횟수 행함으로써, 상기 막의 일부를 제거하는 공정
    을 갖는, 기판 처리 방법.
  2. 제1항에 있어서, e) c) 전에, 상기 불활성 가스를 상기 제1 온도로 가열하는 공정을 갖는, 기판 처리 방법.
  3. 제1항에 있어서, f) c) 후, 상기 막에 대하여 제2 온도의 불활성 가스를 공급하는 공정을 갖는, 기판 처리 방법.
  4. 제2항에 있어서, f) c) 후, 상기 막에 대하여 제2 온도의 불활성 가스를 공급하는 공정을 갖는, 기판 처리 방법.
  5. 제3항에 있어서, 상기 제2 온도는 상기 제1 온도보다도 낮은 온도인, 기판 처리 방법.
  6. 제3항에 있어서, f)에서는, d)에서, 최초의 a)를 행할 때의 처리 온도에 근접시키는, 기판 처리 방법.
  7. 제5항에 있어서, f)에서는, d)에서, 최초의 a)를 행할 때의 처리 온도에 근접시키는, 기판 처리 방법.
  8. 제1항에 있어서, b)는, 다른 공정의 상기 기판이 존재하는 공간의 압력보다도 낮은 압력에서 행하고,
    c)는, 다른 공정의 상기 기판이 존재하는 공간의 압력보다도 높은 압력에서 행하는, 기판 처리 방법.
  9. 제1항에 있어서, c)는, 상기 막의 표면 온도를, b)에서의 상기 막의 표면 온도보다도 높게 하는, 기판 처리 방법.
  10. 제3항에 있어서, f)에서는, 상기 불활성 가스의 공급과, 상기 기판이 존재하는 공간의 분위기의 배기를 행하는, 기판 처리 방법.
  11. 제10항에 있어서, f)에서는, 상기 불활성 가스의 공급은, 상기 배기 후에 행하여지는, 기판 처리 방법.
  12. 제11항에 있어서, f)에서는, 상기 불활성 가스의 공급 후에 또한 상기 배기가 행하여지는, 기판 처리 방법.
  13. 제1항에 있어서, b)에서는, 상기 제2 가스를 활성화하는 공정을 갖는, 기판 처리 방법.
  14. 제1항에 있어서, b)에서는, 상기 제2 가스로서의 여기된 희가스를 상기 기판에 공급하는, 기판 처리 방법.
  15. 제1항에 있어서, c)에서는, 상기 기판에 램프를 조사하는, 기판 처리 방법.
  16. a) 막이 형성된 기판에 제1 가스를 공급하여, 상기 막의 표면에 개질층을 형성하는 공정과,
    b) a) 후, 상기 개질층에 제2 가스를 공급하여 상기 개질층을 제거하는 공정과,
    c) b) 후, 상기 막에 대하여, b)의 처리 온도보다도 높은 제1 온도의 불활성 가스를 공급하는 공정과,
    d) a) b) c)를 순서대로 소정 횟수 행함으로써, 상기 막의 일부를 제거하는 공정
    을 갖는, 반도체 장치의 제조 방법.
  17. a) 막이 형성된 기판에 제1 가스를 공급하여, 상기 막의 표면에 개질층을 형성시키는 수순과,
    b) a) 후, 상기 개질층에 제2 가스를 공급하여 상기 개질층을 제거시키는 수순과,
    c) b) 후, 상기 막에 대하여, 상기 b)의 처리 온도보다도 높은 제1 온도의 불활성 가스를 공급시키는 수순과,
    d) a) b) c)를 순서대로 소정 횟수 행함으로써, 상기 막의 일부를 제거시키는 수순
    을 컴퓨터에 의해 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
  18. 막이 형성된 기판을 수용하는 처리 용기와,
    상기 처리 용기에 제1 가스를 공급하는 제1 가스 공급부와,
    상기 처리 용기에 제2 가스를 공급하는 제2 가스 공급부와,
    상기 처리 용기에 제1 불활성 가스를 공급하는 제1 불활성 가스 공급부와,
    상기 처리 용기에 제2 불활성 가스를 공급하는 제2 불활성 가스 공급부와,
    제1항에 기재된 방법을 실행하도록 상기 제1 가스 공급부와 상기 제2 가스 공급부와 상기 제1 불활성 가스 공급부와 상기 제2 불활성 가스 공급부를 제어하는 것이 가능한 제어부
    를 갖는, 기판 처리 장치.
KR1020220120728A 2022-03-29 2022-09-23 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 KR20230140332A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2022/015578 WO2023188013A1 (ja) 2022-03-29 2022-03-29 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JPPCT/JP2022/015578 2022-03-29

Publications (1)

Publication Number Publication Date
KR20230140332A true KR20230140332A (ko) 2023-10-06

Family

ID=88193454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220120728A KR20230140332A (ko) 2022-03-29 2022-09-23 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Country Status (6)

Country Link
US (1) US20230317420A1 (ko)
JP (1) JP7462065B2 (ko)
KR (1) KR20230140332A (ko)
CN (1) CN117157734A (ko)
TW (1) TW202338132A (ko)
WO (1) WO2023188013A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019160962A (ja) 2018-03-12 2019-09-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2016072465A (ja) 2014-09-30 2016-05-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP6929148B2 (ja) 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10763083B2 (en) 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019160962A (ja) 2018-03-12 2019-09-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
CN117157734A (zh) 2023-12-01
JPWO2023188013A1 (ko) 2023-10-05
WO2023188013A1 (ja) 2023-10-05
TW202338132A (zh) 2023-10-01
JP7462065B2 (ja) 2024-04-04
US20230317420A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
KR102513888B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101514867B1 (ko) 성막 방법 및 성막 장치
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
JP7174016B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP6086942B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102345313B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20210119890A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102559830B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
TWI772960B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
WO2023188013A1 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
TWI841056B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2024062662A1 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
WO2023127137A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20240105443A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
JP2022136221A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム