KR20230135511A - 칩의 제조 방법 - Google Patents

칩의 제조 방법 Download PDF

Info

Publication number
KR20230135511A
KR20230135511A KR1020230028855A KR20230028855A KR20230135511A KR 20230135511 A KR20230135511 A KR 20230135511A KR 1020230028855 A KR1020230028855 A KR 1020230028855A KR 20230028855 A KR20230028855 A KR 20230028855A KR 20230135511 A KR20230135511 A KR 20230135511A
Authority
KR
South Korea
Prior art keywords
wafer
plasma etching
protective film
groove
chip
Prior art date
Application number
KR1020230028855A
Other languages
English (en)
Inventor
위 쟈오
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20230135511A publication Critical patent/KR20230135511A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(과제) 언더컷을 진행시키지 않고, 웨이퍼를 분할하여 칩을 제조할 수 있는 칩의 제조 방법을 제공한다.
(해결 수단) 홈 형성 단계에 있어서 형성되는 홈의 측면 및 바닥면 근방의 손상된 부분을 제1 플라즈마 에칭 단계에 있어서 제거한 후, 제2 피복 단계에 있어서 형성되는 제2 보호막에 의해 당해 홈의 측면을 피복한다. 이에 의해, 웨이퍼에 대해 플라즈마 에칭을 실시하는 분할 단계에 있어서, 당해 홈의 측면으로부터 진행되는 언더컷을 억제할 수 있다.

Description

칩의 제조 방법{METHOD OF MANUFACTURING CHIP}
본 발명은, 복수의 디바이스가 형성된 웨이퍼를 복수의 디바이스의 경계를 따라 분할하여 칩을 제조하는 칩의 제조 방법에 관한 것이다.
IC(Integrated Circuit) 등의 디바이스의 칩은, 휴대 전화 및 퍼스널 컴퓨터 등의 각종 전자 기기에 있어서 불가결한 구성 요소이다. 이러한 칩은, 예를 들어, 복수의 디바이스가 형성된 웨이퍼를 복수의 디바이스의 경계를 따라 분할하는 것에 의해 제조된다.
이와 같이 웨이퍼를 분할하는 방법으로서, 당해 경계가 노출되도록 마스크를 설치한 후, 이 웨이퍼에 대해 플라즈마 에칭을 실시하는 것이 제안되어 있다(예를 들어, 특허문헌 1 참조). 이 마스크는, 예를 들어, 웨이퍼의 표면의 전역을 수용성의 보호막에 의해 피복한 후, 당해 경계를 따라 웨이퍼에 레이저 빔을 조사하여 보호막의 일부를 제거하는 것에 의해 형성된다.
특허문헌 1: 일본 공개특허공보 2016-207737호
상술한 바와 같이 마스크가 형성되는 경우, 웨이퍼의 표면에도 홈이 형성됨과 함께, 이 홈의 측면 및 바닥면 근방의 부분이 손상된다. 그 때문에, 이 웨이퍼를 복수의 디바이스의 경계를 따라 분할하도록 웨이퍼에 대하여 플라즈마 에칭을 실시하면, 홈의 측면 및 바닥면 근방의 손상된 부분으로부터 웨이퍼의 표면에 평행한 방향을 따라 에칭(언더컷)이 진행되는 경우가 있다.
그리고, 언더컷이 진행되면, 웨이퍼의 표면에 형성되어 있는 마스크의 일부가 제거되어, 웨이퍼에 형성되어 있는 디바이스를 보호하는 것이 곤란해질 우려가 있다. 이 점을 감안하여, 본 발명의 목적은, 언더컷을 진행시키지 않고, 웨이퍼를 분할하여 칩을 제조할 수 있는 칩의 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 의하면, 복수의 디바이스가 형성된 웨이퍼를 그 복수의 디바이스의 경계를 따라 분할하여 칩을 제조하는 칩의 제조 방법으로서, 상기 웨이퍼의 표면을 수용성의 제1 보호막으로 피복하는 제1 피복 단계와, 상기 제1 피복 단계 후, 상기 경계와 중첩되는 상기 제1 보호막의 영역 및 상기 웨이퍼의 상기 표면 측의 영역이 제거되어 상기 웨이퍼에 홈이 형성되도록, 상기 웨이퍼에 흡수되는 파장의 레이저 빔을 상기 제1 보호막을 통해 상기 웨이퍼에 조사하는 홈 형성 단계와, 상기 홈 형성 단계 후, 상기 홈이 노출된 상태에서 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 등방성의 플라즈마 에칭을 실시하는 제1 플라즈마 에칭 단계와, 상기 제1 플라즈마 에칭 단계 후, 상기 홈의 측면 및 바닥면을 제2 보호막으로 피복하는 제2 피복 단계와, 상기 제2 피복 단계 후, 상기 홈의 상기 바닥면을 노출시키도록 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 이방성의 플라즈마 에칭을 실시하는 제2 플라즈마 에칭 단계와, 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 등방성의 플라즈마 에칭을 실시하는 제3 플라즈마 에칭 단계와, 상기 홈의 상기 측면 및 상기 바닥면을 상기 제2 보호막보다 얇은 제3 보호막으로 피복하는 제3 피복 단계를 상기 웨이퍼가 상기 경계를 따라 분할될 때까지 차례대로 반복하는 분할 단계를 구비하는, 칩의 제조 방법이 제공된다.
본 발명의 다른 측면에 의하면, 복수의 디바이스가 형성된 웨이퍼를 상기 복수의 디바이스의 경계를 따라 분할하여 칩을 제조하는 칩의 제조 방법으로서, 상기 웨이퍼의 표면을 수용성의 제1 보호막으로 피복하는 제1 피복 단계와, 상기 제1 피복 단계 후, 상기 경계와 중첩되는 상기 제1 보호막의 영역 및 상기 웨이퍼의 상기 표면 측의 영역이 제거되어 상기 웨이퍼에 홈이 형성되도록, 상기 웨이퍼에 흡수되는 파장의 레이저 빔을 상기 제1 보호막을 통해 상기 웨이퍼에 조사하는 홈 형성 단계와, 상기 홈 형성 단계 후, 상기 홈이 노출된 상태에서 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 등방성의 플라즈마 에칭을 실시하는 제1 플라즈마 에칭 단계와, 상기 제1 플라즈마 에칭 단계 후, 상기 홈의 측면 및 바닥면을 제2 보호막으로 피복하는 제2 피복 단계와, 상기 제2 피복 단계 후, 상기 웨이퍼가 상기 경계를 따라 분할될 때까지, 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 이방성의 플라즈마 에칭을 실시하는 분할 단계를 구비하는, 칩의 제조 방법이 제공된다.
또한, 본 발명의 다른 측면에 있어서는, 상기 제2 피복 단계 후, 또한, 상기 분할 단계 전에, 상기 홈의 상기 바닥면을 노출시키도록 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 이방성의 플라즈마 에칭을 실시하는 제2 플라즈마 에칭 단계를 더 구비하고, 상기 제2 플라즈마 에칭 단계와 상기 분할 단계에 있어서는, 이방성의 플라즈마 에칭의 조건이 상이한 것이 바람직하다.
또한, 본 발명에 있어서는, 상기 웨이퍼는, 기판과, 그 기판과 상기 복수의 디바이스의 사이에 설치되어 있는 절연층을 구비하는 것이 바람직하다.
또한, 본 발명에 있어서는, 상기 제2 보호막은, 절연성을 갖는 것이 바람직하다.
또한, 본 발명에 있어서는, 상기 제2 보호막은, 불화탄소를 포함하는 것이 바람직하다.
또한, 본 발명에 있어서는, 상기 제2 보호막의 두께는, 20nm 이상인 것이 바람직하다.
본 발명에서는, 홈 형성 단계에서 형성되는 홈의 측면 및 바닥면 근방의 손상된 부분을 제1 플라즈마 에칭 단계에서 제거한 후, 제2 피복 단계에서 형성되는 제2 보호막에 의해 상기 홈의 측면이 피복된다. 이에 의해, 웨이퍼에 대해 플라즈마 에칭을 실시하는 분할 단계에 있어서, 당해 홈의 측면으로부터 진행되는 언더컷을 억제할 수 있다.
도 1(A)는, 웨이퍼를 포함하는 프레임 유닛의 일례를 모식적으로 도시하는 사시도이고, 도 1(B)는, 도 1(A)에 도시되는 프레임 유닛의 단면을 모식적으로 도시하는 단면도이다.
도 2는, 웨이퍼를 복수의 디바이스의 경계를 따라 분할하여 칩을 제조하는 칩의 제조 방법의 일례를 모식적으로 도시하는 흐름도이다.
도 3(A)는, 제1 피복 단계의 모습을 모식적으로 도시하는 단면도이고, 도 3(B)는, 제1 피복 단계 후의 웨이퍼를 모식적으로 도시하는 부분 확대 단면도이다.
도 4(A)는, 홈 형성 단계의 모습을 모식적으로 도시하는 단면도이고, 도 4(B)는, 홈 형성 단계 후의 웨이퍼를 모식적으로 도시하는 부분 확대 단면도이다.
도 5는, 플라즈마 생성 장치의 일례를 모식적으로 도시하는 도면이다.
도 6(A)는, 제1 플라즈마 에칭 단계 후의 웨이퍼를 모식적으로 도시하는 부분 확대 단면도이고, 도 6(B)는, 제2 피복 단계 후의 웨이퍼를 모식적으로 도시하는 부분 확대 단면도이다.
도 7은, 분할 단계의 구체예를 모식적으로 도시하는 흐름도이다.
도 8은, 분할 단계 후의 웨이퍼를 모식적으로 도시하는 부분 확대 단면도이다.
첨부 도면을 참조하여, 본 발명의 실시 형태에 대해 설명한다. 도 1(A)는, 웨이퍼를 포함하는 프레임 유닛의 일례를 모식적으로 도시하는 사시도이고, 도 1(B)는, 도 1(A)에 도시되는 프레임 유닛의 단면을 모식적으로 도시하는 단면도이다. 도 1(A) 및 도 1(B)에 도시되는 프레임 유닛(11)은, 칩의 제조에 이용되는 웨이퍼(13)를 포함한다.
이 웨이퍼(13)는, 예를 들어, 실리콘(Si), 탄화실리콘(SiC) 또는 질화갈륨(GaN) 등으로 이루어진 기판(15)을 갖는다. 이 기판(15)의 표면에는, 예를 들면, 산화실리콘(SiO2) 또는 질화실리콘(Si3N4) 등으로 이루어지는 절연층(17)이 설치되어 있다.
또한, 웨이퍼(13)의 표면 측에는, 서로 독립된 복수의 디바이스(19)가 설치되어 있다. 그리고, 복수의 디바이스(19)는, 절연층(17)의 표면에 있어서 매트릭스형으로 배열되어 있다. 즉, 복수의 디바이스(19)의 경계는, 격자형으로 연장된다.
또한, 웨이퍼(13)의 이면, 즉, 기판(15)의 이면에는, 기판(15)보다 직경이 긴 원판 형상의 테이프(21)의 중앙 영역이 부착되어 있다. 이 테이프(21)는, 예를 들어, 가요성을 갖는 필름형의 기재층과, 기재층의 일면(기판(15) 측의 면)에 설치된 점착층(풀층)을 갖는다.
구체적으로는, 이 기재층은, 폴리올레핀(PO), 폴리프로필렌(PP), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC) 또는 폴리스티렌(PS) 등으로 이루어진다. 또한, 이 점착층은, 자외선 경화형의 실리콘 고무, 아크릴계 재료 또는 에폭시계 재료 등으로 이루어진다.
또한, 테이프(21)의 외주 영역에는, 웨이퍼(13)보다 직경이 긴 원형의 개구(23a)가 형성되어 있는 환형의 프레임(23)이 부착되어 있다. 이 프레임(23)은, 예를 들면, 알루미늄(Al) 등의 금속 재료로 이루어진다.
도 2는, 웨이퍼(13)를 복수의 디바이스(19)의 경계를 따라 분할하여 칩을 제조하는 칩의 제조 방법의 일례를 모식적으로 도시하는 흐름도이다. 이 방법에 있어서는, 우선, 웨이퍼(13)의 표면을 수용성의 보호막(제1 보호막)으로 피복한다(제1 피복 단계: S1).
도 3(A)는, 제1 피복 단계(S1)의 모습을 모식적으로 도시하는 측면도이고, 도 3(B)는, 제1 피복 단계(S1) 후의 웨이퍼(13)를 모식적으로 도시하는 부분 확대 단면도이다. 이 제1 피복 단계(S1)는, 예를 들어, 도 3(A)에 도시되는 도포 장치(2)를 이용하여 실시된다. 이 도포 장치(2)는, 유지 테이블(4)을 갖는다.
유지 테이블(4)은, 세라믹스 등으로 이루어지는 원판 형상의 프레임체(6)를 갖는다. 이 프레임체(6)는, 원판 형상의 바닥벽(6a)과, 이 바닥벽(6a)의 외측 가장자리부로부터 세워 설치되는 원통 형상의 측벽(6b)을 갖는다. 즉, 프레임체(6)의 상면 측에는, 바닥벽(6a) 및 측벽(6b)에 의해 획정되는 원판 형상의 오목부가 형성되어 있다.
그리고, 프레임체(6)의 상면 측에 형성되어 있는 오목부에는, 이 오목부의 직경과 대략 동일한 직경을 갖는 원판 형상의 포러스판(8)이 고정되어 있다. 이 포러스판(8)은, 예를 들어, 다공질 세라믹스로 이루어진다. 그리고, 프레임 유닛(11)이 도포 장치(2)에 반입되면, 유지 테이블(4)의 상면에 테이프(21)를 통해 웨이퍼(13)가 재치된다.
또한, 유지 테이블(4)의 주위에는, 복수의 클램프(9)가 설치되어 있다. 복수의 클램프(9)는, 유지 테이블(4)의 둘레 방향을 따라 대략 등간격으로 설치되어 있다. 그리고, 프레임 유닛(11)이 도포 장치(2)에 반입되면, 유지 테이블(4)의 상면보다 낮은 위치에 있어서 복수의 클램프(9)가 프레임(23)을 파지한다.
또한, 유지 테이블(4)의 포러스판(8)은, 프레임체(6)의 바닥벽(6a)에 형성되어 있는 관통 구멍을 통해, 이젝터 등의 흡인원(도시하지 않음)과 연통한다. 그리고, 프레임 유닛(11)이 도포 장치(2)에 반입된 상태로 흡인원을 동작시키면, 테이프(21)를 통해 웨이퍼(13)에 흡인력이 작용하여 웨이퍼(13)가 유지 테이블(4)에 유지된다.
또한, 유지 테이블(4) 및 복수의 클램프(9)는, 모터 등의 회전 구동원(도시하지 않음)과 연결되어 있다. 그리고, 이 회전 구동원을 동작시키면, 포러스판(8)의 상면의 중심을 통과하고, 또한, Z축 방향을 따른 직선을 회전축으로 하여 유지 테이블(4) 및 복수의 클램프(9)가 회전한다.
또한, 유지 테이블(4)의 상방에는, 유지 테이블(4)에 유지된 프레임 유닛(11)에 포함되는 웨이퍼(13)의 표면에 액상 수지(L)를 공급하는 수지 공급 노즐(10)이 설치되어 있다. 이 액상 수지(L)는, 예를 들어, 폴리비닐피롤리돈(Polyvinylpyrrolidone) 또는 폴리비닐알코올(Polyvinyl Alcohol) 등의 수용성 수지와, 프로필렌글리콜모노메틸에테르(Propylene Glycol Monomethyl Ether) 등의 유기 용제를 포함하는 용액이다.
또한, 수용성 수지는, 액상 수지(L)를 건조시키는 것에 의해 형성되는 보호막의 주성분이 된다. 또한, 유기 용제는, 액상 수지(L)의 표면 장력을 저하시켜, 액상 수지(L)를 웨이퍼(13)에 도포했을 때의 도포 불균일을 저감시킨다.
또한, 액상 수지(L)에는, 페룰산(Ferulic Acid) 등의 광 흡수제가 첨가되어 있어도 좋다. 이 광 흡수제는, 후술하는 레이저 빔을 흡수하여 보호막에 있어서 레이저 어블레이션을 발생시킨다.
상술한 도포 장치(2)에 있어서는, 스핀 코트법에 의해, 테이프(21)를 통해 유지 테이블(4)에 유지된 웨이퍼(13)의 표면에 보호막을 형성한다. 구체적으로는, 웨이퍼(13)의 표면의 중심 근방에 수지 공급 노즐(10)로부터 소정량의 액상 수지(L)를 공급하고 나서, 유지 테이블(4)을 소정의 속도(예를 들어, 1500rpm 이상 3000rpm 이하)로 회전시킨다.
이에 의해, 웨이퍼(13)의 표면의 전역에 액상 수지(L)가 도포된다. 그리고, 유지 테이블(4)의 회전을 정지시키고 나서, 이 액상 수지(L)를 건조시킨다. 그 결과, 웨이퍼(13)의 표면을 피복하는 수용성의 보호막(제1 보호막)(25)이 형성된다(도 3(B) 참조).
제1 피복 단계(S1)의 후에는, 웨이퍼(13)의 표면 측의 영역이 제거되어 웨이퍼(13)에 홈이 형성되도록, 보호막(제1 보호막)(25)을 통해 레이저 빔을 웨이퍼(13)에 조사한다(홈 형성 단계: S2). 도 4(A)는, 홈 형성 단계(S2)의 모습을 모식적으로 도시하는 단면도이고, 도 4(B)는, 홈 형성 단계(S2) 후의 웨이퍼(13)를 모식적으로 도시하는 부분 확대 단면도이다.
이 홈 형성 단계(S2)는, 예를 들어, 도 4(A)에 도시되는 레이저 가공 장치(12)를 이용하여 실시된다. 이 레이저 가공 장치(12)는, 상술한 유지 테이블(4)과 동일한 구조를 갖는 유지 테이블(14)과, 상술한 클램프(9)와 동일한 구조를 갖는 클램프(16)를 갖는다. 또한, 유지 테이블(14)은, 상술한 유지 테이블(4)과 마찬가지로 이젝터 등의 흡인원(도시하지 않음)과 연통한다.
또한, 유지 테이블(14)은, 수평 방향 이동 기구(도시하지 않음)에 연결되어 있다. 이 수평 방향 이동 기구는, 예를 들어, 볼 나사 및 모터 등을 갖는다. 그리고, 이 수평 방향 이동 기구를 동작시키면, 유지 테이블(14)이 수평 방향(예를 들어, 전후 방향 및/또는 좌우 방향)을 따라 이동한다.
또한, 유지 테이블(14)의 상방에는, 레이저 조사 유닛의 헤드(18)가 설치되어 있다. 이 레이저 조사 유닛은, 웨이퍼(13)에 흡수되는 파장(예를 들어, 355 nm)의 레이저 빔(LB)을 생성하는 레이저 발진기(도시하지 않음)를 갖는다. 이 레이저 발진기는, 예를 들어, 레이저 매질로서 Nd:YAG 등을 갖는다.
또한, 헤드(18)는, 집광 렌즈 및 미러 등의 광학계를 수용한다. 그리고, 레이저 발진기에 의해 레이저 빔(LB)이 생성되면, 헤드(18)에 수용된 광학계를 통하여, 레이저 빔(LB)이 유지 테이블(14)을 향하여 조사된다.
상술한 레이저 가공 장치(12)에 있어서는, 표면에 제1 보호막(25)이 형성된 웨이퍼(13)가 테이프(21)를 통해 유지 테이블(4)에 유지된 상태로, 복수의 디바이스(19)의 경계를 따라 레이저 빔(LB)을 조사하는 것에 의해 웨이퍼(13)의 표면에 홈(27)을 형성한다. 구체적으로는, 헤드(18)로부터 웨이퍼(13)를 향해 레이저 빔(LB)을 조사하면서, 이 레이저 빔(LB)이 복수의 디바이스(19)의 경계를 따라 웨이퍼(13)에 조사되도록 수평 방향 이동 기구를 동작시킨다(도 4(A) 참조).
이에 의해, 웨이퍼(13)의 표면 근방에 있어서 레이저 어블레이션이 발생하여, 복수의 디바이스(19)의 경계와 중첩되는 제1 보호막(25)의 영역 및 웨이퍼(13)의 표면 근방의 영역(절연층(17)의 영역 및 기판(15)의 표면 근방의 영역)이 제거된다. 그 결과, 웨이퍼(13)에 홈(27)이 형성됨과 함께, 이 홈의 측면 및 바닥면 근방의 부분(29)이 손상된다(도 4(B) 참조).
홈 형성 단계(S2) 후에는, 웨이퍼(13)의 표면 측으로부터 웨이퍼(13)에 대하여 등방성의 플라즈마 에칭을 실시한다(제1 플라즈마 에칭 단계: S3). 도 5는, 제1 플라즈마 에칭 단계(S3)를 실시하기 위해서 이용되는 플라즈마 생성 장치의 일례를 모식적으로 도시하는 도면이다.
도 5에 도시되는 플라즈마 생성 장치(20)는, 도전성 재료로 이루어지고, 또한, 접지되어 있는 챔버(22)를 갖는다. 이 챔버(22)에는, 그 내측에 프레임 유닛(11)을 반입하고, 또한, 그 내측으로부터 프레임 유닛(11)을 반출하기 위한 반입출구(22a)가 형성되어 있다.
이 반입출구(22a)에는, 챔버(22)의 내부 공간과 외부 공간을 차단하거나, 또는, 연통시키는 것이 가능한 게이트 밸브(24)가 설치되어 있다. 또한, 챔버(22)에는, 그 내부 공간을 배기하기 위한 배기구(22b)가 형성되어 있다.
이 배기구(22b)는, 배관(26) 등을 통해 진공 펌프 등의 배기 장치(28)와 연통되어 있다. 또한, 챔버(22)의 내면에는 지지 부재(30)가 설치되어 있고, 이 지지 부재(30)는 테이블(32)을 지지한다.
그리고, 테이블(32)의 상부에는, 정전 척(도시하지 않음)이 설치되어 있다. 또한, 테이블(32)의 내부에는, 정전 척의 하방에 위치하는 원판 형상의 전극(32a)이 설치되어 있다. 이 전극(32a)은, 정합기(34)를 통해 고주파 전원(36)에 접속되어 있다.
또한, 챔버(22)의 테이블(32)의 상면과 대향하는 위치에는 원판 형상의 개구가 형성되어 있으며, 이 개구에는 베어링(38)을 통하여 챔버(22)에 지지되는 가스 분출 헤드(40)가 설치되어 있다. 이 가스 분출 헤드(40)는, 도전성 재료로 이루어지고, 또한, 정합기(42)를 통해 고주파 전원(44)에 접속되어 있다.
또한, 가스 분출 헤드(40)의 내부에는, 공동(空洞)(가스 확산 공간)(40a)이 형성되어 있다. 또한, 가스 분출 헤드(40)의 내측의 부분(예를 들면, 하부)에는, 가스 확산 공간(40a)과 챔버(22)의 내부 공간을 연통하는 복수의 가스 토출구(40b)가 형성되어 있다. 또한, 가스 분출 헤드(40)의 외측의 부분(예를 들면, 상부)에는, 가스 확산 공간(40a)에 소정의 가스를 공급하기 위한 2개의 가스 공급구(40c, 40d)가 형성되어 있다.
그리고, 가스 공급구(40c)는, 배관(46a) 등을 통해, 예를 들어, C4F8 등의 불화 탄소계 가스 및/또는 SF6 등의 불화 유황계 가스 등을 공급하는 가스 공급원(48a)과 연통하고 있다. 또한, 가스 공급구(40d)는, 배관(46b) 등을 통해, 예를 들어, Ar 등의 불활성 가스 및 O2 가스 등을 공급하는 가스 공급원(48b)과 연통하고 있다.
상술한 플라즈마 생성 장치(20)에 있어서는, 웨이퍼(13)의 표면 측으로부터의 웨이퍼(13)에 대한 등방성의 플라즈마 에칭이, 예를 들어, 이하와 같이 실시된다. 구체적으로는, 우선, 게이트 밸브(24)가 챔버(22)의 내부 공간과 외부 공간을 연통시킨 상태에서 테이프(21)가 아래가 되도록 프레임 유닛(11)을 테이블(32)의 위에 반입한다.
계속해서, 테이블(32)의 정전 척에 의해 테이프(21)를 통해 웨이퍼(13)를 유지한다. 계속해서, 배기 장치(28)에 의해 챔버(22)의 내부 공간을 배기하여 진공 상태로 한다. 계속해서, 소정의 기간에 걸쳐, 챔버(22)의 내부 공간에 가스 공급원(48a)으로부터 SF6을 포함하는 가스를 공급하고, 또한, 가스 공급원(48b)으로부터 Ar 가스를 공급한 상태에서, 가스 분출 헤드(40)에 고주파 전원(44)으로부터 고주파 전력을 제공한다.
이에 의해, 제1 플라즈마 에칭 단계(S3)가 완료된다. 도 6(A)는, 제1 플라즈마 에칭 단계(S3) 후의 웨이퍼(13)를 모식적으로 도시하는 부분 확대 단면도이다.
이 제1 플라즈마 에칭 단계(S3)에서는, 챔버(22)의 내부 공간에서 생성되는 F계 라디칼 등에 의해 웨이퍼(13)가 등방적으로 에칭된다. 그 결과, 웨이퍼(13)의 표면에 형성되어 있는 홈(27)의 측면 및 바닥면 근방의 손상된 부분(29)이 제거된다.
제1 플라즈마 에칭 단계(S3)의 후에는, 웨이퍼(13)의 표면에 형성되어 있는 홈(27)의 측면 및 바닥면을 제2 보호막으로 피복한다(제2 피복 단계: S4). 이 제2 피복 단계(S4)는, 예를 들어, 상술한 플라즈마 생성 장치(20)를 이용하여 이하와 같이 실시된다.
구체적으로는, 우선, 웨이퍼(13)가 테이프(21)를 통해 테이블(32)의 정전 척에 의해 유지된 상태로 챔버(22)의 내부 공간을 배기하여 진공 상태로 한다. 계속해서, 소정의 기간에 걸쳐, 챔버(22)의 내부 공간에 가스 공급원(48a)으로부터 C4F8을 포함하는 가스를 공급하고, 또한, 가스 공급원(48b)으로부터 Ar 가스를 공급한 상태에서, 가스 분출 헤드(40)에 고주파 전원(44)으로부터 고주파 전력을 제공한다.
이에 의해, 제2 피복 단계(S4)가 완료된다. 도 6(B)는, 제2 피복 단계(S4) 후의 웨이퍼(13)를 모식적으로 도시하는 부분 확대 단면도이다. 이 제2 피복 단계(S4)에 있어서는, 웨이퍼(13)의 표면 측에 절연성을 갖는 제2 보호막(31)이 형성된다.
구체적으로는, 제1 보호막(25)의 상면 및 홈(27)의 측면 및 바닥면에 CF 라디칼이 퇴적하여 불화탄소를 포함하는 막이 형성된다. 또한, 이 제2 보호막(31)은, 웨이퍼(13)를 분할할 때의 언더컷의 진행을 억제하기 위해, 그 두께가 20nm 이상이 되는 것이 바람직하다.
제2 피복 단계(S4)의 후에는, 플라즈마 에칭을 이용하여 복수의 디바이스(19)의 경계를 따라 웨이퍼(13)를 분할한다(분할 단계: S5). 도 7은, 분할 단계(S5)의 구체예를 모식적으로 도시하는 흐름도이다. 단적으로는, 도 7에 도시되는 분할 단계(S5)에 있어서는, 소위 Bosch 프로세스를 이용하여 웨이퍼(13)가 분할된다.
이 분할 단계(S5)는, 예를 들어, 상술한 플라즈마 생성 장치(20)를 이용하여 이하와 같이 실시된다. 구체적으로는, 우선, 웨이퍼(13)가 테이프(21)를 통해 테이블(32)의 정전 척에 의해 유지된 상태로 챔버(22)의 내부 공간을 배기하여 진공 상태로 한다.
계속해서, 웨이퍼(13)의 표면에 형성되어 있는 홈(27)의 바닥면을 노출시키도록 웨이퍼(13)의 표면 측으로부터 웨이퍼(13)에 대하여 이방성의 플라즈마 에칭을 실시한다(제2 플라즈마 에칭 단계: S51).
구체적으로는, 소정의 기간에 걸쳐, 챔버(22)의 내부 공간에 가스 공급원(48a)으로부터 SF6을 포함하는 가스를 공급하고, 또한, 가스 공급원(48b)으로부터 Ar 가스를 공급한 상태에서, 테이블(32)의 내부에 설치된 전극(32a)에 고주파 전원(36)으로부터 고주파 전력을 제공하고, 또한, 가스 분출 헤드(40)에 고주파 전원(44)으로부터 고주파 전력을 제공한다.
이 제2 플라즈마 에칭 단계(S51)에서는, 챔버(22)의 내부 공간에서 생성되는 F계 이온 등이 테이블(32)을 향해 가속되는 것에 의해 웨이퍼(13)가 이방적으로 에칭된다. 그 결과, 제2 보호막(31) 중 홈(27)의 측면을 피복하는 부분이 잔존한 채로, 그 바닥면을 피복하는 부분이 제거되어 홈(27)의 바닥면이 노출된다.
계속해서, 웨이퍼(13)의 표면 측으로부터 웨이퍼(13)에 대해 등방성의 플라즈마 에칭을 실시한다(제3 플라즈마 에칭 단계: S52). 구체적으로는, 소정의 기간에 걸쳐, 챔버(22)의 내부 공간에 가스 공급원(48a)으로부터 SF6을 포함하는 가스를 공급하고, 또한, 가스 공급원(48b)으로부터 Ar 가스를 공급한 상태에서, 가스 분출 헤드(40)에 고주파 전원(44)으로부터 고주파 전력을 제공한다.
이 제3 플라즈마 에칭 단계(S52)에서는, 제1 플라즈마 에칭 단계(S3)와 마찬가지로, 챔버(22)의 내부 공간에서 생성되는 F계 라디칼 등에 의해 웨이퍼(13)가 등방적으로 에칭된다. 그 결과, 노출되어 있는 홈(27)의 바닥면 근방이 등방적으로 제거된다.
그리고, 제3 플라즈마 에칭 단계(S52)에 있어서, 웨이퍼(13)가 복수의 디바이스(19)의 경계를 따라 분할되어 있지 않으면(S53: No), 홈(27)의 측면 및 바닥면을 제2 보호막(31)보다 얇은 제3 보호막으로 피복한다(제3 피복 단계: S54).
구체적으로는, 소정의 기간에 걸쳐, 챔버(22)의 내부 공간에 가스 공급원(48a)으로부터 C4F8을 포함하는 가스를 공급하고, 또한, 가스 공급원(48b)으로부터 Ar을 포함하는 가스를 공급한 상태에서, 가스 분출 헤드(40)에 고주파 전원(44)으로부터 고주파 전력을 제공한다.
이 제3 피복 단계(S54)에 있어서는, 홈(27)의 측면 및 바닥면에 CF 라디칼이 퇴적하여 불화 탄소를 포함하는 막이 형성된다. 또한, 이 제3 보호막의 두께는, 예를 들면, 10nm 이하이다.
또한, 도 7에 도시되는 분할 단계(S5)에 있어서는, 웨이퍼(13)가 복수의 디바이스(19)의 경계를 따라 분할될 때까지, 제2 플라즈마 에칭 단계(S51), 제3 플라즈마 에칭 단계(S52) 및 제3 피복 단계(S54)가 반복된다.
그리고, 웨이퍼(13)가 복수의 디바이스(19)의 경계를 따라 분할되면(S53: Yes), 복수의 칩이 제조된다. 도 8은, 도 7에 도시되는 분할 단계(S5)에 있어서 분할되는 웨이퍼(13)로부터 제조되는 칩을 모식적으로 도시하는 부분 확대 단면도이다. 도 7에 도시되는 분할 단계(S5)에 의해 웨이퍼(13)가 분할되면, 측면이 요철 형상을 갖는 칩(33)이 제조된다.
상술한 칩의 제조 방법에서는, 홈 형성 단계(S2)에서 형성되는 홈(27)의 측면 및 바닥면 근방의 손상된 부분(29)을 제1 플라즈마 에칭 단계(S3)에서 제거한 후, 제2 피복 단계(S4)에서 형성되는 제2 보호막(31)에 의해 홈(27)의 측면이 피복된다. 이에 따라, 웨이퍼(13)에 대하여 플라즈마 에칭을 실시하는 분할 단계(S5)에 있어서, 홈(27)의 측면으로부터 진행하는 언더컷을 억제할 수 있다.
또한, 상술한 내용은 본 발명의 일 형태이며, 본 발명의 내용은 상술한 내용에 한정되지 않는다. 예를 들어, 본 발명에 있어서 이용되는 웨이퍼는, 절연층(17)을 포함하지 않고, 기판(15)의 표면에 디바이스(19)가 직접적으로 형성된 웨이퍼여도 좋다.
또한, 상술한 제2 피복 단계(S4)에 있어서는, 산소 플라즈마를 이용하여 형성되는 산화막을 제2 보호막으로서 이용해도 좋다. 구체적으로는, 상술한 제2 피복 단계(S4)에 있어서는, 소정의 기간에 걸쳐, 챔버(22)의 내부 공간에 가스 공급원(48b)으로부터 O2 및 Ar을 포함하는 가스를 공급한 상태에서, 가스 분출 헤드(40)에 고주파 전원(44)으로부터 고주파 전력을 제공하는 것에 의해 형성되어도 좋다. 이 경우, 홈(27)의 측면 및 바닥면에 있어서 웨이퍼(13)를 구성하는 재료(예를 들어, 실리콘)와 산소 이온이 반응하여 형성되는 산화막을 제2 보호막으로서 이용할 수 있다.
또한, 상술한 분할 단계(S5)에 있어서는, 홈(27)의 바닥면을 피복하는 제2 보호막(31)을 제거하여 당해 바닥면을 노출시키기 위한 이방성의 플라즈마 에칭의 조건과, 홈(27)의 바닥면을 피복하는 제3 보호막을 제거하여 당해 바닥면을 노출시키기 위한 이방성의 플라즈마 에칭의 조건을 상이하게 하여도 좋다.
즉, 상술한 분할 단계(S5)에 있어서는, 최초에 실시되는 제2 플라즈마 에칭 단계(S51)와 2회째 이후에 실시되는 제2 플라즈마 에칭 단계(S51)에 있어서, 이방성의 플라즈마 에칭의 조건을 다르게 해도 좋다. 예를 들어, 최초의 제2 플라즈마 에칭 단계(S51)가 실시되는 소정의 기간은, 2회째 이후의 제2 플라즈마 에칭 단계(S51)가 실시되는 소정의 기간보다 길어도 좋다.
또한, 상술한 분할 단계(S5)에 있어서는, 제3 플라즈마 에칭 단계(S52) 및 제3 피복 단계(S54)를 실시하지 않고, 웨이퍼(13)가 분할되어도 된다. 즉, 상술한 분할 단계(S5)에 있어서는, 웨이퍼(13)가 복수의 디바이스(19)의 경계를 따라 분할될 때까지, 웨이퍼(13)의 표면 측으로부터 상기 웨이퍼(13)에 대하여 이방성의 플라즈마 에칭을 실시하여도 좋다.
또한, 분할 단계(S5)에 있어서 이방성의 플라즈마 에칭만이 실시되는 경우에는, 홈(27)의 바닥면을 피복하는 제2 보호막(31)을 제거하여 당해 바닥면을 노출시키기 위한 이방성의 플라즈마 에칭의 조건과, 웨이퍼(13)의 복수의 디바이스(19)의 경계와 중첩되는 영역을 제거하여 웨이퍼(13)를 분할하기 위한 이방성의 플라즈마 에칭의 조건을 상이하게 하여도 좋다.
그 밖에, 상술한 실시 형태에 관한 구조 및 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.
2: 도포 장치
4: 유지 테이블
6: 프레임체(6a: 바닥벽, 6b: 포러스판)
8: 포러스판
9: 클램프
10: 수지 공급 노즐
11: 프레임 유닛
12: 레이저 가공 장치
13: 웨이퍼
14: 유지 테이블
15: 기판
16: 클램프
17: 절연층
18: 헤드
19: 디바이스
20: 플라즈마 생성 장치
21: 테이프
22: 챔버(22a: 반입출구, 22b: 배기구)
23: 프레임
24: 게이트 밸브
25: 제1 보호막
26: 배관
27: 홈
28: 배기 장치
29: 부분
30: 지지 부재
31: 제2 보호막
32: 테이블(32a: 전극)
33: 칩
34: 정합기
36: 고주파 전원
38: 베어링
40: 가스 분출 헤드
(40a: 가스 확산 공간, 40b: 가스 토출구, 40c, 40d: 가스 공급구)
42: 정합기
44: 고주파 전원
46a, 46b: 배관
48a, 48b: 가스 공급원

Claims (7)

  1. 복수의 디바이스가 형성된 웨이퍼를 그 복수의 디바이스의 경계를 따라 분할하여 칩을 제조하는 칩의 제조 방법으로서,
    상기 웨이퍼의 표면을 수용성의 제1 보호막으로 피복하는 제1 피복 단계와,
    상기 제1 피복 단계 후, 상기 경계와 중첩되는 상기 제1 보호막의 영역 및 상기 웨이퍼의 상기 표면 측의 영역이 제거되어 상기 웨이퍼에 홈이 형성되도록, 상기 웨이퍼에 흡수되는 파장의 레이저 빔을 상기 제1 보호막을 통해 상기 웨이퍼에 조사하는 홈 형성 단계와,
    상기 홈 형성 단계 후, 상기 홈이 노출된 상태에서 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 등방성의 플라즈마 에칭을 실시하는 제1 플라즈마 에칭 단계와,
    상기 제1 플라즈마 에칭 단계 후, 상기 홈의 측면 및 바닥면을 제2 보호막으로 피복하는 제2 피복 단계와,
    상기 제2 피복 단계 후, 상기 홈의 상기 바닥면을 노출시키도록 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 이방성의 플라즈마 에칭을 실시하는 제2 플라즈마 에칭 단계와, 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 등방성의 플라즈마 에칭을 실시하는 제3 플라즈마 에칭 단계와, 상기 홈의 상기 측면 및 상기 바닥면을 상기 제2 보호막보다 얇은 제3 보호막으로 피복하는 제3 피복 단계를 상기 웨이퍼가 상기 경계를 따라 분할될 때까지 차례대로 반복하는 분할 단계
    를 구비하는, 칩의 제조 방법.
  2. 복수의 디바이스가 형성된 웨이퍼를 상기 복수의 디바이스의 경계를 따라 분할하여 칩을 제조하는 칩의 제조 방법으로서,
    상기 웨이퍼의 표면을 수용성의 제1 보호막으로 피복하는 제1 피복 단계와,
    상기 제1 피복 단계 후, 상기 경계와 중첩되는 상기 제1 보호막의 영역 및 상기 웨이퍼의 상기 표면 측의 영역이 제거되어 상기 웨이퍼에 홈이 형성되도록, 상기 웨이퍼에 흡수되는 파장의 레이저 빔을 상기 제1 보호막을 통해 상기 웨이퍼에 조사하는 홈 형성 단계와,
    상기 홈 형성 단계 후, 상기 홈이 노출된 상태에서 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 등방성의 플라즈마 에칭을 실시하는 제1 플라즈마 에칭 단계와,
    상기 제1 플라즈마 에칭 단계 후, 상기 홈의 측면 및 바닥면을 제2 보호막으로 피복하는 제2 피복 단계와,
    상기 제2 피복 단계 후, 상기 웨이퍼가 상기 경계를 따라 분할될 때까지, 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 이방성의 플라즈마 에칭을 실시하는 분할 단계
    를 구비하는, 칩의 제조 방법.
  3. 제2항에 있어서,
    상기 제2 피복 단계 후, 또한, 상기 분할 단계 전에, 상기 홈의 상기 바닥면을 노출시키도록 상기 웨이퍼의 상기 표면 측으로부터 상기 웨이퍼에 대해 이방성의 플라즈마 에칭을 실시하는 제2 플라즈마 에칭 단계를 더 구비하고,
    상기 제2 플라즈마 에칭 단계와 상기 분할 단계에 있어서는, 이방성의 플라즈마 에칭의 조건이 상이한 것인, 칩의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 웨이퍼는, 기판과, 그 기판과 상기 복수의 디바이스의 사이에 설치되어 있는 절연층을 구비하는 것인, 칩의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 보호막은, 절연성을 갖는 것인, 칩의 제조 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 보호막은, 불화탄소를 포함하는 것인, 칩의 제조 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 보호막의 두께는, 20nm 이상인 것인, 칩의 제조 방법.
KR1020230028855A 2022-03-16 2023-03-06 칩의 제조 방법 KR20230135511A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022040931A JP2023135711A (ja) 2022-03-16 2022-03-16 チップの製造方法
JPJP-P-2022-040931 2022-03-16

Publications (1)

Publication Number Publication Date
KR20230135511A true KR20230135511A (ko) 2023-09-25

Family

ID=88010418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230028855A KR20230135511A (ko) 2022-03-16 2023-03-06 칩의 제조 방법

Country Status (5)

Country Link
US (1) US20230298939A1 (ko)
JP (1) JP2023135711A (ko)
KR (1) KR20230135511A (ko)
CN (1) CN116779432A (ko)
TW (1) TW202403872A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207737A (ja) 2015-04-17 2016-12-08 株式会社ディスコ 分割方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207737A (ja) 2015-04-17 2016-12-08 株式会社ディスコ 分割方法

Also Published As

Publication number Publication date
US20230298939A1 (en) 2023-09-21
TW202403872A (zh) 2024-01-16
JP2023135711A (ja) 2023-09-29
CN116779432A (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
JP4447325B2 (ja) 半導体ウェーハの分割方法
JP2019125723A (ja) 素子チップの製造方法
US8759227B2 (en) Method for processing a target object
US8420547B2 (en) Plasma processing method
TWI753353B (zh) 基板處理方法以及基板處理裝置
KR20230135511A (ko) 칩의 제조 방법
JP2007165651A (ja) 凹部形成方法及び電子機器
JP2021190557A (ja) ウェーハの加工方法
JP2020027889A (ja) 被加工物の加工方法
TW202345220A (zh) 晶片之製造方法
WO2020189010A1 (ja) 基板処理方法、半導体製造方法、および、基板処理装置
JP2018006587A (ja) ウエーハの加工方法
JP2018056486A (ja) マスクの形成方法及びウエーハの加工方法
JP7399565B2 (ja) 被加工物の加工方法
JP2023081007A (ja) デバイスチップの製造方法
US20220102215A1 (en) Wafer processing method
JP7214309B2 (ja) ウェーハの加工方法
JP4483417B2 (ja) 基板の分割方法及び接合面を有する素子
JP2023029071A (ja) ウェーハの加工方法
JP2024038907A (ja) ウェーハの加工方法
JP2022160828A (ja) 基板処理方法、素子チップの製造方法、樹脂膜形成方法、および樹脂膜形成装置
JP2022021712A (ja) ウェーハの加工方法
JP2024077939A (ja) デバイスチップの製造方法
JP2023172142A (ja) チップの製造方法
JP2024027848A (ja) ウェーハの加工方法